專利名稱：閃存結構及其制造方法
技術領域：
本發(fā)明涉及一種閃存結構及其制造方法，特別涉及一種降低穿遂氧化層厚度的閃存結構 及其制造方法。
背景技術：
閃存(Flash memory )是一種近年來最常見的非揮發(fā)性內存(Non-Volatile Memory; NVRAM )，雖然其具有壽命長(可重復使用千萬次)、制造成本低、運用穩(wěn)定等優(yōu)點，因此被廣 泛運用于數(shù)字相機、錄音筆、拇指碟等各式電子產品上。閃存，其儲存的單位稱為一個基本 位(Cell)，其內部組件M0S的柵極(Gate)和通道(Channel)間，比傳統(tǒng)的只有一層氧化絕緣層 (gate oxide)，又多增加了一層浮動柵(floating gate)。也因為有這一層浮動柵，使得閃 存可以運作三種模式寫入、讀出、抹除。當負電子被注入浮動柵時，此一cell就從數(shù)位l 被寫為0，當負電子被移走后，此一cell相當于從0變?yōu)?，相當于抹l^的動作。另外隨著 采用眾多技術來對浮動柵注入或移走內部儲存的負電荷，使得閃存可以有重復讀寫的特性， 并且閃存在電源中斷后，依然能夠保有基本位內部的數(shù)據(jù)。
圖1為現(xiàn)有技術的結構圖，它是在一半導體基底IO表面上依次形成一柵氧化層12 (隧穿 氧化層，tunneling oxide) 、 N型浮動柵極14、介電層16、控制柵極18。它是以摻雜N型離 子的多晶硅層作為浮動柵極。此種N型浮動柵極已面臨尺寸上的問題。因為當其制造尺寸縮 小時，先前的閃存就無法繼續(xù)保有其優(yōu)異的充電與記憶能力，在這么薄的柵氧化層12層下， 要制造符合高質量的氧化層，并不容易。
為此本發(fā)明提供一種當柵氧化層尺寸縮小后卻仍然具有良好優(yōu)異的充電與記憶能力等特 性的閃存結構及其制造方法，以改善現(xiàn)有技術的缺點。
發(fā)明內容
本發(fā)明的主要目的在于，提供一種閃存結構及其制造方法，其利用P型多晶硅層作為浮 動柵極，可降低隧穿氧化層的厚度。
本發(fā)明的另一目的在于，提供一種閃存結構及其制造方法，其利用P型多晶硅層作為浮 動柵極，使所需的費米能級更低。
本發(fā)明提出一種閃存結構及其制造方法，其于一半導體基底表面上依次形成一柵氧化層、 P型浮動柵極、介電層、控制柵極；利用P型多晶硅層做為浮動柵極的閃存，相較于先前技術利用N型多晶硅層做為浮動柵極的閃存，本發(fā)明的隧穿氧化層的厚度更薄，所需的費米能 級更低。
以下結合附圖及實施例進一步說明本發(fā)明。
圖1為現(xiàn)有技術的閃存的結構示意圖。 圖2為本發(fā)明的閃存的結構示意圖。
圖3 (A)至圖3 (B)為本發(fā)明閃存制造方法實施例示意圖。 圖4為N型浮動柵極與P型浮動柵極所需的納米能階示意圖。 圖5 (A)至圖5 (D)為本發(fā)明閃存制造方法實施例示意圖。 標號說明
10半導體基底
14 N型浮動柵極
18控制柵極
22柵氧化層
26介電層
30氮化硅區(qū)塊
12柵氧化層 16介電層 20基底
24P型浮動柵極 28控制柵極
具體實施例方式
圖2為本發(fā)明實施例的結構圖，其在一半導體基底20表面上依次形成一柵氧化層22 (隧 穿氧化層，tunneling oxide) 、 P型浮動柵極24、介電層26、控制柵極28。閃存結構的形成 步驟如下
提供一半導體基底20，在基底20表面形成一柵氧化層22、 P型浮動柵極24、介電層26、 控制柵極28，如圖3(A)所示；利用光刻刻蝕成氮化硅區(qū)塊30，如圖3(B)所示；并利用非等 向刻蝕技術去除露出的控制柵極28、介電層26、 P型浮動柵極24、柵氧化層22;如此即完成 如圖2所示的閃存組件構造。
其制作方式如下首先可提供一半導體基底32，在基底32表面形成一柵氧化層34及氮 化硅層36，如圖5(A)所示，利用光刻刻蝕成氮化硅區(qū)塊36，并去除露出的柵氧化層34;依 次在基底32上形成一隧穿氧化層38及浮動柵極層40，利用非等向刻蝕技術形成圍繞該氮化 硅區(qū)塊36的一環(huán)繞型多晶硅間壁隙結構的P型浮動柵極40，如圖5(B)所示；于半導體基底 32內以離子注入形成一源極42及漏極44;移除該氮化硅區(qū)塊36;然后在P型浮動柵極40及露出的基底32表面形成一如圖5(C)所示的絕緣介電層36;在絕緣介電層36表面再沉積一多 晶硅層，經刻蝕后形成一控制柵極38,如圖5(D)所示，如此即完成一閃存組件構造。
以P型多晶硅層作為浮動柵極的閃存內的浮動柵極，利用P型多晶硅層作為浮動柵極， 可降低隧穿氧化層的厚度，并可使所需的費米能級更低，如圖4所示，為N型浮動柵極與P 型浮動柵極所需的納米能階示意圖；由圖4中可以發(fā)現(xiàn)，P型浮動柵極相較于N型浮動柵極， 所需的費米能級更低。
其中，本發(fā)明采用介電特性良好的氧化物-氮化物-氧化物(0N0)層或氮化物-氧化物(NO) 層作為絕緣介電層，故可得到較佳的介電特性及厚度控制，除此之外，絕緣介電層的材料亦 可由氧化物、氮化物、兩者之組合物或其它介電材料所構成。
以上所述的實施例僅用于說明本發(fā)明的技術思想及特點，其目的在使本領域內的技術人 員能夠了解本發(fā)明的內容并據(jù)以實施，當不能僅以本實施例來限定本發(fā)明的專利范圍，即凡 依本發(fā)明所揭示的精神所作的同等變化或修飾，仍落在本發(fā)明的專利范圍內。
權利要求
1、 一種閃存組件的構造，其特征在于包括一半導體基底，其內設有多個離子摻雜區(qū)域，以分別作為源極及漏極，且在該基底表面已形成有一氧化層；一浮動柵極，其覆迭于該源極和漏極之間的該半導體基底上，并以該氧化層將源極和漏極隔離；一絕緣介電層，位于該浮動柵極表面與露出的該氧化層表面；以及一控制柵極，其迭設于該絕緣介電層的表面而覆蓋住該尖角結構；該浮動柵極為一降低隧穿效應作用的P型多晶硅層。
2、 根據(jù)權利要求1所述的閃存組件的構造，其特征在于該浮動柵極是以非等向性刻蝕 工藝完成的浮動柵極。
3、 根據(jù)權利要求1所述的閃存組件的構造，其特征在于該絕緣介電層為一包含氧化物 -氮化物-氧化物(0N0)或包含氮化物-氧化物(N0)的介電層構造。
4、 根據(jù)權利要求1所述的閃存組件的構造，其特征在于該絕緣介電層為氧化物或者氮 化物或者氧化物與氮化物兩者的組合物。
5、 一種閃存組件的制造方法，其特征在于包括下列步驟 提供一已定義有有源區(qū)域的半導體基底，并在該基底表面沉積一氧化層； 在該氧化層表面形成一已定義的圖案化第一介電層，以露出該有源區(qū)域； 沉積一 P型多晶硅層于該基底上，以覆蓋該有源區(qū)域及該第一介電層； 在該P型多晶硅層表面沉積一第二介電層；對該第二介電層進行非等向性刻蝕，以在該P型多晶硅層突起處形成介電間隙物； 以該介電間隙物為掩膜，對該P型多晶硅層進行刻蝕，使其在該第一介電層間的有源區(qū)域內形成多晶硅間隙壁，以作為浮動柵極，接著再去除該第一介電層； 對該基底進行離子注入，以形成源極和漏極的離子摻雜區(qū)域； 在該基底上沉積一絕緣介電層，覆蓋該多晶硅間隙物與該氧化層；以及 在該絕緣介電層上形成一已定義的第一多晶硅層，以作為控制柵極，且該第一多晶硅層覆蓋于該P型多晶硅間隙物上。
6、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該第一介電層為氧化物或 者氮化物或者氧化物與氮化物的組合物。
7、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該第二介電層為氧化物或 者氮化物或者氧化物與氮化物的組合物。
8、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該已定義的圖案化第一介電層是以一圖案化光刻膠為掩膜所形成的。
9、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該絕緣介電層為一包含氧化物-氮化物-氧化物(0N0)或一包含氮化物-氧化物(N0)的介電層構造。
10、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該絕緣介電層為氧化物 或者氮化物或者氧化物與氮化物的組合物。
11、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該蝕該P型多晶硅層的工藝為非等向性刻蝕工藝。
12、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該已定義的第一多晶硅層是以一圖案化光刻膠為掩膜所形成的。
13、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于該離子摻雜區(qū)域為N型或p型的雜質摻雜區(qū)域。
14、 根據(jù)權利要求5所述的閃存組件的制造方法，其特征在于在去除該第一介電層的步驟時，同時去除該介電間隙物。
全文摘要
本發(fā)明提供一種閃存結構及其制造方法，其在一半導體基底表面利用介電間隙物來形成一P型多晶硅層做為浮動柵極；再于其上形成一絕緣介電層及一控制柵極，且該控制柵極覆蓋該P型浮動柵極，以完成一閃存組件的構造。本發(fā)明能降低費米能級，維持電性的質量的條件下，可有效降低隧穿氧化層(tunneling oxide)厚度。
文檔編號H01L29/788GK101286513SQ20071003943
公開日2008年10月15日 申請日期2007年4月12日 優(yōu)先權日2007年4月12日
發(fā)明者軍 張 申請人:上海宏力半導體制造有限公司