閃存的接觸結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體領(lǐng)域，具體而言，涉及一種閃存的接觸結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]如圖3所示，自對準閃存接觸結(jié)構(gòu)具有漏極區(qū)II，和共源極區(qū)I，。傳統(tǒng)的自對準閃存接觸結(jié)構(gòu)的制造工藝過程中，在相鄰兩個柵極之間進行導(dǎo)電材料的沉積和刻蝕之后，漏極區(qū)II’的兩個柵極上保留絕緣材料，然而會在共源極區(qū)I ’的兩個柵極上分別存留部分導(dǎo)電材料。對其中一個柵極進行編程時，會有電壓落在相應(yīng)的柵極上，但是由于導(dǎo)電材料沉積在相鄰的兩個柵極上，因此在另外一個柵極上也會存在一定的電壓，從而造成了柵極電壓的增加，造成嚴重的漏極干擾。
[0003]如圖1所示，在共源極區(qū)I，的兩個柵極上各設(shè)置一個bit位，分別為第一 bit位I和第二 bit位2，在第一 bit位I和第二 bit位2之間設(shè)置有導(dǎo)電結(jié)構(gòu)3，在器件不工作的狀態(tài)下，第一 bit位I處于可編輯的狀態(tài)，第二 bit位2處于擦除狀態(tài)。由于在制造器件的過程中，導(dǎo)電結(jié)構(gòu)3不僅處于第一 bit位I和第二 bit位2之間，還落在相鄰的兩個柵極上，即落在第一 bit位I和第二 bit位2上，如圖2所示，因此，在器件工作的狀態(tài)下，對第一 bit位I進行編輯的時候,在第二 bit位2上會產(chǎn)生一個稱合電壓,在第二 bit位2不需要被編輯的時候會出現(xiàn)4?5V的電壓，這將會導(dǎo)致很嚴重的漏極干擾。
[0004]上述第二 bit位2上存在耦合電壓是由于圖3所示剖面結(jié)構(gòu)中位于凹槽102’中的導(dǎo)電材料造成的，如圖3所示，在共源極區(qū)I，的第一 bit位I和第二 bit位2所處的柵極101’上有凹槽102’，該凹槽102’由導(dǎo)電材料填充，凹槽102’的兩個側(cè)壁分別落在第一bit位I和第二 bit位2所處的兩個柵極上,第一 bit位I和第二 bit位2所處的柵極101’像“肩膀”一樣支撐著凹槽102’內(nèi)的導(dǎo)電材料，使得在對第一 bit位I進行編輯的時候，通過導(dǎo)電材料的導(dǎo)電作用在第二 bit位2所處的柵極上出現(xiàn)耦合電壓。
[0005]針對現(xiàn)有技術(shù)中制造閃存接觸結(jié)構(gòu)導(dǎo)致漏極干擾的問題，目前尚未提出有效的解決方案。

【發(fā)明內(nèi)容】

[0006]為了解決制造閃存接觸結(jié)構(gòu)導(dǎo)致漏極干擾的問題，本申請?zhí)峁┝艘环N閃存的接觸結(jié)構(gòu)及其制造方法。
[0007]為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種閃存的接觸結(jié)構(gòu)，該閃存包括共源極區(qū)和漏極區(qū)，該閃存接觸結(jié)構(gòu)包括:柵極，設(shè)置在襯底上；第一導(dǎo)電部，設(shè)置在襯底上的柵極之間；第二導(dǎo)電部，設(shè)置在共源極區(qū)的第一導(dǎo)電部的上方；絕緣層，設(shè)置在漏極區(qū)的柵極和第一導(dǎo)電部的上方；附加絕緣層，設(shè)置在共源極區(qū)的柵極的上方。
[0008]進一步地，上述第二導(dǎo)電部在溝道長度方向平面內(nèi)的剖面形狀為正漏斗狀。
[0009]進一步地，上述絕緣層與柵極之間以及附加絕緣層與第一導(dǎo)電部之間還設(shè)置有擴散阻擋層。
[0010]進一步地，形成上述擴散阻擋層的擴散阻擋材料為氮化硅或氮氧化硅。
[0011 ] 進一步地，形成上述第一導(dǎo)電部和第二導(dǎo)電部的導(dǎo)電材料為鎢。
[0012]進一步地，形成上述絕緣層和附加絕緣層的絕緣材料為氧化硅或氮化硅。
[0013]為了實現(xiàn)上述目的，根據(jù)本申請的另一方面，提供了一種閃存的接觸結(jié)構(gòu)的制造方法，該閃存包括共源極區(qū)和漏極區(qū)，該制造方法包括:步驟Si，在襯底上形成柵極和第一導(dǎo)電部，第一導(dǎo)電部設(shè)置在柵極之間；步驟S2，在第一導(dǎo)電部和柵極上沉積絕緣材料，形成絕緣層；步驟S3，在共源極區(qū)內(nèi)，刻蝕去除絕緣層中位于第一導(dǎo)電部上方的絕緣材料，形成凹槽，其中，凹槽在溝道長度方向上的寬度為W1，第一導(dǎo)電部在溝道長度方向上的寬度為W2，且W1 ( W2 ;以及步驟S4，在凹槽內(nèi)沉積導(dǎo)電材料，形成第二導(dǎo)電部。
[0014]進一步地，上述步驟S3還包括:步驟S31，提供具有開口的掩膜，開口在溝道長度方向上的寬度為W3，且W3大于W2 ;步驟S32，在上述掩膜的保護下，刻蝕絕緣層，得到預(yù)設(shè)凹槽；步驟S33，在上述預(yù)設(shè)凹槽內(nèi)沉積絕緣材料至柵極被絕緣材料覆蓋，形成附加絕緣層；以及步驟S34，刻蝕去除附加絕緣層中位于第一導(dǎo)電部上方的絕緣材料，形成凹槽。
[0015]進一步地，上述制造方法在步驟S2之前還包括擴散阻擋層的形成過程，形成過程包括:在柵極和第一導(dǎo)電部的表面沉積擴散阻擋材料；在擴散阻擋材料上設(shè)置光刻膠層；對光刻膠層進行圖形化處理以在共源極區(qū)形成開口 ；以圖形化處理后的光刻膠層為掩膜，刻蝕去除共源極區(qū)的擴散阻擋材料，形成擴散阻擋層。
[0016]進一步地，上述擴散阻擋材料為氮化硅或氮氧化硅。
[0017]進一步地，上述導(dǎo)電材料與第一導(dǎo)電部采用的材料相同。
[0018]進一步地，上述導(dǎo)電材料為鎢。
[0019]進一步地,上述步驟S4還包括:步驟S41,在凹槽內(nèi)沉積導(dǎo)電材料；步驟S42,對凹槽內(nèi)沉積的導(dǎo)電材料進行平坦化處理，形成第二導(dǎo)電部。
[0020]進一步地，絕緣材料為氧化硅或氮化硅。
[0021]進一步地，刻蝕絕緣材料的過程采用干法刻蝕實施，優(yōu)選干法刻蝕為反應(yīng)離子刻蝕。
[0022]通過本申請，采用刻蝕絕緣材料之后再沉積絕緣材料，并對再次沉積的絕緣材料進一步刻蝕的方法，解決了現(xiàn)有技術(shù)中制造閃存接觸結(jié)構(gòu)導(dǎo)致漏極干擾的問題，進而達到了避免閃存接觸結(jié)構(gòu)漏極干擾的效果。
【附圖說明】
[0023]構(gòu)成本申請的一部分的附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當限定。在附圖中:
[0024]圖1示出了現(xiàn)有技術(shù)中閃存中柵極的位的結(jié)構(gòu)示意圖；
[0025]圖2示出了現(xiàn)有技術(shù)的在閃存中柵極的位上存在耦合電壓時的結(jié)構(gòu)示意圖；
[0026]圖3示出了現(xiàn)有技術(shù)的閃存的接觸結(jié)構(gòu)剖面結(jié)構(gòu)示意圖；
[0027]圖4示出了本申請優(yōu)選實施方式所提供的閃存接觸結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0028]圖5示出了本申請優(yōu)選實施方式所提供的閃存接觸結(jié)構(gòu)的制造方法的流程圖；
[0029]圖6至圖10示出了實施圖5所示各步驟后的器件剖面結(jié)構(gòu)示意圖，其中，
[0030]圖6示出了在襯底上形成柵極、導(dǎo)電部和擴散阻擋層后的剖面結(jié)構(gòu)圖；
[0031]圖7示出了在圖6所示的導(dǎo)電部和柵極上沉積絕緣材料形成絕緣層后的剖面結(jié)構(gòu)圖；
[0032]圖8示出了刻蝕圖7所示絕緣層得到預(yù)設(shè)凹槽后的剖面結(jié)構(gòu)圖；
[0033]圖9示出了在圖8所示預(yù)設(shè)凹槽內(nèi)沉積絕緣材料形成附加絕緣層后的剖面結(jié)構(gòu)圖；
[0034]圖10示出了刻蝕去除圖9所示附加絕緣層中位于導(dǎo)電部上方的絕緣材料形成第一凹槽后的剖面結(jié)構(gòu)圖。
【具體實施方式】
[0035]應(yīng)該指出，以下詳細說明都是例示性的，旨在對本申請?zhí)峁┻M一步的說明。除非另有指明，本文使用的所有技術(shù)和科學(xué)術(shù)語具有與本申請所屬技術(shù)領(lǐng)域的普通技術(shù)人員通常理解的相同含義。
[0036]需要注意的是，這里所使用的術(shù)語僅是為了描述【具體實施方式】，而非意圖限制根據(jù)本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當理解的是，當在本說明書中使用屬于“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0037]為了便于描述，在這里可以使用空間相對術(shù)語，如“在……之上”、“在……上方”、“在……上