專利名稱：制作微型連接器的方法
技術領域：
本發(fā)明涉及一種制作微型連接器的方法，尤指一種制作具有高密度薄型 且正反面導通的微型連接器的方法。
背景技術：
就目前電子產(chǎn)品的發(fā)展趨勢而言，電子產(chǎn)品的多功能化與微型化已成為 主要的方向，且其多功能的表現(xiàn)往往需要整合數(shù)個芯片的運作方可達成，然 而各芯片之間的連接若透過印刷電路板的電路布局加以達成，勢必造成電子產(chǎn)品的體積增加。為了改善此問題，單一系統(tǒng)芯片(systemonchip，SOC)的整 合因而逐漸盛行。但由于系統(tǒng)芯片工藝技術復雜、成品率不高且價格太高， 因此目前許多含有集成電路與微機電產(chǎn)品的半導體元件，均朝向系統(tǒng)封裝 (system in package, SIP)的封裝方式進行，以降低生產(chǎn)成本及提高產(chǎn)品成品率。系統(tǒng)封裝主要的概念是利用微型連接器為媒介，將多個欲整合應用并互 相連接的芯片裝設在其上，并將上述芯片與微型連接器一并封裝成一系統(tǒng)封 裝結構，而各芯片之間則利用連接器內(nèi)部所設置的導線層加以電性連接，因 此，微型連接器在系統(tǒng)封裝上占了相當重要的角色。隨著產(chǎn)品朝向輕、薄、 短、小發(fā)展，縮小系統(tǒng)封裝的體積勢在必行，因此改善孩i型連接器的尺寸與 各芯片的連接方式已成為一重要的課題。已知硅微型連接器只有單面具有電 連接點，在堆疊上有其限制，雖然已知印刷電路板具有正反兩面導通的特性， 但又由于印刷電路板的體積過大，因此為了縮小封裝體積，制作具有高密度 薄型、三維堆疊、工藝簡化且大量生產(chǎn)的微型連接器，成為業(yè)界極力努力的 方向。發(fā)明內(nèi)容本發(fā)明的目的之一在于提供一種制作高密度薄型且正反面導通的微型 連接器的方法。根據(jù)本發(fā)明，提供一種制作微型連接器的方法。根據(jù)本發(fā)明的方法，首 先提供晶片，該晶片包含有第一表面與第二表面。接著在該晶片的該第一表 面形成第一介電層，然后圖案化該第一介電層，該第一介電層包含有多個第 一開口，并且各該第一開口暴露出該第一表面。隨后在這些第一開口暴露出 的該第一表面蝕刻出多個孔。再在各該孔內(nèi)形成內(nèi)部導電層以填滿各該孔， 以及在該第一介電層上形成第一表面導電層。接著圖案化該第一表面導電 層，以暴露出該第一介電層，并且在該第一表面導電層與該第一介電層上形 成第一絕緣圖層。然后進行薄化工藝，將該晶片的該第二表面薄化，以暴露 出各該孔中的該內(nèi)部導電層。隨后在該晶片的該第二表面形成第二介電層， 然后圖案化該第二介電層，該第二介電層包含有多個第二開口對應在該第二 表面的這些孔。再在該第二介電層上形成第二表面導電層，并且填滿各該第 二開口。然后圖案化該第二表面導電層。最后在該第二表面導電層與該第二 介電層上形成第二絕緣圖層。本發(fā)明的制作微型連接器的方法系透過深蝕刻、無電電鍍與薄化工藝， 在晶片上制作出具有穿孔的正反面導通的導電層，并且通過薄化工藝薄化至 所需的厚度，以提供體積小且高密度的封裝，更具有簡化、連貫且可大量生 產(chǎn)的優(yōu)點。


圖1至圖17為本發(fā)明的優(yōu)選實施例制作微型連接器的方法示意圖。 圖18至圖19為本發(fā)明另一優(yōu)選實施例制作微型連接器的方法示意圖。附圖標記說明10晶片12第一介電層14第一表面16第二表面18掩模圖案20第一開口22孑匕24表面保護層26金屬層28內(nèi)部導電層30第一表面導電層32第一絕緣圖層34粘著層36承栽晶片38第二介電層40第二表面導電層42第二絕緣圖層 44 微型連接器具體實施方式
請參考圖1至圖17,圖1至圖17為本發(fā)明一優(yōu)選實施例制作微型連接 器的方法示意圖。如圖1所示，首先提供晶片10,例如硅晶片，且晶片10 包含有第一表面14與第二表面16,然后在晶片的第一表面14上形成第一介 電層12。在本實施例中，第一介電層12為熱沉積方式形成的氧化層，其作 用在提供絕緣效果，以避免漏電流問題，第一介電層12的形成方式與材料 并不限，例如可為氧化硅、氮化硅或氮氧化硅等絕緣材料所構成。如圖2所示，接著在第一介電層12上形成掩模圖案18。掩模圖案18 可為光致抗蝕劑圖案，利用半導體光刻工藝將所需要的圖形表現(xiàn)在晶片10 上。如圖3所示，然后圖案化第一介電層12,利用掩模圖案18作為掩模， 蝕刻第一介電層12未被掩模保護的區(qū)域。第一介電層12包含有對應掩模圖 案18的多個第一開口 20，并且各第一開口 20暴露出第一表面14。如圖4 所示，接著在第一開口 20暴露出的第一表面14,蝕刻出多個孔22。本實施 例的孔22為垂直側壁，但可依據(jù)元件的需求制作具有不同形狀側壁的孔22， 例如圓弧側壁或傾斜側壁等，如圖5與圖6所示，并且依據(jù)不同形狀的孔 22可利用不同的蝕刻方式，例如垂直側壁的孔22可利用千式蝕刻中的深 反應離子蝕刻工藝，圓弧側壁的孔可利用使用氟化氫為蝕刻液的濕式蝕刻， 傾斜側壁的孔則可利用4吏用氬氧化鉀或氯氧化四曱基銨或乙二胺鄰苯二酚 為蝕刻液的濕式蝕刻工藝?？?2深度則可依元件需求來做調(diào)整。如圖7所示，接下來對晶片IO的第二表面16進行表面保護。晶片10 表面的保護可在第二表面16上形成表面保護層24，例如形成光致抗蝕劑 層或粘著熱分離膠帶或紫外線膠帶在第二表面16上，其目的是為了輕易地 將接下來電鍍在第二表面16上的金屬移除，因此并不限在使用上述的材料， 而亦可為其它材料例如臘或聚酰亞胺(polyimide)等。如圖8所示，對整片晶片IO進行表面活化工藝，然后進行無電電鍍工 藝，在各孔內(nèi)形成內(nèi)部導電層28以填滿各孔，并在掩才莫圖案18與晶片10 的第二表面16上形成金屬層26。由于進行無電電鍍工藝之前，需先對欲電 鍍的部分進行表面活化處理。本實施例將整片晶片IO表面活化后，置入無電電鍍金屬的溶液中進行無電電鍍。表面活化工藝可采用干式的等離子體轟 擊，以提升欲電鍍表面的活化能，或是利用置放在氯化鈀溶液將鈀離子附著 在欲電鍍表面。另外，無電電鍍工藝中電鍍的金屬可為金、銅或其它金屬材料。如圖9所示，移除第二表面16的表面保護層24與電鍍在其上的金屬層 26，并且進行剝離工藝，移除掩模圖案18與電鍍在掩模圖案18上的金屬層 26，暴露出孔內(nèi)的內(nèi)部導電層28與第一介電層12。如圖IO所示，之后進行 金屬鍍膜工藝，在第一表面14上電鍍第一表面導電層30。第一表面導電層 30的材料以與無電電鍍工藝所電鍍的內(nèi)部導電層28的金屬種類相同為優(yōu)選 的作法。本實施例的金屬鍍膜工藝可為蒸鍍工藝、濺鍍工藝或其它鍍膜工藝。如圖11所示，接著圖案化第一表面導電層30,使第一表面導電層30 形成所需的導電圖案。如圖12所示，然后在第一表面導電層30與第一介電 層12上形成第一絕緣圖層32。第一絕緣圖層32的圖案才艮據(jù)欲連接芯片的需 求而決定，所暴露出的第一表面導電層30可作為微型連接器的電連接點用 來連"^外部芯片(圖未示)。如圖13所示，接著利用粘著層34將承載晶片36(handlewafer)粘貼在第 一絕緣圖層32上。如圖14所示，進行薄化工藝，將晶片IO的第二表面16 薄化，使各孔22內(nèi)的內(nèi)部導電層28被暴露出。由于承載晶片36的功用在 于確保晶片10薄至小于200微米仍可進行制造，因此若拋光后的厚度大在 200微米時，則不需在第一絕緣圖層32上粘貼粘著層34與承載晶片36。薄 化工藝可利用拋光以及化學機械拋光工藝，將晶片10的厚度依照需求拋光 至所需的厚度。如圖15所示，接著翻轉晶片10，在晶片IO的第二表面16上形成第二 介電層38，然后圖案化第二介電層38。第二介電層38包含有多個第二開口 對應在第二表面16的孔22。如圖16所示，再在第二介電層38上形成第二 表面導電層40，并且填滿各第二開口，然后圖案化第二表面導電層40,使 第二表面導電層40形成所需的導電圖案。第二表面導電層40通過第二開口 得以與內(nèi)部導電層28電性連接。如圖17所示，最后在第二表面導電層40 與第二介電層38上形成第二絕緣圖層42,然后進行切割以及移除粘著層34 與承載晶片36，即為所需的微型連接器44。第二絕緣圖層42暴露出的第二 表面導電層40作為微型連接器44的電連接點，用來連接外部芯片(圖未示)。第二表面導電層40與第一表面導電層30通過與內(nèi)部導電層28連接而能夠 互相電性連接，本發(fā)明的微型連接器44具有正反面電性導通的特性，可將 微型連接器44上面與下面的芯片垂直堆疊并且電性連接在一起。請參考圖18至圖19，并同時參考圖1至圖7與圖10至圖17。圖18至 圖19為本發(fā)明另一優(yōu)選實施例制作微型連接器的方法示意圖。為了簡化說 明，與上述相同的制作步驟，將不在本實施例中詳述，并且相同的元件將使 用相同的名稱與符號。本實施例的方法與上述實施例的方法相異之處從對第 二表面16進行表面保護之后至圖案化第一表面導電層30之前。如圖18所 示，本實施例在對第二表面16進行表面保護之后，先移除掩模圖案18,然 后依然對整片晶片IO進行表面活化工藝。如圖19所示，之后進行無電電鍍 工藝，在第一介電層12上形成第一表面導電層30，在各孔22內(nèi)填滿內(nèi)部導 電層28，以及在第二表面16形成一金屬層26。最后，如圖IO所示，移除 第二表面16的表面保護層24與電鍍在第二表面上的金屬層26后，在各孔 22內(nèi)即形成內(nèi)部導電層28以及在第一介電層12上即形成第一表面導電層 30。接著如同上述實施例圖案化第一表面導電層30,并且之后皆與上述實施 例相同。綜而言之，本發(fā)明制作微型連接器的方法，透過深蝕刻、無電電鍍與薄 化工藝，在晶片上制作出具有穿孔的正反面導通的導電層，使得不同的芯片 可通過本發(fā)明的微型連接器進行三維堆疊的電性連接方式。另外，本發(fā)明通 過薄化工藝可將微型連接器薄化至所需的厚度，以提供體積小且高密度的封 裝，并且本發(fā)明在硅晶片上利用半導體工藝制作出微型連接器具有簡化、連 貫且可大量生產(chǎn)的優(yōu)點。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變 化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1. 一種制作微型連接器的方法，包含有提供晶片，該晶片包含有第一表面與第二表面；在該晶片的該第一表面形成第一介電層，然后圖案化該第一介電層，該第一介電層包含有多個第一開口，并且各該第一開口暴露出該第一表面；在這些第一開口暴露出的該第一表面蝕刻出多個孔；在各該孔內(nèi)形成內(nèi)部導電層填滿各該孔，并且在該第一介電層上形成第一表面導電層；圖案化該第一表面導電層，以暴露出該第一介電層；在該第一表面導電層與該第一介電層上形成第一絕緣圖層；進行薄化工藝，將該晶片的該第二表面薄化，以暴露出各該孔內(nèi)的該內(nèi)部導電層；在該晶片的該第二表面形成第二介電層，然后圖案化該第二介電層，該第二介電層包含有多個第二開口對應在該第二表面的這些孔；在該第二介電層上形成第二表面導電層填滿各該第二開口，然后圖案化該第二表面導電層；以及在該第二表面導電層與該第二介電層上形成第二絕緣圖層。
2. 如權利要求1所述的方法，其中該第一表面導電層與該內(nèi)部導電層以 及該第二表面導電層電性連接。
3. 如權利要求1所述的方法，其中該圖案化的第一介電層表面還包含有 一掩模圖案，且在各該孔內(nèi)形成填滿各該孔的該內(nèi)部導電層，并且在該第一 介電層上形成該第一表面導電層的步驟包含有在各該孔內(nèi)形成該內(nèi)部導電層，并同時在該掩模圖案的表面形成導電層；進行剝離工藝，去除該掩模圖案并一并移除位于該掩模圖案表面的該導 電層；以及在該第一介電層上形成該第一表面導電層。
4. 如權利要求3所述的方法，其中該內(nèi)部導電層利用無電電鍍方式制作。
5. 如權利要求3所述的方法，其中該第一表面導電層利用蒸鍍或濺鍍方式制作。
6. 如權利要求1所述的方法，其中該內(nèi)部導電層與該第一表面導電層利 用同一無電電鍍方式制作。
7. 如權利要求1所述的方法，還包含有在形成該內(nèi)部導電層在各該孔內(nèi) 之前，先對該晶片進行表面活化工藝。
8. 如權利要求7所述的方法，還包含有在該表面活化工藝之前，先將該 晶片的該第二表面進行表面保護工藝。
9. 如權利要求8所述的方法，其中該表面保護工藝在該第二表面上形成 光致抗蝕劑層。
10. 如權利要求8所述的方法，其中該表面保護工藝在該第二表面上粘 著熱分離膠帶或紫外線膠帶。
11. 如權利要求1所述的方法，還包含有在該薄化工藝之前，利用粘著 層將承栽晶片粘貼在該第一表面上。
12. 如權利要求11所述的方法，其中該粘著層包含有熱釋放膠帶或紫外 線膠帶。
13. 如權利要求1所述的方法，其中各該孔具有垂直的側壁。
全文摘要
本發(fā)明公開了一種制作微型連接器的方法，其包括提供晶片，在晶片的第一表面蝕刻出多個孔，并且形成填滿各孔的內(nèi)部導電層，以及在第一表面上形成第一表面導電層。接著在第一表面導電層上形成第一絕緣圖層。之后進行薄化工藝，將晶片的第二表面薄化，暴露出各孔內(nèi)的內(nèi)部導電層。最后在第二表面形成第二表面導電層，且該第二表面導電層通過該內(nèi)部導電層與該第一表面導電層電性連接。
文檔編號H01L21/48GK101261940SQ20071008543
公開日2008年9月10日 申請日期2007年3月5日 優(yōu)先權日2007年3月5日
發(fā)明者邱銘彥 申請人:探微科技股份有限公司