專利名稱：半導(dǎo)體元件、集成電路以及半導(dǎo)體元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，尤其是涉及一種應(yīng)用于高壓的半導(dǎo)體元件。
背景技術(shù)：
當(dāng)薄柵極氧化元件(例如傳統(tǒng)金氧半導(dǎo)體場(chǎng)效晶體管(metal-oxide-semiconductor field effect transistor，MOSFET))在高壓應(yīng)用下使用時(shí)，其需要多樣的工藝以克服有關(guān)電子性能以及整合的問題。關(guān)于高壓元件，通常使用注入輕摻雜阱區(qū)的方法以得到最佳的擊穿電壓(breakdownvoltage)。例如，薄柵極氧化側(cè)向雙擴(kuò)散金氧半導(dǎo)體(lateral double diffusionmetal oxide semiconductor，LDMOS)晶體管可利用輕阱區(qū)摻雜濃度以增加擊穿電壓。然而，對(duì)薄柵極側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管而言，使用輕摻雜濃度可能導(dǎo)致元件一直導(dǎo)通(normal-on)。

發(fā)明內(nèi)容
有鑒于此，為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種半導(dǎo)體元件，包括一第一高壓阱區(qū)，具有一第一摻雜雜質(zhì)且設(shè)置于一半導(dǎo)體基底；一第二高壓阱區(qū)，具有一第二摻雜雜質(zhì)且設(shè)置于上述半導(dǎo)體基底，并側(cè)向相鄰于上述第一高壓阱區(qū)；一低壓阱區(qū)，具有上述第二摻雜雜質(zhì)且位于上述第二高壓阱區(qū)的上方；一漏極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述第一高壓阱區(qū)；一源極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述低壓阱區(qū)；以及一柵極，設(shè)置于上述半導(dǎo)體基底并側(cè)向位于上述源極以及上述漏極之間，其中上述柵極包括一薄柵極電介質(zhì)以及一柵極電極。
另外，本發(fā)明還提供了一種制造半導(dǎo)體元件的方法，包括在一半導(dǎo)體基底形成一第一摻雜雜質(zhì)的一第一高壓阱區(qū)；形成一第二摻雜雜質(zhì)的一第二高壓阱區(qū)以及形成上述第二摻雜雜質(zhì)的一低壓阱區(qū)，上述低壓阱區(qū)設(shè)置于上述第二高壓阱區(qū)的上方，以及上述第二高壓阱區(qū)與上述低壓阱區(qū)側(cè)向相鄰于上述第一高壓阱區(qū)；形成一源極于上述低壓阱區(qū)以及形成一漏極于上述第一高壓阱區(qū)；以及形成一柵極于上述半導(dǎo)體基底以及插入于上述源極與上述漏極之間，其中位于上述源極與上述漏極之間的通道區(qū)包括部分的上述第二高壓阱區(qū)以及部分的上述低壓阱區(qū)。
另外，本發(fā)明還提供了一種集成電路，其包括一側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管，形成于一半導(dǎo)體基底，其中上述側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管包括一厚柵極電介質(zhì)；以及至少一第一元件以及一第二元件之一。上述第一元件包括一第一漏極，具有一第一摻雜雜質(zhì)，設(shè)置于一半導(dǎo)體基底的上述第一摻雜雜質(zhì)的一第一高壓阱區(qū)；一第一低壓阱區(qū)，具有一第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底；一第一源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第一低壓阱區(qū)；一第二高壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第一低壓阱區(qū)的下方以及側(cè)向包圍上述第一低壓阱區(qū)，使得位于上述第一源極以及上述第一漏極之間的一第一通道區(qū)包括部分的上述第二高壓阱區(qū)以及部分的上述第一低壓阱區(qū)；以及一第一柵極，具有一第一薄柵極電介質(zhì)，設(shè)置于上述第一通道區(qū)的上方以及側(cè)向位于上述第一源極以及上述第一漏極之間。以及上述第二元件包括一第二漏極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底的上述第一摻雜雜質(zhì)的一第三高壓阱區(qū)；一第二低壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底以及側(cè)向相鄰于上述第三高壓阱區(qū)；一第二源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第二低壓阱區(qū)；一第四高壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第二低壓阱區(qū)的下方；以及一第二柵極，具有一第二薄柵極電介質(zhì)，設(shè)置于一第二通道區(qū)的上方以及側(cè)向位于上述第二源極與上述第二漏極之間。
另外，本發(fā)明提供了一種半導(dǎo)體元件，包括一第一高壓阱區(qū)，具有一第一摻雜雜質(zhì)，設(shè)置于一半導(dǎo)體基底；一第二高壓阱區(qū)，具有一第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底，以及側(cè)向相鄰于上述第一高壓阱區(qū)；一低壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第二高壓阱區(qū)的上方，其中上述第二高壓阱區(qū)垂直延伸以插入上述第一高壓阱區(qū)以及上述低壓阱區(qū)之間，并側(cè)向相鄰于上述第一高壓阱區(qū)以及上述低壓阱區(qū)；一漏極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第一高壓阱區(qū)；一源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述低壓阱區(qū)；以及一柵極，設(shè)置于上述半導(dǎo)體基底以及側(cè)向位于上述源極與上述漏極之間，其中上述柵極包括一薄柵極電介質(zhì)以及一柵極電極。


圖1示出了具有薄柵極電介質(zhì)以及低壓阱區(qū)的高壓半導(dǎo)體元件的一實(shí)施例的剖面圖；圖2示出了具有薄柵極電介質(zhì)以及低壓阱區(qū)的高壓半導(dǎo)體元件的另一實(shí)施例的剖面圖；圖3示出了具有圖1、圖2的半導(dǎo)體元件的集成電路的剖面圖。
其中，附圖標(biāo)記說明如下100、200、320、330、340、350、360～半導(dǎo)體元件110～基底120～高壓N型阱區(qū)130～高壓P型阱區(qū) 135～低壓P型阱區(qū)140～源極150～漏極160、162、164、166～隔離物 170～P型摻雜區(qū)180～柵極182～柵極電介質(zhì)184～柵極電極186、188～間隔300～集成電路310～半導(dǎo)體基底370～內(nèi)連線 380～介電層具體實(shí)施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合附圖詳細(xì)說明如下實(shí)施例本發(fā)明公開了如下的許多不同的實(shí)施例或是例子，用以執(zhí)行許多實(shí)施例的不同的特征。組成元件以及排列的特定例子被描述如下以簡(jiǎn)化本發(fā)明。然而，其并非用以限定本發(fā)明。另外，在不同的例子中，本發(fā)明可能重復(fù)提及數(shù)字和/或文字。重復(fù)是為了簡(jiǎn)單以及清楚的目的，而非用以指定所描述的不同實(shí)施例和/或結(jié)構(gòu)的關(guān)系。此外，下文所描述的第一物體在第二物體上方的結(jié)構(gòu)可能包括第一物體與第二物體形成直接接觸的實(shí)施例，也可包括形成額外的物體插入于第一物體與第二物體之間，使得第一物體與第二物體沒有直接接觸的實(shí)施例。
圖1示出了半導(dǎo)體元件100的一實(shí)施例的剖面圖。半導(dǎo)體元件100包括基底110?；?10包括硅，而基底110也可包括硅化鍺、砷化鎵或是其它適合的半導(dǎo)體材料?；?10還可包括其它物體，例如埋藏層(buried layer)或是磊晶層(epitaxy layer)。
高壓N型阱區(qū)120位于基底110上。高壓N型阱區(qū)120具有N型摻雜雜質(zhì)以及其摻雜濃度的范圍可大約在1015cm-3與1017cm-3之間。高壓N型阱區(qū)120的厚度范圍可大約在2微米(micrometer)與5微米之間。
高壓P型阱區(qū)130位于基底110上，且相鄰于高壓N型阱區(qū)120。高壓P型阱區(qū)130具有P型摻雜雜質(zhì)以及其摻雜濃度的范圍可大約在1015cm-3與1017cm-3之間。高壓P型阱區(qū)130的厚度范圍可大約在1.5微米與4微米之間。例如，高壓P型阱區(qū)130的厚度可大約為2.5微米。
低壓P型阱區(qū)135設(shè)置于高壓P型阱區(qū)130的上方，且側(cè)向接觸高壓N型阱區(qū)120。低壓P型阱區(qū)135具有P型摻雜雜質(zhì)以及其摻雜濃度的范圍可大約在1016cm-3與1018cm-3之間。低壓P型阱區(qū)135的厚度范圍可大約在0.5微米與2微米之間。在另一例子中，低壓P型阱區(qū)135的厚度可大約在1微米與1.5微米之間。
高壓N型阱區(qū)120、高壓P型阱區(qū)130與低壓P型阱區(qū)135的摻雜范圍可由適合的摻雜工藝所形成，例如離子注入。如同高壓P型阱區(qū)130與低壓P型阱區(qū)135大體上彼此重疊，根據(jù)相同圖案的摻雜開口，經(jīng)由連續(xù)的注入工藝可形成高壓P型阱區(qū)130與低壓P型阱區(qū)135，可提高制造效能。高壓P型阱區(qū)130與低壓P型阱區(qū)135可由P型摻雜雜質(zhì)(例如硼)所形成，高壓N型阱區(qū)120可由N型摻雜雜質(zhì)(例如磷)所形成。經(jīng)由目前已知的多個(gè)工藝步驟，或是例如在基底上形成一犧牲氧化物(sacrificial oxide)，并且在N型阱區(qū)或是P型阱區(qū)的處開出圖案以及注入雜質(zhì)，可分別形成高壓N型阱區(qū)120、高壓P型阱區(qū)130以及低壓P型阱區(qū)135。
N型摻雜區(qū)140設(shè)置于低壓P型阱區(qū)135并且當(dāng)作源極使用。N型摻雜區(qū)150設(shè)置于高壓N型阱區(qū)120并且當(dāng)作漏極使用。N型摻雜區(qū)140以及N型摻雜區(qū)150可摻雜N型雜質(zhì)(例如磷)以作為N型通道金氧半導(dǎo)體(metaloxide semiconductor，MOS)晶體管。通過離子注入和/或擴(kuò)散，可以形成源極140以及漏極150。更可包括其它工藝步驟以形成源極140以及漏極150。例如，可使用快速退火(rapid thermal annealing，RTA)的工藝來活化已注入的摻雜。源極140與漏極150可具有由多步驟注入所形成的不同的摻質(zhì)輪廓(doping profile)。例如，可以包括像輕摻雜漏極(light doped drain，LDD)或是雙擴(kuò)散漏極(double diffused drain，DDD)的額外摻雜物。同樣地，源極140與漏極150可具有不同的結(jié)構(gòu)，例如凸起、嵌壁式或是彎曲(strained)。在源極140以及漏極150之間可形成通道區(qū)。
隔離物160可設(shè)置于高壓N型阱區(qū)120，且側(cè)向位于源極140與漏極150之間。隔離物160可相鄰于漏極150。隔離物160可以為淺溝渠隔離(shallowtrench isolation，STI)或是其它適合的隔離物，例如局部硅氧化(localoxidation of silicon，LOCOS)或是深溝渠隔離。隔離物的厚度大于1微米。
除了隔離物160之外，半導(dǎo)體元件100還可包括設(shè)置不同的隔離物(例如隔離物162、164、166)并計(jì)劃來限定不同的主動(dòng)物(active feature)以及互相隔離。低壓P型阱區(qū)135還包括P型摻雜區(qū)170，其中P型摻雜區(qū)170為低壓P型阱區(qū)135的主體接觸區(qū)(body contact)?？墒褂帽鹊蛪篜型阱區(qū)135較高濃度的P型雜質(zhì)(例如硼)來?yè)诫s主體接觸區(qū)170，以接觸低壓P型阱區(qū)135。
柵極180形成于基底110上，插入且側(cè)向于源極140與漏極150之間。在源極140與漏極150之間，柵極180可延伸超過隔離物160。柵極180包括具有厚度的薄柵極電介質(zhì)(gate dielectric)182，使得半導(dǎo)體元件100可在低壓(例如1伏特與6伏特之間的電壓)下操作。柵極電介質(zhì)182的厚度范圍可大約在50埃(Angstrom)與300埃之間。例如，柵極電介質(zhì)182的厚度可大約為130埃。柵極電介質(zhì)182可包括氧化硅、高介電常數(shù)材料、氮氧化硅、其它適合的材料或其組合?？墒褂没瘜W(xué)氣相沉積(chemical vapordeposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化物、其它適合的工藝或其組合來形成柵極電介質(zhì)182。柵極180包括柵極電極184，用以將金屬互相連接，并設(shè)置于柵極電介質(zhì)182的上方。柵極180還包括間隔186以及間隔188，形成于柵極電極184以與柵極電介質(zhì)182的兩側(cè)。
上述半導(dǎo)體元件100，例如N型通道金氧半導(dǎo)體晶體管，具有薄柵極電介質(zhì)以及低壓阱區(qū)。高壓P型阱區(qū)130以及低壓P型阱區(qū)135的組合提供分層的阱區(qū)結(jié)構(gòu)。垂直的分層阱區(qū)結(jié)構(gòu)可提供改善擊穿電壓以及臨界電壓(threshold voltage)的方法。再者，分層阱區(qū)可采用不同的方式來形成以及配置。舉例來說，分層阱區(qū)可具有不同的摻質(zhì)輪廓，例如漸漸變化的摻質(zhì)輪廓。在另一實(shí)施例中，半導(dǎo)體元件100中的不同摻雜區(qū)的摻雜型態(tài)也可互換以提供成為P型通道金氧半導(dǎo)體晶體管。因此，所設(shè)計(jì)的半導(dǎo)體元件100可操作在混合的輸入模式，包括應(yīng)用于源極140與柵極電極184之間的低壓Vgs，以及應(yīng)用于漏極150與源極140之間的高壓Vds。在一實(shí)施例中，應(yīng)用于源極140與柵極180之間的低壓Vgs的范圍從1伏特至6伏特，應(yīng)用于漏極150與源極140之間的高壓Vds的范圍從12伏特至100伏特。例如，低壓Vgs約為5伏特而高壓Vds約為40伏特。柵極180還包括設(shè)置于柵極電介質(zhì)182以與柵極電極184邊緣的柵極間隔186以與柵極間隔188。
圖2示出了根據(jù)本發(fā)明所述半導(dǎo)體元件200的另一實(shí)施例的剖面圖。除了高壓P型阱區(qū)130以及低壓P型阱區(qū)135的配置有點(diǎn)差異之外，半導(dǎo)體元件200的結(jié)構(gòu)、構(gòu)成以及組成大體上相似于半導(dǎo)體元件100。高壓P型阱區(qū)130形成于基底110上，且設(shè)置于低壓P型阱區(qū)135的下方。高壓P型阱區(qū)130還垂直延伸以插入于高壓N型阱區(qū)120與低壓P型阱區(qū)135之間，并且也側(cè)向接觸高壓N型阱區(qū)120與低壓P型阱區(qū)135。插入高壓N型阱區(qū)120與低壓P型阱區(qū)135之間的高壓P型阱區(qū)130的垂直部分的厚度范圍約為0.1微米與1微米之間。例如，高壓P型阱區(qū)130的垂直部分的厚度可大約為0.3微米。半導(dǎo)體元件200也包括薄柵極電介質(zhì)182。半導(dǎo)體元件200不僅具有分層阱區(qū)，而且也具有分層通道。通道形成于源極140與漏極150之間，因此包括部分的低壓P型阱區(qū)135以及部分的高壓P型阱區(qū)130。分層通道也可被不同地設(shè)置以及形成。舉例來說，分層通道從源極140到漏極150可具有漸漸變化的摻質(zhì)輪廓。分層通道提供額外調(diào)整擊穿電壓以及臨界電壓的方法。此外，高壓P型阱區(qū)130設(shè)置于低壓P型阱區(qū)135的下方并且側(cè)向包圍低壓P型阱區(qū)135，使得位于源極140以及漏極150之間的通道區(qū)包括部分的高壓P型阱區(qū)130以及部分的低壓P型阱區(qū)135。
經(jīng)由目前已知或是未來發(fā)展的不同技術(shù)，形成設(shè)置如P型阱區(qū)130、135的工藝是可執(zhí)行的。在一例子中，工藝包括利用第一摻雜雜質(zhì)種類(例如硼)以形成高壓P型阱區(qū)130，以及利用第二摻雜雜質(zhì)種類(例如鋁、鎵或是銦)以形成低壓P型阱區(qū)135。假如半導(dǎo)體元件200為P型晶體管，則第一摻雜雜質(zhì)種類可包括磷，而第二摻雜雜質(zhì)種類可包括砷或是銻。在另一例子中，工藝可包括在相同的摻雜開口下執(zhí)行淡摻雜以及退火，接著形成高壓P型阱區(qū)130，以及執(zhí)行濃摻雜以形成低壓P型阱區(qū)135。在另一例子中，工藝可包括執(zhí)行角度(angled)淡摻雜以形成高壓P型阱區(qū)130，以及執(zhí)行濃摻雜以形成低壓P型阱區(qū)135。在另一例子中，工藝可包括在第一開口下執(zhí)行淡摻雜以形成高壓P型阱區(qū)130，以及在第二開口下執(zhí)行濃摻雜以形成低壓P型阱區(qū)135。也可執(zhí)行另一工藝以形成分層阱區(qū)以及通道結(jié)構(gòu)，例如利用間隔以偏移高壓P型阱區(qū)130以及低壓P型阱區(qū)135的輪廓。
可以理解到半導(dǎo)體元件100、200只當(dāng)作例子來說明。前文所描述的半導(dǎo)體元件100、200并非限定于N型金氧半晶體管元件，除了P型金氧半晶體管的全部摻雜型態(tài)為N型金氧半晶體管的反相以及需根據(jù)P型金氧半晶體管的設(shè)計(jì)來修改大小之外，半導(dǎo)體元件可以擴(kuò)大為具有相似結(jié)構(gòu)的P型金氧半晶體管。P型金氧半晶體管具有薄柵極電介質(zhì)以及對(duì)應(yīng)于半導(dǎo)體元件100、200中低壓阱區(qū)的低壓N型阱區(qū)。P型金氧半晶體管可在低壓Vgs以及高壓Vds操作。低壓Vgs的范圍可大約從1伏特至6伏特。高壓Vds的范圍可大約從12伏特至100伏特。半導(dǎo)體元件100、200的構(gòu)思還可擴(kuò)大到其它高壓元件，例如漏極延伸金氧半導(dǎo)體(drain-extended metal oxide semiconductor，DEMOS)晶體管以及雙擴(kuò)散漏極金氧半導(dǎo)體晶體管。半導(dǎo)體元件100、200在特定應(yīng)用上可實(shí)現(xiàn)許多的優(yōu)點(diǎn)。優(yōu)點(diǎn)包括芯片尺寸減少、容易整合高壓元件、由于容易整合于現(xiàn)有的高壓元件工藝而不需要額外的工藝成本、兼容于邏輯電路，以及就電路設(shè)計(jì)而言提供新的選擇。
圖3示出了根據(jù)本發(fā)明所述集成電路300的一實(shí)施例的剖面圖。集成電路300是由圖1、圖2中半導(dǎo)體元件100、200的實(shí)施例所整合的環(huán)境。集成電路300形成于半導(dǎo)體基底310。半導(dǎo)體基底310可包括元素半導(dǎo)體，例如硅、鍺以及鉆石。半導(dǎo)體基底310也可包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦以及磷化銦。半導(dǎo)體基底310可包含合金半導(dǎo)體，例如鍺化硅、碳鍺化硅(silicon germanium carbide)、磷砷化鎵(gallium arsenicphosphide)以及磷銦化鎵(gallium indium phosphide)。半導(dǎo)體基底310可包括磊晶層。例如，半導(dǎo)體基底可具有位于基體(bulk)半導(dǎo)體的上方的磊晶層。再者，半導(dǎo)體基底可被彎曲以提高效能。舉例來說，磊晶層可包含不同于基體半導(dǎo)體的半導(dǎo)體材料，例如位于基體硅的上方的一層鍺化硅，或是位于基體鍺化硅的上方的一層硅，其中基體鍺化硅是由包括選擇性磊晶成長(zhǎng)(Selective Epitaxial Growth，SEG)的工藝所形成的。此外，半導(dǎo)體基底310可包含絕緣半導(dǎo)體(semiconductor on insulator，SOI)結(jié)構(gòu)，例如電介質(zhì)埋藏層。另外，半導(dǎo)體基底310可包含N型埋藏層以及P型埋藏層。在一實(shí)施例中，電介質(zhì)埋藏層可為氧化物埋藏層，例如經(jīng)由下列方法所形成由注入氧加以分離(separation by implantation of oxygen，SIMOX)技術(shù)、芯片接合、選擇性磊晶成長(zhǎng)，或是其它適合的方法。此外，雖然本發(fā)明的范圍沒有限定，電介質(zhì)埋藏層可包括氧化硅、氮化硅、氮氧化硅、低介電常數(shù)材料、空氣隙(air gap)及其組合，和/或其它材料。
集成電路300可包括不同的半導(dǎo)體元件。集成電路300可包括半導(dǎo)體元件320，其中半導(dǎo)體元件320類似于圖1中的半導(dǎo)體元件100。半導(dǎo)體元件320為具有薄柵極電介質(zhì)以及低壓阱區(qū)的側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管。相同型態(tài)的高壓阱區(qū)設(shè)置于低壓阱區(qū)的下方。集成電路300可包括半導(dǎo)體元件330，其中半導(dǎo)體元件330類似于圖2中的半導(dǎo)體元件200。半導(dǎo)體元件330為具有薄柵極電介質(zhì)以及低壓阱區(qū)的側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管。薄柵極電介質(zhì)的厚度范圍大約在50埃與300埃之間。相同型態(tài)的高壓阱區(qū)設(shè)置于低壓阱區(qū)的下方，并垂直延伸以及側(cè)向接觸低壓阱區(qū)，因此所形成的通道區(qū)包括部分的低壓阱區(qū)以及部分的高壓阱區(qū)。集成電路300可包括具有薄柵極電介質(zhì)的傳統(tǒng)側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管340。側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管340的薄柵極電介質(zhì)的厚度范圍大約在500埃與3000埃之間。集成電路300還可包括其它元件350、360，例如其它高壓元件或是傳統(tǒng)金氧半晶體管。上述設(shè)計(jì)與整合元件可以兼容以及組成一制造技術(shù)，以形成高壓元件。在各特定應(yīng)用中，不同的半導(dǎo)體元件可不同地被設(shè)計(jì)、設(shè)置以及整合。集成電路300形成為或是被整合成功率集成電路，例如電源供應(yīng)控制器或是直流對(duì)直流(DC/DC)轉(zhuǎn)換器；顯示器驅(qū)動(dòng)器，例如薄膜晶體管(thin film transistor，TFT)顯示器驅(qū)動(dòng)器或是等離子體顯示器(plasma display panel，PDP)驅(qū)動(dòng)器；輸入/輸出電路；邏輯電路；內(nèi)存單元或其組合。
半導(dǎo)體元件320或是半導(dǎo)體元件330被設(shè)置以及操作于低壓Vgs與高壓Vds。例如，半導(dǎo)體元件320或是半導(dǎo)體元件330可在5伏特電壓作用于柵極與源極之間以及40伏特電壓作用于漏極與源極之間操作。因此所設(shè)計(jì)的半導(dǎo)體元件320、330可表示對(duì)低Vgs與高Vds操作的效能的改善。例如，可排除一直導(dǎo)通的問題。此外，半導(dǎo)體元件320或是半導(dǎo)體元件330也可為形成于三阱區(qū)結(jié)構(gòu)的側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管，其中三阱區(qū)結(jié)構(gòu)修改成包括薄柵極電介質(zhì)以及低壓阱區(qū)，其設(shè)置類似于圖1的半導(dǎo)體元件100或是圖2的半導(dǎo)體元件200。再者，高壓半導(dǎo)體元件320、330的實(shí)施例也可包括(非用以限定)垂直擴(kuò)散金氧半導(dǎo)體(vertical diffused metal oxide semiconductor，VDMOS)晶體管；其它類型的高功率金氧半晶體管，例如漏極延伸金氧半晶體管或是雙擴(kuò)散漏極金氧半晶體管；鰭型(fin)結(jié)構(gòu)場(chǎng)效晶體管；以及可彎曲金屬氧化物半導(dǎo)體結(jié)構(gòu)。
半導(dǎo)體元件340可被設(shè)置并操作于分別提供高壓至柵極與漏極。半導(dǎo)體元件350、360可被設(shè)置并操作于分別提供高壓或低壓至柵極與漏極。
各半導(dǎo)體元件的柵極電介質(zhì)包括氧化硅。柵極電介質(zhì)也可包括氮氧化硅或是高介電常數(shù)的電介質(zhì)，例如氧化鉿、硅化鉿、硅氧化鉿、氮硅氧化鉿、氧化鋯、氧化鋁、二氧化鉿-三氧化二鋁合金(HfO2-Al2O3)、氮化硅、五氧化鉭或是其結(jié)合。柵極電介質(zhì)可由熱氧化、原子層沉積、化學(xué)氣相沉積、物理氣相沉積或是其結(jié)合所形成。柵極電介質(zhì)可具有多層結(jié)構(gòu)，例如第一層為經(jīng)由熱氧化所形成的氧化硅，第二層為高介電常數(shù)材料。在形成的過程中，柵極電介質(zhì)可包括更多的工藝，例如熱氧化層的氮處理，和/或包括氧化硅以及高介電常數(shù)層的柵極電介質(zhì)堆疊的退火。
經(jīng)由低阻抗的界面，各半導(dǎo)體元件的柵極電介質(zhì)可耦接至內(nèi)連線(interconnect)結(jié)構(gòu)。柵極電介質(zhì)包括導(dǎo)電材料以及可具有多層結(jié)構(gòu)。柵極電介質(zhì)可為含硅、含鍺、或其它導(dǎo)電材料及其組合。例如，導(dǎo)電金屬可包括摻雜多晶硅(poly-Si)、多晶鍺化硅(poly-SiGe)、金屬、金屬硅化物、金屬氮化物、金屬氧化物、碳納米管或其組合。金屬可包括銅、鎢、鋁、鋁合金、鈀、鈦、鉭、鎳、鈷、鉬。金屬硅化物可包括銅硅化物、鎢硅化物、鋁硅化物、鈀硅化物、鈦硅化物、鉭硅化物、鎳硅化物、鈷硅化物、鉺硅化物以及鉬硅化物。柵極電極可由化學(xué)氣相沉積、物理氣相沉積、硅化工藝、鍍金和/或原子層沉積所形成。柵極電極的形成可包括更多工藝，例如多晶硅摻雜的注入或是硅化工藝的退火。
位于各柵極兩邊的間隔可包括電介質(zhì)材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅或其組合。間隔可具有多層結(jié)構(gòu)，以及經(jīng)由沉積電介質(zhì)材料再接著干蝕刻所形成。高壓半導(dǎo)體元件還可包括其它物體，例如位于半導(dǎo)體基底以與柵極物上方的應(yīng)力層(stress layer)。
集成電路300也包括內(nèi)連線370，其延伸順沿和/或通過一或多個(gè)介電層380。集成電路300可包括更多內(nèi)連線，例如耦接至不同柵極電極的內(nèi)連線(未顯示)。內(nèi)連線370可包括銅、鎢、鈦、氮化鈦、金、鋁、碳納米管、碳富勒烯(carbon fullerenes)、耐火材料、上述材料的合金和/或其它材料，以及可由化學(xué)氣相沉積、物理氣相沉積、鍍金和/或其它工藝所形成。內(nèi)連線370也可包括多層結(jié)構(gòu)。舉例來說，內(nèi)連線370可包含黏著層(adhesion layer)，其可能具有鈦、氮化鈦、鉭或是氮化鉭；埋藏層，其可能具有氮化鈦或是氮化鉭；以及基體導(dǎo)電層，其包含銅、鎢、鋁或是鋁合金。介電層380可包括二氧化硅、氟硅玻璃(fluorosilicate glass，F(xiàn)SG)、黑鉆石、干凝膠(Xerogel)、氣凝膠(Aerogel)、非晶體氟素碳(amorphous fluorinated carbon)、聚對(duì)二甲苯基(parylene)、苯并環(huán)丁烯(Benzocyclobutene，BCB)、聚芳香烴醚膜(Flare)以及多芳基碳?xì)浠衔?SiLK)，和/或其它材料。以及介電層380可由化學(xué)氣相沉積、原子層沉積、物理氣相沉積、旋轉(zhuǎn)涂布法(spin oncoating)和/或其它工藝所形成。
半導(dǎo)體元件320到半導(dǎo)體元件360之間可包括額外的隔離物以隔離其它元件。隔離物可包括不同的結(jié)構(gòu)以及可由不同工藝技術(shù)形成。例如，隔離物可包括局部硅氧化、淺溝渠隔離，和/或其它適合的隔離結(jié)構(gòu)。局部硅氧化可在圖案化光罩層下使用熱氧化而形成。淺溝渠隔離的形成可包括在半導(dǎo)體基底內(nèi)蝕刻溝渠以及填充絕緣材料至溝渠，例如氧化硅、氮化硅或是氮氧化硅。已填充的溝渠可具有多層結(jié)構(gòu)，例如具有氮化硅的熱氧化襯墊層(liner layer)填充溝渠。在一實(shí)施例中，淺溝渠隔離結(jié)構(gòu)可使用下列工藝順序來制造，例如成長(zhǎng)一氧化墊(pad oxide)，形成低壓化學(xué)氣相沉積(low pressure chemicalvapor deposition，LPCVD)氮化層，使用光阻與光罩來圖案化淺溝渠隔離開口，在基底內(nèi)蝕刻溝渠，隨意地成長(zhǎng)熱氧化溝渠襯墊以改善溝渠界面，使用化學(xué)氣相沉積氧化物填充溝渠，使用化學(xué)機(jī)械平坦化(chemical mechanicalplanarization，CMP)以回蝕(etch back)，以及剝除氮化物以留下淺溝渠隔離結(jié)構(gòu)。
因此，本發(fā)明提供了一種半導(dǎo)體元件。半導(dǎo)體元件包括一第一高壓阱區(qū)，具有一第一摻雜雜質(zhì)且設(shè)置于一半導(dǎo)體基底；一第二高壓阱區(qū)，具有一第二摻雜雜質(zhì)且設(shè)置于上述半導(dǎo)體基底，并側(cè)向相鄰于上述第一高壓阱區(qū)；一低壓阱區(qū)，具有上述第二摻雜雜質(zhì)且位于上述第二高壓阱區(qū)的上方；一漏極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述第一高壓阱區(qū)；一源極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述低壓阱區(qū)；以及一柵極，設(shè)置于上述半導(dǎo)體基底并側(cè)向位于上述源極以及上述漏極之間，其中上述柵極包括一薄柵極電介質(zhì)以及一柵極電極。
在上述半導(dǎo)體元件中，上述低壓阱區(qū)可側(cè)向相鄰于上述第一高壓阱區(qū)。上述第二高壓阱區(qū)垂直延伸以插入上述第一高壓阱區(qū)與上述低壓阱區(qū)之間，并側(cè)向相鄰于上述第一高壓阱區(qū)以及上述低壓阱區(qū)。上述柵極可在上述柵極與上述源極之間為一低電壓下操作。上述低電壓的范圍可大約在1伏特與6伏特之間。上述漏極可在上述漏極與上述源極之間為一高電壓下操作。上述高電壓的范圍大約在12伏特與100伏特之間。上述第一摻雜雜質(zhì)以及上述第二摻雜雜質(zhì)之一者可包括一N型摻雜雜質(zhì)，以及另一者包括一P型摻雜雜質(zhì)。上述半導(dǎo)體元件還可包括一溝渠隔離物設(shè)置于上述第一高壓阱區(qū)且位于上述漏極以及上述源極之間，以及側(cè)向相鄰于上述漏極。上述半導(dǎo)體元件更可包括一主體接觸區(qū)設(shè)置于上述低壓阱區(qū)，通過上述溝渠隔離物插入而側(cè)向離開于上述源極。上述低壓阱區(qū)的摻雜濃度范圍可大約在1016cm-3與1018cm-3之間。上述低壓阱區(qū)的厚度范圍可大約在0.5微米與2微米之間。上述低壓阱區(qū)的厚度范圍可大約為1微米與1.5微米之間。上述第一高壓阱區(qū)以及上述第二高壓阱區(qū)的摻雜濃度范圍可大約在10U15m-3與1017cm-3之間。上述第二高壓阱區(qū)的厚度范圍可大約在1.5微米與4微米之間。上述第二高壓阱區(qū)的厚度范圍可大約為2.4微米。上述柵極電介質(zhì)的厚度范圍可大約在50埃與300埃之間。上述柵極電介質(zhì)的厚度范圍可大約為130埃。在一相同擴(kuò)散光罩開口下，上述低壓阱區(qū)以及上述第二高壓阱區(qū)經(jīng)由連續(xù)的摻雜過程而形成。
本發(fā)明也提供了一種集成電路。上述集成電路包括一側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管，形成于一半導(dǎo)體基底，其中上述側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管包括一厚柵極電介質(zhì)；以及至少一第一元件以及一第二元件之一。上述第一元件包括一第一漏極，具有一第一摻雜雜質(zhì)且設(shè)置于一半導(dǎo)體基底的上述第一摻雜雜質(zhì)的一第一高壓阱區(qū)；一第一低壓阱區(qū)，具有一第二摻雜雜質(zhì)且設(shè)置于上述半導(dǎo)體基底；一第一源極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述第一低壓阱區(qū)；一第二高壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第一低壓阱區(qū)的下方以及側(cè)向包圍上述第一低壓阱區(qū)，使得位于上述第一源極以及上述第一漏極之間的一第一通道區(qū)包括部分的上述第二高壓阱區(qū)以及部分的上述第一低壓阱區(qū)；以及一第一柵極，具有一第一薄柵極電介質(zhì)，設(shè)置于上述第一通道區(qū)的上方以及側(cè)向位于上述第一源極以及上述第一漏極之間。上述第二元件包括一第二漏極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述半導(dǎo)體基底的上述第一摻雜雜質(zhì)的一第三高壓阱區(qū)；一第二低壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底以及側(cè)向相鄰于上述第三高壓阱區(qū)；一第二源極，具有上述第一摻雜雜質(zhì)且設(shè)置于上述第二低壓阱區(qū)；一第四高壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第二低壓阱區(qū)的下方；以及一第二柵極，具有一第二薄柵極電介質(zhì)，設(shè)置于一第二通道區(qū)的上方以及側(cè)向位于上述第二源極與上述第二漏極之間。上述厚柵極電介質(zhì)的厚度范圍可大約在500埃與3000埃之間，上述第一薄柵極電介質(zhì)以及上述第二薄柵極電介質(zhì)的厚度范圍可大約在50埃與300埃之間。
本發(fā)明也提供一種方法。上述方法包括形成一第一摻雜雜質(zhì)的一第一高壓阱區(qū)于一半導(dǎo)體基底；形成一第二摻雜雜質(zhì)的一第二高壓阱區(qū)以及形成上述第二摻雜雜質(zhì)的一低壓阱區(qū)，使得上述低壓阱區(qū)設(shè)置于上述第二高壓阱區(qū)的上方，以及上述第二高壓阱區(qū)與上述低壓阱區(qū)側(cè)向相鄰于上述第一高壓阱區(qū)；形成一源極于上述低壓阱區(qū)以及形成一漏極于上述第一高壓阱區(qū)；以及形成一柵極于上述半導(dǎo)體基底以及插入于上述源極與上述漏極的間，其中位于上述源極與上述漏極的間的通道區(qū)包括部分的上述第二高壓阱區(qū)以及部分的上述低壓阱區(qū)。
在上述方法中，形成上述第二高壓阱區(qū)以及上述低壓阱區(qū)的步驟可包括形成上述第二高壓阱區(qū)側(cè)向包圍上述低壓阱區(qū)。形成上述第二高壓阱區(qū)以及上述低壓阱區(qū)的步驟可包括利用一第一摻雜雜質(zhì)種類以形成上述第二高壓阱區(qū)，以及利用一第二摻雜雜質(zhì)種類以形成上述低壓阱區(qū)。上述第一摻雜雜質(zhì)種類可由包含磷與硼的群組中選擇。上述第二摻雜雜質(zhì)種類可由包含鋁、鎵、銦、砷以及銻的群組中選擇。形成上述第二高壓阱區(qū)以及上述低壓阱區(qū)的步驟也可包括淡摻雜；在執(zhí)行淡摻雜之后，執(zhí)行退火的工藝；以及執(zhí)行濃摻雜。形成上述第二高壓阱區(qū)以及上述低壓阱區(qū)的步驟也可包括角度淡摻雜以形成上述第二高壓阱區(qū)；以及執(zhí)行濃摻雜以形成上述低壓阱區(qū)。形成上述第二高壓阱區(qū)以及上述低壓阱區(qū)的步驟也可包括在一第一開口下執(zhí)行淡摻雜以形成上述第二高壓阱區(qū)；以及在第二開口下執(zhí)行濃摻雜以形成上述低壓阱區(qū)。
本發(fā)明雖以較佳實(shí)施例公開如上，然而其并非用以限定本發(fā)明的專利保護(hù)范圍，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的構(gòu)思和范圍內(nèi)，應(yīng)當(dāng)可做些一些更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以所附權(quán)利要求書所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件，包括一第一高壓阱區(qū)，具有一第一摻雜雜質(zhì)，設(shè)置于一半導(dǎo)體基底；一第二高壓阱區(qū)，具有一第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底，并側(cè)向相鄰于上述第一高壓阱區(qū)；一低壓阱區(qū)，具有上述第二摻雜雜質(zhì)，位于上述第二高壓阱區(qū)的上方；一漏極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第一高壓阱區(qū)；一源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述低壓阱區(qū)；以及一柵極，設(shè)置于上述半導(dǎo)體基底并側(cè)向位于上述源極以及上述漏極之間，其中上述柵極包括一薄柵極電介質(zhì)以及一柵極電極。
2.如權(quán)利要求1所述的半導(dǎo)體元件，其中上述低壓阱區(qū)側(cè)向相鄰于上述第一高壓阱區(qū)。
3.如權(quán)利要求1所述的半導(dǎo)體元件，其中上述第二高壓阱區(qū)垂直延伸以插入上述第一高壓阱區(qū)與上述低壓阱區(qū)之間，并側(cè)向相鄰于上述第一高壓阱區(qū)以及上述低壓阱區(qū)。
4.如權(quán)利要求1所述的半導(dǎo)體元件，其中上述柵極以及上述源極在上述柵極與上述源極之間在一低電壓下操作，其中上述低電壓的范圍大約在1伏特與6伏特之間。
5.如權(quán)利要求1所述的半導(dǎo)體元件，其中上述漏極以及上述源極在上述漏極與上述源極之間在一高電壓下操作，其中上述高電壓的范圍大約在12伏特與100伏特之間。
6.如權(quán)利要求1所述的半導(dǎo)體元件，其中上述第一摻雜雜質(zhì)以及上述第二摻雜雜質(zhì)中之一包括一N型摻雜雜質(zhì)，以及上述第一摻雜雜質(zhì)以及上述第二摻雜雜質(zhì)中另一包括一P型摻雜雜質(zhì)。
7.一種制造半導(dǎo)體元件的方法，包括在一半導(dǎo)體基底形成一第一摻雜雜質(zhì)的一第一高壓阱區(qū)；形成一第二摻雜雜質(zhì)的一第二高壓阱區(qū)以及形成上述第二摻雜雜質(zhì)的一低壓阱區(qū)，上述低壓阱區(qū)設(shè)置于上述第二高壓阱區(qū)的上方，以及上述第二高壓阱區(qū)與上述低壓阱區(qū)側(cè)向相鄰于上述第一高壓阱區(qū)；在上述低壓阱區(qū)形成一源極以及在上述第一高壓阱區(qū)形成一漏極；以及在上述半導(dǎo)體基底形成一柵極以及插入于上述源極與上述漏極之間，其中位于上述源極與上述漏極之間的通道區(qū)包括部分的上述第二高壓阱區(qū)以及部分的上述低壓阱區(qū)。
8.一種集成電路，包括一側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管，形成于一半導(dǎo)體基底，其中上述側(cè)向雙擴(kuò)散金氧半導(dǎo)體晶體管包括一厚柵極電介質(zhì)；以及至少一第一元件以及一第二元件中之一，其中上述第一元件包括一第一漏極，具有一第一摻雜雜質(zhì)，設(shè)置于一半導(dǎo)體基底的上述第一摻雜雜質(zhì)的一第一高壓阱區(qū)；一第一低壓阱區(qū)，具有一第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底；一第一源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第一低壓阱區(qū)；一第二高壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第一低壓阱區(qū)的下方以及側(cè)向包圍上述第一低壓阱區(qū)，使得位于上述第一源極以及上述第一漏極之間的一第一通道區(qū)包括部分的上述第二高壓阱區(qū)以及部分的上述第一低壓阱區(qū)；以及一第一柵極，具有一第一薄柵極電介質(zhì)，設(shè)置于上述第一通道區(qū)的上方以及側(cè)向位于上述第一源極以及上述第一漏極之間；以及上述第二元件包括一第二漏極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底的上述第一摻雜雜質(zhì)的一第三高壓阱區(qū)；一第二低壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底以及側(cè)向相鄰于上述第三高壓阱區(qū)；一第二源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第二低壓阱區(qū)；一第四高壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第二低壓阱區(qū)的下方；以及一第二柵極，具有一第二薄柵極電介質(zhì)，設(shè)置于一第二通道區(qū)的上方以及側(cè)向位于上述第二源極與上述第二漏極之間。
9.如權(quán)利要求8所述的集成電路，其中上述厚柵極電介質(zhì)的厚度范圍大約在500埃與3000埃之間，上述第一薄柵極電介質(zhì)以及上述第二薄柵極電介質(zhì)的厚度范圍大約在50埃與300埃之間。
10.一種半導(dǎo)體元件，包括一第一高壓阱區(qū)，具有一第一摻雜雜質(zhì)，設(shè)置于一半導(dǎo)體基底；一第二高壓阱區(qū)，具有一第二摻雜雜質(zhì)，設(shè)置于上述半導(dǎo)體基底，以及側(cè)向相鄰于上述第一高壓阱區(qū)；一低壓阱區(qū)，具有上述第二摻雜雜質(zhì)，設(shè)置于上述第二高壓阱區(qū)的上方，其中上述第二高壓阱區(qū)垂直延伸以插入上述第一高壓阱區(qū)以及上述低壓阱區(qū)之間，并側(cè)向相鄰于上述第一高壓阱區(qū)以及上述低壓阱區(qū)；一漏極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述第一高壓阱區(qū)；一源極，具有上述第一摻雜雜質(zhì)，設(shè)置于上述低壓阱區(qū)；以及一柵極，設(shè)置于上述半導(dǎo)體基底以及側(cè)向位于上述源極與上述漏極之間，其中上述柵極包括一薄柵極電介質(zhì)以及一柵極電極。
全文摘要
一種半導(dǎo)體元件，包括第一高壓阱區(qū)，具有第一摻雜雜質(zhì)且設(shè)置于導(dǎo)體基底；第二高壓阱區(qū)，具有第二摻雜雜質(zhì)且設(shè)置于半導(dǎo)體基底，并側(cè)向相鄰于第一高壓阱區(qū)；低壓阱區(qū)，具有第二摻雜雜質(zhì)且位于第二高壓阱區(qū)的上方；漏極，具有第一摻雜雜質(zhì)且設(shè)置于第一高壓阱區(qū)；源極，具有第一摻雜雜質(zhì)且設(shè)置于低壓阱區(qū)；以及柵極，設(shè)置于半導(dǎo)體基底并側(cè)向位于源極以及漏極之間，其中柵極包括薄柵極電介質(zhì)以與柵極電極。
文檔編號(hào)H01L27/04GK101079447SQ200710085900
公開日2007年11月28日 申請(qǐng)日期2007年3月9日 優(yōu)先權(quán)日2006年5月22日
發(fā)明者簡(jiǎn)幸儀, 鐘于彰, 柳瑞興, 夏德殷 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司