專利名稱：感測式半導(dǎo)體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種感測式半導(dǎo)體裝置及其制法，特別是涉及一種晶圓級芯片尺寸封裝(WLCSP)的感測式半導(dǎo)體裝置及其制法。
技術(shù)背景傳統(tǒng)的影像感測式封裝件(Image sensor package)主要是將感測 式芯片(Sensor chip)接置于一芯片承載件上，并通過焊線加以電性連 接該感測式芯片及芯片承載件后，于該感測式芯片上方封蓋住一玻璃， 以供影像光線能為該感測式芯片所擷取。如此，該完成構(gòu)裝的影像感 測式封裝件即可供系統(tǒng)廠進(jìn)行整合至如印刷電路板(PCB)等外部裝置 上，以供如數(shù)字相機(jī)(DSC)、數(shù)字?jǐn)z影機(jī)(DV)、光學(xué)鼠標(biāo)、及行動電話 等各式電子產(chǎn)品的應(yīng)用。同時隨著信息傳輸容量持續(xù)擴(kuò)增，以及電子產(chǎn)品微小化與可攜式 的發(fā)展趨勢，導(dǎo)致一般集成電路的高輸入/輸出(1/0)、高散熱、及尺 寸縮小化的需求更加受到重視，亦促使集成電路的封裝型態(tài)朝向高電 性及小尺寸的方向演進(jìn)，因此，業(yè)界逐發(fā)展出一種晶圓級芯片尺寸封 裝(Wafer-Level Chip Scale Package, WLCSP)的感測式半導(dǎo)體裝置， 藉以使完成封裝的半導(dǎo)體裝置僅微大于整合其中的感測式芯片尺寸， 進(jìn)而有效應(yīng)用于小型化的電子產(chǎn)品中。請參閱圖1A至圖IE,美國專利US6, 646， 289所揭示的感測式半導(dǎo) 體裝置及其制法示意圖，其主要是提供一具多個感測芯片10的晶圓 10A，以于相鄰感測芯片10的焊墊101間形成延伸線路11 (如圖1A所 示)；再將一玻璃12通過一黏著層13而黏置于該延伸線路11上(如第 IB圖所示)；接著薄化該晶圓10A，并于該晶圓10A背面黏置一覆蓋層 14后，再對應(yīng)相鄰感測芯片10間以切割或蝕刻等方式形成一穿過該覆 蓋層14、晶圓10A、延伸線路11及黏著層13而內(nèi)凹至該玻璃12的傾 斜槽口 15(如圖1C所示)；于該傾斜槽口 15表面及對應(yīng)該傾斜槽口附近的覆蓋層14表面形成金屬繞線16，并使該金屬繞線16電性連接至 該延伸線路11 (如圖ID所示)；之后于該覆蓋層14表面的金屬繞線16 上植接焊球n，并沿各該感測芯片10間進(jìn)行切割作業(yè)，以制得晶圓級 芯片尺寸封裝的感測式半導(dǎo)體裝置(如圖IE所示)。另美國專利 US6， 777, 767亦揭示出相似的技術(shù)。但是在前述的感測式半導(dǎo)體裝置中，由于先前自該晶圓背面形成 傾斜槽口關(guān)系，因此在切割作業(yè)后該半導(dǎo)體裝置側(cè)面呈現(xiàn)傾斜切角形 態(tài)，亦即其垂直剖面呈倒梯形(平面寬度由上逐漸向下縮短)結(jié)構(gòu)，因 而形成于該半導(dǎo)體裝置側(cè)面的金屬繞線與芯片頂面焊墊的延伸線路連 接處呈銳角接觸，而易發(fā)生應(yīng)力集中造成連接處斷裂的問題，再者， 于制程中是從晶圓背部形成傾斜槽口，因不易對正至正確位置，易造 成傾斜槽口的設(shè)置位置偏移，導(dǎo)致金屬繞線與延伸線路無法連接，甚 至毀損到芯片。另外，因其金屬繞線外露于半導(dǎo)體裝置外，故易受外界污染而影 響產(chǎn)品信賴性，且易于在與外部裝置(如印刷電路板)作電性連接時， 于焊球回焊時造成短路問題。再者，其制程中需先后形成延伸線路及 金屬繞線，導(dǎo)致制程復(fù)雜及成本高等問題。因此，如何設(shè)計(jì)一種可避免線路發(fā)生斷裂及外露問題的晶圓級芯 片尺寸感測式半導(dǎo)體裝置及其制法，同時復(fù)可避免現(xiàn)有技術(shù)中從晶圓 背面切割的對位誤差而導(dǎo)致線路電性連接不良及芯片毀損問題，確為 相關(guān)領(lǐng)域上所需迫切面對的課題。發(fā)明內(nèi)容鑒于前述現(xiàn)有技術(shù)的缺陷，本發(fā)明的主要目的是提供一種感測式 半導(dǎo)體裝置及其制法，從而可避免線路連接處因夾角尖銳發(fā)生斷裂問 題。本發(fā)明的又一目的是提供一種感測式半導(dǎo)體裝置及其制法，從而 可避免線路外露而受外界污染影響產(chǎn)品信賴性，及后續(xù)與外界電性連 接的可靠性問題。本發(fā)明的再一目的是提供一種感測式半導(dǎo)體裝置及其制法，從而 可避免現(xiàn)有技術(shù)中從晶圓背面切割的對位誤差而導(dǎo)致線路電性連接不良及芯片毀損問題。為達(dá)前述及其它目的，本發(fā)明的感測式半導(dǎo)體裝置制法主要包括 提供一包含有多個感測芯片的晶圓，該感測芯片具有相對的主動面及 非主動面，該主動面上設(shè)有感測區(qū)及多個焊墊，以于相鄰感測芯片主 動面的焊墊間形成多個凹槽；于該凹槽中形成導(dǎo)電線路，以電性連接 相鄰芯片主動面的焊墊；于該感測芯片上接置透光體以遮蓋該芯片感 測區(qū)；薄化該感測芯片非主動面至該凹槽，以使該導(dǎo)電線路相對外露 于該非主動面；沿各該感測芯片間進(jìn)行切割，以形成多個側(cè)邊形成有 導(dǎo)電線路的感測芯片；將該些感測芯片接置于呈陣列排列有多個基板 的基板模塊片上，并使該感測芯片的導(dǎo)電線路電性連接至該基板；于 該基板模塊片上對應(yīng)各感測芯片間填充絕緣材料以包覆該感測芯片且 外露出該透光體；以及沿該基板間進(jìn)行切割，以形成多個感測式半導(dǎo) 體裝置。通過前述的制法，本發(fā)明復(fù)揭示一種感測式半導(dǎo)體裝置，包括 基板；感測芯片，具有相對的主動面及非主動面，且于該主動面上形 成有一感測區(qū)與多個焊墊，及于該感測芯片側(cè)邊形成有延伸電性連接 至該焊墊的導(dǎo)電線路，以供該感測芯片的導(dǎo)電線路通過一導(dǎo)電材料而 電性連接至該基板；透光體，形成于該感測芯片的主動面上以遮蓋該 感測區(qū)；以及絕緣材料，覆蓋該導(dǎo)電線路外露部分。因此，本發(fā)明的感測式半導(dǎo)體裝置及其制法主要于一包含有多個 感測芯片的晶圓上，對應(yīng)相鄰感測芯片主動面的焊墊間形成多個凹槽， 并于該凹槽中形成電性連接相鄰芯片主動面焊墊的導(dǎo)電線路，再薄化 該感測芯片非主動面至該凹槽，以使該導(dǎo)電線路相對外露于該非主動 面，而不同于現(xiàn)有技術(shù)從芯片非主動面(晶圓背部)形成穿過晶圓、電 性連接至芯片焊墊的延伸線路、黏著層而內(nèi)凹至該玻璃的傾斜槽口， 再于該傾斜槽口表面及對應(yīng)該傾斜槽口附近的覆蓋層表面形成電性連 接至延伸線路的金屬繞線，以避免現(xiàn)有技術(shù)半導(dǎo)體裝置側(cè)面呈現(xiàn)傾斜 切角形態(tài)，因而形成于該半導(dǎo)體裝置側(cè)面的金屬繞線與芯片焊墊的延 伸線路連接處呈銳角接觸，而發(fā)生應(yīng)力集中造成連接處斷裂問題，以 及因現(xiàn)有技術(shù)制程中是從晶圓背部形成傾斜槽口，不易對正正確的位 置，造成槽口位置偏移，導(dǎo)致金屬繞線與延伸線路無法連接，甚至毀損到芯片等問題；接著，本發(fā)明即可沿各該感測芯片間進(jìn)行切割，以 形成多個側(cè)邊具有導(dǎo)電線路的感測芯片，再將該些感測芯片接置于呈 陣列排列有多個基板的基板模塊片上，并使該感測芯片的導(dǎo)電線路電 性連接至該基板，且于該基板模塊片上對應(yīng)各感測芯片間填充絕緣材 料以覆蓋該導(dǎo)電線路，及沿該基板間進(jìn)行切割，以形成多個感測式半 導(dǎo)體裝置，從而可避免線路外露而受外界污染影響產(chǎn)品信賴性，及后 續(xù)與外界電性連接的可靠性問題。


圖1A至圖1E為現(xiàn)有技術(shù)美國專利US6, 646， 289所揭示的晶圓級 芯片尺寸封裝的感測式半導(dǎo)體裝置及其制法示意圖；圖2A至圖21為本發(fā)明的感測式半導(dǎo)體裝置及其制法第一實(shí)施例 的示意圖；以及圖3A至圖3F為本發(fā)明的感測式半導(dǎo)體裝置及其制法第二實(shí)施例 的示意圖。 元件符號說明10 感測芯片 10A晶圓101 焊墊11 延伸線路12 玻璃13 黏著層14 覆蓋層15 傾斜槽口16 金屬繞線17 焊球20 感測芯片 20A晶圓201 焊墊202 感測區(qū) 203， 203A凹槽21導(dǎo)電線路22透光體23黏著層30基板30A基板模塊片31導(dǎo)電材料301電性接點(diǎn)32點(diǎn)著層33絕緣材料說明書第5/8頁具體實(shí)施方式
以下通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù) 人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功 效。請參閱圖2A至圖21，為本發(fā)明的感測式半導(dǎo)體裝置及其制法第一 實(shí)施例的示意圖。且以下將以采用批次方式大量制造生產(chǎn)本發(fā)明的感 測式半導(dǎo)體裝置作為說明。如圖2A所示，提供一包含有多個感測芯片20的晶圓20A，該感測 芯片20具有相對的主動面及非主動面，該主動面上設(shè)有感測區(qū)202及 多個焊墊201，以于相鄰感測芯片20主動面的焊墊201間形成多個凹 槽203，其中該凹槽203可呈V字形狀，當(dāng)然亦可呈現(xiàn)其它形狀，如U如圖2B及圖2C所示，其中圖2C為圖2B的俯視圖，利用如濺鍍 (sputtering)或蒸鍍(vaporing)等方式于該凹槽203中形成導(dǎo)電線路 21，以電性連接相鄰感測芯片20主動面的焊墊201，其中該導(dǎo)電線路 21的材料可為鈦/銅/鎳(Ti/Cu/Ni)、鈦化鉤/金(TiW/Au)、鋁/鎳化釩/ 銅(Al/NiV/Cu)、鈦/鎳化釩/銅(Ti/NiV/Cu)、鈦化鉤/鎳(TiW/Ni)、鈦 /銅/銅(Ti/Cu/Cu)、鈦/銅/銅/鎳(Ti/Cu/Cu/Ni)等。如圖2D所示，于該感測芯片20上接置透光體22以遮蓋該芯片感 測區(qū)202,其中該透光體22例如為玻璃，其通過一黏著層23而接置于 該感測芯片20主動面上，并覆蓋該芯片20表面上的導(dǎo)電線路21，藉以封閉并遮蓋該感測芯片20的感測區(qū)202。如圖2E所示，薄化該感測芯片20非主動面至該凹槽203，以使該 凹槽203內(nèi)的導(dǎo)電線路21相對外露于該感測芯片20的非主動面。如圖2F所示，沿各該感測芯片20間進(jìn)行切割，以形成多個側(cè)邊 形成有導(dǎo)電線路21的感測芯片，且該導(dǎo)電線路21電性連接至該感測 芯片20主動面的焊墊201。該切割路徑通過該透光體22及感測芯片 20。如圖2G所示，將該些感測芯片20接置于呈陣列排列有多個基板 30的基板模塊片30A上，并使該感測芯片20的導(dǎo)電線21路通過一如 焊錫(solder)的導(dǎo)電材料31而電性連接至該基板30。該基板模塊片30A的基板30表面形成有多個電性接點(diǎn)301，且于 該電性接點(diǎn)301上設(shè)有如預(yù)悍錫(pre-solder)的導(dǎo)電材料31，以供該 感測芯片通過一黏著層32而接置于該基板30上，并經(jīng)回焊(reflow) 制程而使該預(yù)焊錫的導(dǎo)電材料31焊接至該感測芯片20側(cè)邊的導(dǎo)電線 路21，進(jìn)而使該感測芯片20電性連接至該基板30。如圖2H所示，于該基板模塊片30A上對應(yīng)各感測芯片20間填充 絕緣材料33以包覆該感測芯片20且外露出該透光體22。如圖21所示，沿該基板30間進(jìn)行切割，以形成多個感測式半導(dǎo) 體裝置；其中如對應(yīng)該基板30為球柵陣列基板時，可于該基板30表 面未供接置感測芯片20的一側(cè)植設(shè)多個焊球(未圖示)，以供后續(xù)該感 測式半導(dǎo)體裝置得以電性連接至外部裝置。通過前述的制法，本發(fā)明復(fù)揭示一種感測式半導(dǎo)體裝置，包括 基板30;感測芯片20，具有相對的主動面及非主動面，于該主動面上 形成有一感測區(qū)202與多個焊墊201，且于該感測芯片20側(cè)邊形成有 延伸電性連接至該焊墊201的導(dǎo)電線路21，以供該感測芯片20的導(dǎo)電 線路21通過一導(dǎo)電材料31而電性連接至該基板30;透光體22，形成 于該感測芯片20的主動面上以遮蓋該感測區(qū)202;以及絕緣材料33， 包覆該感測芯片20且外露出該透光體22。本發(fā)明的感測式半導(dǎo)體裝置中，該感測芯片的側(cè)邊為由其主動面 朝非主動面外擴(kuò)的傾斜側(cè)邊，以形成剖面如正梯形的結(jié)構(gòu)(平面寬度由 上逐漸向下增加)，因此該感測芯片形成于側(cè)邊且延伸電性連接至其主動面焊墊的導(dǎo)電線路，于彎折處呈鈍角狀，不易發(fā)生應(yīng)力集中造成連 接處斷裂問題，如此即可解決現(xiàn)有技術(shù)所揭示的半導(dǎo)體裝置先自晶圓 背面形成傾斜槽口，使其垂直剖面呈倒梯形結(jié)構(gòu)(平面寬度由上逐漸向 下縮短)所造成該半導(dǎo)體裝置側(cè)面的金屬繞線與芯片頂面焊墊的延伸線路連接處呈銳角接觸，而易發(fā)生應(yīng)力集中造成連接處斷裂問題。因此，本發(fā)明的感測式半導(dǎo)體裝置及其制法主要是于一包含有多 個感測芯片的晶圓上，對應(yīng)相鄰感測芯片主動面的焊墊間形成多個凹 槽，并于該凹槽中形成電性連接相鄰芯片主動面悍墊的導(dǎo)電線路，再 薄化該感測芯片非主動面至該凹槽，以使該導(dǎo)電線路相對外露于該非 主動面，而不同于現(xiàn)有技術(shù)從芯片非主動面(晶圓背部)形成穿過晶圓、 電性連接至芯片焊墊的延伸線路、黏著層而內(nèi)凹至該玻璃的傾斜槽口， 再于該傾斜槽口表面及對應(yīng)該傾斜槽口附近的覆蓋層表面形成電性連 接至延伸線路的金屬繞線，以避免現(xiàn)有半導(dǎo)體裝置側(cè)面呈現(xiàn)傾斜切角 形態(tài)，因而形成于該半導(dǎo)體裝置側(cè)面的金屬繞線與芯片焊墊的延伸線 路連接處呈銳角接觸，而易發(fā)生應(yīng)力集中造成連接處斷裂問題，以及 因現(xiàn)有制程中從晶圓背部形成傾斜槽口，不易對正至正確的位置，造 成槽口位置偏移，導(dǎo)致金屬繞線與延伸線路無法連接，甚至毀損到芯片等問題；接著，本發(fā)明即可沿各該感測芯片間進(jìn)行切割，以形成多 個側(cè)邊具有導(dǎo)電線路的感測芯片，再將該些感測芯片接置于呈陣列排 列有多個基板的基板模塊片上，并使該感測芯片的導(dǎo)電線路電性連接 至該基板，且于該基板模塊片上對應(yīng)各感測芯片間填充絕緣材料以覆 蓋該導(dǎo)電線路，及沿該基板間進(jìn)行切割，以形成多個感測式半導(dǎo)體裝 置，從而可避免線路外露而受外界污染影響產(chǎn)品信賴性，及后續(xù)與外 界電性連接的可靠性問題。復(fù)請參閱圖3A至圖3F，為本發(fā)明的感測式半導(dǎo)體裝置及其制法另 一實(shí)施例示意圖。本實(shí)施例中對應(yīng)前述實(shí)施例中相同或相似元件以相 同符號表示，以簡化說明。如圖3A及圖3B所示，提供一包含有多個感測芯片20的晶圓20A， 該芯片具有相對的主動面及非主動面，該主動面上設(shè)有感測區(qū)202及 多個焊墊201，以于相鄰感測芯片20主動面的焊墊201間形成多個凹 槽203A，其中該凹槽203A可先以V型刀形成V字形狀，再利用直角型刀切割先前所形成V形凹槽底部，以形成如Y型的凹槽203A。如圖3C所示，于該凹槽203A中形成導(dǎo)電線路21，以電性連接相 鄰感測芯片20主動面的焊墊201 。如圖3D所示，于該感測芯片上接置透光體22以使該透光體22封 閉且遮蓋該芯片感測區(qū)202。復(fù)薄化該感測芯片20非主動面至該凹槽203A，以使該凹槽203A 內(nèi)的導(dǎo)電線路21相對外露于該感測芯片20的非主動面。如圖3E所示，沿芯片20間進(jìn)行切割，以形成多個側(cè)邊形成有導(dǎo) 電線路21的感測芯片20,且該導(dǎo)電線路21電性連接至該感測芯片20 主動面的焊墊201，從而將該些感測芯片20接置于呈陣列排列有多個 基板30的基板模塊片30A上，并使該感測芯片20的導(dǎo)電線路21通過 一如焊錫的導(dǎo)電材料31而電性連接至該基板。另外應(yīng)特別注意的，由于先前形成該感測芯片20側(cè)邊的導(dǎo)電線路 21時，該導(dǎo)電線路21位于Y型凹槽203A表面，因此相較第一實(shí)施例 的V型凹槽203而言，本實(shí)施例中該感測芯片20的側(cè)邊包括一由主動 面朝非主動面外擴(kuò)的傾斜側(cè)邊部分及一垂直部分，故具有較佳的接觸 面而得供與導(dǎo)電材料31有效結(jié)合而電性連接至基板30。如圖3F所示，接著于該基板模塊片30A上對應(yīng)各感測芯片20間 填充絕緣材料33，以包覆該感測芯片20且外露出透光體22，并沿該 基板30間進(jìn)行切割，以形成多個感測式半導(dǎo)體裝置。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制 本發(fā)明，任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)以 本發(fā)明權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1. 一種感測式半導(dǎo)體裝置的制法，包括提供一包含有多個感測芯片的晶圓，該感測芯片具有相對的主動面及非主動面，該主動面上設(shè)有感測區(qū)及多個焊墊，以于相鄰感測芯片主動面的焊墊間形成多個凹槽；于該凹槽中形成導(dǎo)電線路，以電性連接相鄰芯片主動面的焊墊；于該感測芯片上接置透光體以遮蓋該芯片感測區(qū)；薄化該感測芯片非主動面至該凹槽，以使該導(dǎo)電線路相對外露于該非主動面；沿各該感測芯片間進(jìn)行切割，以形成多個側(cè)邊形成有導(dǎo)電線路的感測芯片；將該些感測芯片接置于呈陣列排列有多個基板的基板模塊片上，并使該感測芯片的導(dǎo)電線路電性連接至該基板；于該基板模塊片上對應(yīng)各感測芯片間填充絕緣材料以包覆該感測芯片且外露出該透光體；以及沿該基板間進(jìn)行切割，以形成多個感測式半導(dǎo)體裝置。
2. 根據(jù)權(quán)利要求1所述的感測式半導(dǎo)體裝置制法，其中，該凹槽 呈V形、U形及Y形的其中一者。
3. 根據(jù)權(quán)利要求1所述的感測式半導(dǎo)體裝置制法，其中，該導(dǎo)電 線路為鈦/銅/鎳、鈦化鉤/金、鋁/鎳化釩/銅、鈦/鎳化釩/銅、鈦化鎢 /鎳、鈦/銅/銅、鈦/銅/銅/鎳的其中一者。
4. 根據(jù)權(quán)利要求1所述的感測式半導(dǎo)體裝置制法，其中，該透光 體為玻璃，并通過一黏著層而接置于該芯片主動面上，藉以封閉并遮 蓋該芯片感測區(qū)。
5. 根據(jù)權(quán)利要求1所述的感測式半導(dǎo)體裝置制法，其中，該基板 表面形成有多個電性接點(diǎn)，且于該電性接點(diǎn)上設(shè)有導(dǎo)電材料，以供該 感測芯片通過一黏著層而接置于該基板上，并使該該感測芯片通過該 導(dǎo)電材料電性連接至該基板。
6. 根據(jù)權(quán)利要求1所述的感測式半導(dǎo)體裝置制法，其中，該導(dǎo)電 材料為設(shè)于基板上的預(yù)焊錫材料，并經(jīng)回焊制程而使該預(yù)焊錫材料焊接至該感測芯片的導(dǎo)電線路，進(jìn)而使該感測芯片電性連接至該基板。
7. —種慼測式半導(dǎo)體裝置，包括基板；感測芯片，具有相對的主動面及非主動面，于該主動面上形成有 一感測區(qū)與多個焊墊，且于該感測芯片側(cè)邊形成有延伸電性連接至該 焊墊的導(dǎo)電線路，以供該感測芯片的導(dǎo)電線路通過一導(dǎo)電材料而電性 連接至該基板；透光體，形成于該感測芯片的主動面上以遮蓋該感測區(qū)；以及 絕緣材料，包覆該感測芯片且外露出該透光體。
8. 根據(jù)權(quán)利要求7所述的感測式半導(dǎo)體裝置，其中，該導(dǎo)電線路為鈦/銅/鎳、鈦化鎢/金、鋁/鎳化釩/銅、鈦/鎳化釩/銅、鈦化鎢/鎳、 鈦/銅/銅、鈦/銅/銅/鎳的其中一者。
9. 根據(jù)權(quán)利要求7所述的感測式半導(dǎo)體裝置，其中，該透光體為 玻璃，并通過一黏著層而接置于該芯片主動面上，藉以封閉并遮蓋該 芯片感測區(qū)。
10. 根據(jù)權(quán)利要求7所述的感測式半導(dǎo)體裝置，其中，該基板表面 形成有多個電性接點(diǎn)，且于該電性接點(diǎn)上設(shè)有導(dǎo)電材料，以供該感測 芯片通過一黏著層而接置于該基板上，并使該該感測芯片通過該導(dǎo)電 材料電性連接至該基板。
11. 根據(jù)權(quán)利要求7所述的感測式半導(dǎo)體裝置，其中，該感測芯片的側(cè)邊為由其主動面朝非主動面外擴(kuò)的傾斜側(cè)邊。
12. 根搌權(quán)利要求7所述的感測式半導(dǎo)體裝置，其中，該感測芯片 側(cè)邊包括一由主動面朝非主動面外擴(kuò)的傾斜側(cè)邊部分及一垂直部分。
全文摘要
本發(fā)明公開了一種感測式半導(dǎo)體裝置及其制法，主要是于一具多個感測芯片的晶圓上，對應(yīng)相鄰感測芯片主動面的焊墊間形成多個凹槽，并于該凹槽中形成電性連接相鄰感測芯片焊墊的導(dǎo)電線路，再于該晶圓上接置透光體以封蓋該感測芯片的感測區(qū)，接著薄化該晶圓非主動面至該導(dǎo)電線路而外露出該導(dǎo)電線路，再沿各該感測芯片間進(jìn)行切割，以形成多個側(cè)邊具有導(dǎo)電線路的感測芯片，之后將該些感測芯片接置于呈陣列排列有多個基板的基板模塊片上，并使該感測芯片的導(dǎo)電線路電性連接至該基板，再于該基板模塊片上對應(yīng)各感測芯片間填充絕緣材料以包覆該感測芯片及沿該基板間進(jìn)行切割，以形成多個感測式半導(dǎo)體裝置，從而可避免現(xiàn)有技術(shù)中存在的問題。
文檔編號H01L21/50GK101261942SQ20071008601
公開日2008年9月10日 申請日期2007年3月7日 優(yōu)先權(quán)日2007年3月7日
發(fā)明者張澤文, 蕭承旭, 詹長岳, 黃建屏, 黃致明 申請人:矽品精密工業(yè)股份有限公司