專利名稱：相變存儲(chǔ)器單元結(jié)構(gòu)、相變存儲(chǔ)器單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器器件，并且更特別地涉及相變存儲(chǔ)器(PCM)單元結(jié)構(gòu)以及制作并使用這樣的相變存儲(chǔ)器單元結(jié)構(gòu)的方法。
背景技術(shù)：
近來(lái)，由鍺銻碲(Ge2Sb2Te5)硫族化物材料制成的非易失性硫族化物隨機(jī)訪問(wèn)存儲(chǔ)器(RAM)器件已被認(rèn)為是最有前途的下一代存儲(chǔ)器器件。術(shù)語(yǔ)“硫族元素”是指周期表中的第四組元素；而術(shù)語(yǔ)“硫族化物”是指包含這些元素中的至少一個(gè)元素的合金，例如鍺、銻和碲等等的合金。硫族化物材料已被用在PCM器件中，特別是被用在可重寫(xiě)光盤(pán)(CD)以及數(shù)字視頻盤(pán)或數(shù)字多功能盤(pán)(DVD)器件中。當(dāng)將這種存儲(chǔ)器引入半導(dǎo)體芯片中時(shí)，相比該領(lǐng)域中的其他存儲(chǔ)器，這種存儲(chǔ)器具有許多優(yōu)點(diǎn)，例如可縮放性、高的讀出容限(sensing margin)、低能量消耗和周期性工作的耐久性。在針對(duì)硫族化物存儲(chǔ)器單元的一般設(shè)計(jì)中，將數(shù)據(jù)存儲(chǔ)在平坦的硫族化物層內(nèi)，可在接近CMOS互連工序結(jié)束時(shí)沉積該平坦的硫族化物層，使得它對(duì)于嵌入式的應(yīng)用而言是理想的。
可將硫族化物存儲(chǔ)器元件編程和重新編程成高電阻/低電阻狀態(tài)。簡(jiǎn)而言之，當(dāng)硫族化物存儲(chǔ)器元件處于非晶相(或所謂的RESET(復(fù)位)狀態(tài))時(shí)它具有高電阻；當(dāng)它處于結(jié)晶相時(shí)，它顯示出低電阻(或所謂的SET(置位)狀態(tài))。SET和RESET兩個(gè)狀態(tài)之間的電阻比可以大于1000倍，其提供高讀出容限。
圖1示出雙穩(wěn)態(tài)的鍺銻碲(Ge2Sb2Te5)硫族化物材料的電流電壓(I-V)特性。當(dāng)非晶硫族化物材料的外加電壓V超過(guò)閾值電壓(Vt)時(shí)，發(fā)生閾值切換并且該材料從低電流級(jí)別的“OFF(關(guān))”狀態(tài)轉(zhuǎn)到高電流的動(dòng)態(tài)“ON(開(kāi))”狀態(tài)。在ON狀態(tài)，載流子濃度高而電阻像在結(jié)晶狀態(tài)時(shí)一樣低。
對(duì)于處于“RESET”狀態(tài)的器件，必須用充足的能量激勵(lì)器件以使?fàn)顟B(tài)從“RESET”狀態(tài)改變到動(dòng)態(tài)ON狀態(tài)中的“SET”狀態(tài)。圖2示出為了確保對(duì)器件的SET編程，溫度必須高于結(jié)晶溫度(Tx)并且其必須保持某一時(shí)間段(t2)。
另一方面，圖2還示出為了“復(fù)位編程”或者將一個(gè)單元從SET改變到RESET，必須用足夠的能量激勵(lì)硫族化物器件并且局部溫度必須上升到高于熔化溫度(Tm)。高于Tm的時(shí)間段應(yīng)當(dāng)較短以避免加熱周圍的材料。在局部加熱間隔之后需要快速的淬火間隔(t1)以便返回到非晶相(RESET)，這一點(diǎn)非常關(guān)鍵。
因?yàn)樵赗ESET和SET周期期間相變材料的焦耳加熱速率主要由電流密度確定，所以減少相變材料與相鄰的電極之間的接觸面積足以減小所切換的體積。例如在RESET周期期間，如果電流密度、由此得到的焦耳加熱速率以及由此得到的材料溫度高得足夠熔化靠近電極之一的材料，則不必熔化整個(gè)體積的相變材料。一旦足夠的材料已被非晶化以橫跨穿過(guò)單元的電流路徑的寬度，則該單元的總電阻將為高。類似地，在SET周期期間，一旦形成了足夠?qū)挼慕Y(jié)晶材料路徑，則總的單元電阻將降低。在這兩種情況中，相鄰的材料可以保留在相反的狀態(tài)而不會(huì)顯著地影響總的單元電阻。
為了讀硫族化物存儲(chǔ)器器件，“READ(讀)”電壓被施加在器件上；因此，允許檢測(cè)由不同的器件電阻產(chǎn)生的電流差值。讀電壓必須比閾值電壓(例如1.2V)低，以避免改變材料的狀態(tài)。
當(dāng)前，硫族化物器件被用于可逆的(RW)光學(xué)信息存儲(chǔ)器件(例如CD-RW和DVD-RW光盤(pán))。諸如鍺銻碲材料(Ge2Sb2Te5)之類的化合物可在恰當(dāng)暴露給來(lái)自激光束的輻射后的大約50ns內(nèi)將從非晶相改變到結(jié)晶相。然而，隨著使用較薄的薄膜，鍺銻碲材料的結(jié)晶速度趨于降低。為了避免這種情況，建議將錫摻入Ge-Sb-Te化合物以形成Ge-Sb-Sn-Te化合物并且增大結(jié)晶速度。
表I可能的相變材料

存儲(chǔ)器的硫族化物PCM類型的簡(jiǎn)化單元結(jié)構(gòu)包括連接到存儲(chǔ)器單元的常規(guī)MOS FET轉(zhuǎn)移晶體管。晶體管的一個(gè)源/漏(S/D)結(jié)被連接到稱為位線(bit-line)的金屬線。MOS FET的另一個(gè)S/D結(jié)被連接到存儲(chǔ)器元件。晶體管的柵極連接到稱為字線(word-line)的另一個(gè)金屬線。PCM元件包括頂電極、雙穩(wěn)態(tài)電介質(zhì)和底電極組成的夾層結(jié)構(gòu)。兩個(gè)電極都由金屬或難熔金屬制成，而雙穩(wěn)態(tài)電介質(zhì)是一薄層硫族化物材料。
關(guān)于硫族化物存儲(chǔ)器元件的周期性工作的耐久性，Lai等人已經(jīng)報(bào)道，一個(gè)這樣的元件可以實(shí)施超過(guò)1E12個(gè)置位/復(fù)位周期，其比常規(guī)的閃存(大約1E5)高得多。該報(bào)道是由Stefan Lai等人在2003年電子器件會(huì)議中的“Current Status of the Phase Change Memory and its Future(相變存儲(chǔ)器的當(dāng)前狀況和它的將來(lái))”論文，IEDM 2003技術(shù)文摘，2003年12月的IEEE International 8-10，第10.1.1-10.1.4頁(yè)，中做出的。
將這種類型的PCM應(yīng)用到實(shí)際的多位存儲(chǔ)器器件除了上述那些特性外還需要如下另外兩個(gè)特性，(1)所切換的材料(也即，相變材料)的體積必須小，使得在Set周期和Reset周期期間所需要的電流不會(huì)過(guò)大，以及(2)除了維持Set和Reset電流之間的較好的分隔外，多位器件中的許多存儲(chǔ)器單元必須彼此足夠相似。
如果所切換的體積相對(duì)于制造晶體管的工藝節(jié)點(diǎn)而言太大，則切換該材料(特別是在Reset周期期間)所需要的功率將比連接到PCM器件的晶體管可以可靠地支持的功率更高。仿真和其他研究已經(jīng)建議，用于所切換材料的恰當(dāng)?shù)某叽鐚⑹菢?biāo)準(zhǔn)工藝節(jié)點(diǎn)的一半(1/2)或者四分之一(1/4)的量級(jí)。因此，對(duì)于90nm節(jié)點(diǎn)，存儲(chǔ)器單元將需要具有30-50nm范圍的特征尺寸。這遠(yuǎn)低于針對(duì)該工藝節(jié)點(diǎn)所定義的光刻能力；并且因?yàn)橛糜诠β蔬f送的能力隨工藝節(jié)點(diǎn)按比例縮小，所以需要PCM器件在所有節(jié)點(diǎn)處是亞光刻的。
此外，對(duì)存儲(chǔ)器單元尺寸的精確控制是必要的。如果尺寸過(guò)度變化，則在全部單元/全部管芯/任何時(shí)候存在這種危險(xiǎn)，即在Reset脈沖期間施加的電流實(shí)際上可能置位了一些單元中的材料；反之亦然。
因此，在制作實(shí)際的存儲(chǔ)器器件中的主要挑戰(zhàn)是將尺寸很好地生產(chǎn)并控制在低于標(biāo)準(zhǔn)光刻法的規(guī)格。
本發(fā)明是被設(shè)計(jì)為通過(guò)在光刻法之后的附加處理來(lái)減少存儲(chǔ)器單元的有效尺寸的若干方法中的一種方法。其他方法包括在將光阻塊的尺寸轉(zhuǎn)移到相變材料中之前“修整”光阻材料塊；將相變材料沉積在這樣的孔或者溝槽中，該孔或者溝槽的側(cè)壁已經(jīng)被有意地逐漸變細(xì)以在孔的底部提供比由光刻法在頂部所定義的接觸面積更小的接觸面積；以及在用相變材料填充常規(guī)定義的孔之前將電介質(zhì)襯墊沉積在這些常規(guī)定義的孔中以減小它們的尺寸。
已經(jīng)報(bào)道了若干現(xiàn)有技術(shù)的PCM單元設(shè)計(jì)。在Lai等人的上述論文“Current Status of the Phase Change Memory and its Future”中，其中的圖7A/7B示出在其中使用邊沿接觸以減少切換電流的配置。PCM器件包括頂電極觸點(diǎn)TEC、頂電極TE、硫族化物PCM(GeSbT)層GST、底電極BE和底電極觸點(diǎn)BEC。通過(guò)使用邊沿接觸代替常規(guī)的頂和底電極觸點(diǎn)，編程電流顯著地減少。圖7B中的可編程體積比常規(guī)設(shè)計(jì)中的要小得多。
在Lowrey的標(biāo)題為“Elevated Pore Phase-Change Memory(高架氣孔相變存儲(chǔ)器)”的美國(guó)專利No.6,764,894 B2中具體表達(dá)了另一種現(xiàn)有技術(shù)方法。如在Lowrey的圖6中所示，存在淺溝槽隔離(STI)14、基觸點(diǎn)(base contact)16、導(dǎo)體18、填充絕緣體20、杯形下電極22、由絕緣器組成的側(cè)壁墊片24、相變材料28(例如，Ge2Sb2Te5)以及上電極30。Lowrey的專利聲明“在一些實(shí)施例中，熱效率高的器件結(jié)構(gòu)通過(guò)減少器件編程所需的功率提供改善的器件性能。由相變層28所代表的可編程介質(zhì)體積幾乎由熱絕緣所包圍”。
Xu的標(biāo)題為“Forming Tapered Lower Electrode Phase-ChangeMemories(形成逐漸變細(xì)的下電極相變存儲(chǔ)器)”的美國(guó)專利No.6,800,563在其圖7中示出圓錐形襯底、下電極、上電極和相變材料。在Xu中，通過(guò)各向同性蝕刻來(lái)創(chuàng)建逐漸變細(xì)的下電極棧。那種設(shè)計(jì)提供了相對(duì)小的與相變材料接觸的表面面積。當(dāng)電流流經(jīng)電極時(shí)，在逐漸變細(xì)的觸點(diǎn)處的電流密度非常高，導(dǎo)致那里的溫度快速上升。Xu的專利指出，下電極的逐漸變細(xì)的形狀減少了電極與相變材料之間的接觸面積。這增加了接觸點(diǎn)處的電阻，增加了下電極加熱PCM層的能力。
Dennison的標(biāo)題為“Method to Selectively Remove One Side of aConductive Bottom Electrode of a Phase-Change Memory Cell and StructureObtained Thereby(有選擇地移除相變存儲(chǔ)器單元的傳導(dǎo)底電極的一側(cè)的方法以及由此所獲得的結(jié)構(gòu))”的美國(guó)專利No.6,649,928涉及一種PCM器件，其包括沉積在第一電介質(zhì)的凹進(jìn)處的下電極。該下電極包括第一側(cè)和第二側(cè)。第一側(cè)與一塊相變材料相通。第二側(cè)具有比第一側(cè)更短的長(zhǎng)度?？赡茉谙码姌O上方的第二電介質(zhì)具有基本上與下電極類似的形狀。Dennison的發(fā)明中的方法包括在凹進(jìn)處提供下電極材料并且移除第二側(cè)的至少一部分。
Johnson的標(biāo)題為“Phase Change Memory(相變存儲(chǔ)器)”的美國(guó)專利No.6,791,102描述了一種PCM器件，該P(yáng)CM器件帶有具有底部部分、側(cè)面部分和頂部部分的相變材料。該P(yáng)CM器件可包括與相變材料的底部部分和側(cè)面部分接觸的第一電極材料和與相變材料的頂部部分接觸的第二電極材料。第一傳導(dǎo)材料是杯形的，并且包圍著相變材料的底部部分和側(cè)面部分?？蓪⑾码姌O形成為包圍并接觸PCM存儲(chǔ)器材料的側(cè)面和底表面，該下電極可以是杯形、圓形或環(huán)形。
Chen的標(biāo)題為“Phase Change Memory Device Employing ThermallyInsulating Voids(采用絕熱空隙的相變存儲(chǔ)器器件)”的美國(guó)專利No.6,815,704描述了一種PCM器件和制造這種器件的方法，其包括在絕緣材料中形成的接觸孔，其向下延伸至相鄰FET晶體管的源區(qū)并且使該相鄰FET晶體管的源區(qū)暴露出來(lái)。在這樣的孔中沉積下電極，這些孔具有的表面定義了通過(guò)墊片使得沿開(kāi)口的深度方向變窄的開(kāi)口。沿著墊片材料表面并且沿著下電極沉積一層相變材料。在開(kāi)口中以及在相變材料層上形成上電極。在墊片材料中形成空隙以阻止來(lái)自相變材料的熱傳導(dǎo)通過(guò)絕緣材料。對(duì)于每個(gè)接觸孔，上電極和相變材料層形成電流路徑，當(dāng)該電流路徑接近下電極時(shí)其變窄。流經(jīng)上電極的電流脈沖生成熱，其在上電極下部聚集，此處電流密度最大。上電極的窄電流路徑在待編程的存儲(chǔ)器材料的附近產(chǎn)生最大的電流密度和最大的熱生成，使PCM器件的電編程的幅度和持續(xù)時(shí)間最小化。包圍加熱電極的墊片增加了加熱電極與來(lái)自相鄰單元的編程材料層之間的距離和熱隔離。鋸齒形使上電極的下部頂端變尖，將熱生成集中在被直接置于該頂端與下電極之間的硫族化物材料處。在一個(gè)實(shí)施例中，空隙使各存儲(chǔ)器單元之間熱隔離。
Wichker的標(biāo)題為“Shunted Phase Change Memory(旁路的相變存儲(chǔ)器)”的美國(guó)專利公開(kāi)No.2004/0113135講授了，通過(guò)使用電阻膜旁路以承載非晶相變材料周圍的旁路電流，在從相變材料的復(fù)位狀態(tài)或非晶相過(guò)渡時(shí)所展示的急速返回(snapback)可以被極大地減少或者可以被消除。來(lái)自電阻膜旁路的電阻可以顯著高于存儲(chǔ)器元件的置位電阻，使得相變電阻差值是可檢測(cè)的。該電阻膜旁路可以有足夠高的電阻使得其加熱相變材料并導(dǎo)致恰當(dāng)?shù)南噙^(guò)渡而不會(huì)需要相變材料的電介質(zhì)擊穿。電阻膜旁路的電阻可以足夠低，使得當(dāng)接近存儲(chǔ)器元件的閾值電壓的電壓呈現(xiàn)時(shí)，該電阻膜旁路顯著地加熱。換句話說(shuō)，電阻膜旁路的電阻可以比存儲(chǔ)器的置位電阻高而比存儲(chǔ)器的復(fù)位電阻低。

發(fā)明內(nèi)容
在本發(fā)明的第一方面，提供了一種裝置。該裝置的第一實(shí)施例包括存儲(chǔ)器單元，該存儲(chǔ)器單元通過(guò)薄層中的相變材料的分布具有減小的切換體積，該薄層排列有常規(guī)定義的具有圓形形狀或替代性的常規(guī)形狀的孔。
因?yàn)閷?duì)相變材料的高效加熱僅需要高的電流密度，所以減少相變材料與電極之一間的接觸面積足以管理功率需求。因此，例如，可以從長(zhǎng)的窄圓柱形的相變材料中獲得好的性能，因?yàn)榧词共牧系拈L(zhǎng)度較大，并由此帶來(lái)材料的整個(gè)體積較大，但是橫截面面積仍然較小。類似地，如果一個(gè)電極與相變材料之間的接觸面積較小，則圓錐或者棱錐結(jié)構(gòu)可以形成高效的PCM單元。
根據(jù)本發(fā)明，通過(guò)將相變材料限制到具有某種合宜形狀(通常是但不必然是圓柱形)特征的外周界，使相變材料與一個(gè)電極(通常是“上”電極)之間的接觸面積較小。特征橫截面的剩余部分被電介質(zhì)材料占據(jù)。
例如，如果該特征是直徑為d的圓柱體并且相鄰電極完全橫跨過(guò)該圓柱體的末端，則電極與相變材料之間的接觸面積將由πdt給定，這里t是垂直于該特征的壁測(cè)量到的相變材料的厚度。因?yàn)閠通常由薄膜沉積而不是由光刻法來(lái)控制，所以可使t比d小得多，并且由此可以使接觸面積比實(shí)心圓柱體相變材料將具有的面積π(d/2)2小得多。類似的論據(jù)適用于非圓柱體的特征，其可以是方形、橢圓形、星形或者其他替代性的配置。
根據(jù)本發(fā)明的一個(gè)方面，相變存儲(chǔ)器單元結(jié)構(gòu)包括相變?cè)?、以及具有周界的薄膜電極。該相變?cè)娺B接到薄膜電極的周界的至少一部分。
根據(jù)本發(fā)明的另一方面，一種形成相變存儲(chǔ)器單元結(jié)構(gòu)的方法包括形成具有周界的薄膜電極，以及在所述薄膜電極的所述周界上方形成相變?cè)Ｔ撓嘧冊(cè)娺B接到薄膜電極的周界的至少一部分。


圖1示出雙穩(wěn)態(tài)的鍺銻碲(Ge2Sb2Te5)硫族元素材料的電流電壓(I-V)特性。
圖2示出為了確保對(duì)硫族化物PCM器件進(jìn)行SETPROGRAMMING(置位編程)，溫度必須高于結(jié)晶溫度(Tx)并且該溫度必須保持某一最小時(shí)間段(t2)。圖2示出為了確保RESETPROGRAMMING(復(fù)位編程)或者將單元從SET改變到RESET，必須用充足的能量激勵(lì)硫族化物PCM器件并且局部溫度必須被提升到超過(guò)熔化溫度(Tm)。
圖3A-10A示出在如圖11中示出的流程圖所說(shuō)明的用于制造本發(fā)明的PCM單元結(jié)構(gòu)的工序的執(zhí)行期間一種相變存儲(chǔ)器(PCM)單元結(jié)構(gòu)圖的俯視圖，而圖3B-10B示出其對(duì)應(yīng)的截面正視圖，這些截面正視圖是沿著3A-10A中的線B-B’得到的。
圖9A’和9B’示出根據(jù)本發(fā)明采用如圖12中示出的流程圖所說(shuō)明的替代性的工序制造的替代性的PCM單元結(jié)構(gòu)的俯視圖，而圖10A’和10B’示出其對(duì)應(yīng)的橫截面圖，這些橫截面圖是沿著圖9A’和9B’中的線B-B’得到的。
圖11是根據(jù)本發(fā)明用于制造在圖10A和10B中所示出的PCM單元結(jié)構(gòu)的工序的流程圖。
圖12是根據(jù)本發(fā)明用于制造如圖10A’和10B’中所示出的PCM單元結(jié)構(gòu)的替代性的工序的流程圖。
圖13A-18A示出在如圖19中示出的流程圖所說(shuō)明的用于制造本發(fā)明的PCM單元結(jié)構(gòu)的工序的執(zhí)行期間一種替代性的PCM單元結(jié)構(gòu)的俯視圖，而圖13B-18B示出其對(duì)應(yīng)的截面正視圖，這些截面正視圖是沿著圖13A-18A中的線B-B’得到的。
圖19是根據(jù)本發(fā)明用于制造圖18A和18B中所示出的PCM單元結(jié)構(gòu)的工序的流程圖。
圖20A示出基于圖10A/10B中的器件的已經(jīng)被修改成方形配置的PCM單元結(jié)構(gòu)的俯視圖，而圖20B示出其對(duì)應(yīng)的截面正視圖，該截面正視圖是沿著圖20A中的線B-B’得到的。
圖21A示出基于圖18A/18B中的器件的被改成方形配置的PCM單元結(jié)構(gòu)的俯視圖，而圖21B示出其對(duì)應(yīng)的截面正視圖，該截面正視圖是沿著圖21A中的線B-B’得到的。
具體實(shí)施例方式
本發(fā)明提供一種改進(jìn)的相變存儲(chǔ)器(PCM)單元結(jié)構(gòu)。通過(guò)減少該P(yáng)CM單元的相變材料與連接到其的電極中的一個(gè)電極之間的接觸面積，得到的高電流密度可有效地導(dǎo)致PCM內(nèi)的必要的加熱和相變，同時(shí)具有相對(duì)低的電流(并且由此具有低的工作功率)。
雖然現(xiàn)有技術(shù)的結(jié)構(gòu)常常嘗試實(shí)現(xiàn)這種減少工作功率的方法，但是被可能導(dǎo)致在存儲(chǔ)器元件陣列間差的一致性的復(fù)雜的集成方案和設(shè)計(jì)所阻礙。為了確保每個(gè)元件能用相同特性的電流脈沖來(lái)進(jìn)行切換，一致性是必須的；并且，盡管確保每個(gè)元件的讀取電阻處在針對(duì)“高”狀態(tài)和“低”狀態(tài)的理想范圍內(nèi)，而不使兩個(gè)狀態(tài)相互重疊，對(duì)于PCM而言困難較小，但是一致性也是必須的。復(fù)雜的集成方案是不理想的，因?yàn)樗鼈兪前嘿F的并且存在更大的產(chǎn)生損耗的可能性。本發(fā)明提供了一種創(chuàng)建高電流密度結(jié)構(gòu)的一流手段，其具有高度可重復(fù)且一致的特性，并且具有最少的工藝步驟以減少?gòu)?fù)雜度和減少產(chǎn)生的損耗。
圖3A-10A示出在圖11中的步驟A-H的執(zhí)行期間器件8的俯視圖，而圖3B-10B示出沿著圖3A-10A中的線B-B’得到的器件8的相應(yīng)的截面正視圖。
步驟A步驟A是圖11和12中的流程圖所說(shuō)明的工序的早期階段，該階段用于制造在圖3A和3B中的制造起始階段中示出的PCM器件8。圖3A是在執(zhí)行步驟A之后PCM器件8的俯視圖，而圖3B是其沿著圖3A中的線B-B’得到的橫截面圖。圖11是示出用于生產(chǎn)圖10A和10B中所示出的PCM器件8的工序流的流程圖。圖12是用于生產(chǎn)圖10A’和10B’中所示出的PCM器件8’的替代性的工序流的流程圖。
參考圖3B、圖11和圖12，在步驟A中首先在襯底10(例如半導(dǎo)體芯片)的頂表面上形成層間電介質(zhì)(ILD)絕緣體層20。接著，在該ILD絕緣體層20上形成光刻掩模22(例如光阻材料(PR))，該光刻掩模22具有圖3A和3B中所示出的穿過(guò)其的窗口22W。接著，通過(guò)穿過(guò)窗口22W進(jìn)行蝕刻，在ILD絕緣體層20中形成通孔24。該通孔24向下延伸穿過(guò)電介質(zhì)絕緣體20到達(dá)位于襯底10中的元件21的頂表面，以提供與器件8中的電路(為了便于說(shuō)明，未示出)的接觸。元件21包括基礎(chǔ)電路元件，諸如電導(dǎo)體；CMOS晶體管的源極觸點(diǎn)、漏極觸點(diǎn)或柵極觸點(diǎn)；或者需要與相變存儲(chǔ)器元件進(jìn)行電接觸的存儲(chǔ)器芯片的任何其他部分。元件21的深度和通孔24的底部位置僅是說(shuō)明性的，并且該深度是可變的，這取決于要連接到該通路的電元件21的深度。該ILD絕緣體層20包括諸如二氧化硅(SiO2)之類的材料或者其他低k值的電介質(zhì)絕緣體材料。
依照常規(guī)半導(dǎo)體電子器件，在開(kāi)始本發(fā)明的工序之前，可在襯底10中包括包含了常規(guī)微電子器件和多層互連結(jié)構(gòu)的底層結(jié)構(gòu)。
步驟B圖4A和4B分別示出圖3A和3B中的器件8在用由諸如鈦之類的常規(guī)材料組成的薄膜26來(lái)涂敷通孔24的底表面和側(cè)壁，并隨后通過(guò)在器件8的頂部以及薄膜26上沉積導(dǎo)電材料30的覆蓋層，從而填充通孔24之后的俯視圖和橫截面圖。接著，拋光PCM器件8，在由通孔24中的薄膜26所定義的空間內(nèi)留下一個(gè)互連導(dǎo)電通路30，該通路30的頂表面32一般與ILD絕緣體層20的頂表面20T是共面的。該互連導(dǎo)電通路30由通過(guò)光刻構(gòu)圖和諸如反應(yīng)離子蝕刻(RIE)之類的干蝕刻形成的導(dǎo)電金屬性材料(例如鎢(W))通路組成。通路30的垂直高度H可以在5nm到1μm的范圍內(nèi)，優(yōu)選為100nm，以減少未示出的襯底10上的其他器件之間的電容性耦合和缺陷引起的泄漏。
總之，通過(guò)使用鑲嵌工序?qū)⑼?0內(nèi)嵌在ILD絕緣體層20中，該鑲嵌工序包括由光阻材料掩模22所掩模的各向異性的RIE，該掩模22帶有圖3A和3B中所示出的穿過(guò)其的形成通孔24的窗口22W。接著如圖4A和4B所示，針對(duì)本發(fā)明結(jié)構(gòu)的第一實(shí)施例，在襯底10上沉積薄膜26，隨后沉積金屬導(dǎo)體30，再隨后是為本領(lǐng)域的普通技術(shù)人員所公知的化學(xué)機(jī)械拋光(CMP)或RIE反蝕刻。
步驟C圖5A和5B示出圖4A和4B中的結(jié)構(gòu)在在通路30、薄膜26和ILD層20的頂表面上形成厚度T的第一電介質(zhì)絕緣體層40(例如二氧化硅或其他低k值材料)之后的俯視圖和橫截面圖。接著，在通路30的頂表面32上的第一電介質(zhì)絕緣體層40中形成了下電極構(gòu)圖孔50H，以提供用于對(duì)圖10A/10B和10A’/10B’中所示出的環(huán)形下電極60E做鑲嵌處理的后續(xù)步驟的形式。形成下電極圖案孔50H的構(gòu)圖步驟優(yōu)選通過(guò)對(duì)第一電介質(zhì)絕緣體層40進(jìn)行光刻法以及各向異性的干蝕刻來(lái)執(zhí)行。第一電介質(zhì)絕緣體層40中的下電極構(gòu)圖孔50H用于暴露導(dǎo)電通路30的頂表面和薄膜26以及ILD層20的邊緣。第一電介質(zhì)絕緣體層40中的圖案孔50H的深度D由第一電介質(zhì)絕緣體層40的厚度T來(lái)設(shè)置，其在大約10nm到大約1μm的范圍內(nèi)，優(yōu)選為300nm。圖案孔50H的寬度W(或者，如果孔是圓的，則是直徑)可以在大約20nm到大約1μm，優(yōu)選為200nm。
步驟D圖6A和6B示出圖5A和5B中的結(jié)構(gòu)在在器件8的暴露的表面上形成薄的、保形的、導(dǎo)電性的下導(dǎo)體襯墊層60L之后的俯視圖和橫截面圖，該下導(dǎo)體襯墊層60L包括第一電介質(zhì)絕緣體層40的頂表面以及圖案孔50H的側(cè)壁和底表面，該圖案孔50H的底表面包括導(dǎo)電通路30的頂表面32、薄膜26以及ILD層20的邊緣。該下導(dǎo)體襯墊層60L已經(jīng)被保形地沉積以完成通路30的頂表面與沿圖案孔50H的側(cè)壁之間的電連接。該下導(dǎo)體襯墊層60L包括由諸如TiN、TaN、TaTiN、TaSiN、Ta、W或Ti之類的導(dǎo)電材料組成的薄膜，相對(duì)于已知工藝節(jié)點(diǎn)的特征尺寸而言該薄膜的厚度較小。對(duì)于特征通路直徑為200nm的節(jié)點(diǎn)，小于50nm的襯墊膜厚度將是有利的。隨后的具有更小的特征尺寸的節(jié)點(diǎn)將偏愛(ài)更薄的下導(dǎo)體襯墊層60L。
步驟E
圖7A/7B示出圖6A/6B中的結(jié)構(gòu)在沉積了由諸如SiO2、SiN、BN、SiC、SiCH或低k值材料之類的材料所組成的覆蓋式第二電介質(zhì)絕緣體層65之后的俯視圖和橫截面圖，該絕緣體層65被沉積并被拋光到與下導(dǎo)體襯墊層60L的頂表面平齊?？梢酝ㄟ^(guò)CMP或者通過(guò)諸如RIE之類的干蝕刻工序來(lái)拋光絕緣體65。從器件8的表面將第二電介質(zhì)絕緣體層65高出第一電介質(zhì)絕緣體層40的超出部分移除，但是保持填滿圖案孔50H。
步驟F圖8A和8B示出此刻已通過(guò)CMP、干蝕刻或濕蝕刻移除導(dǎo)電性的下導(dǎo)體襯墊層60L高出第一電介質(zhì)絕緣體層40且除圖案孔50H的周界以外的頂表面部分之后，或者已在參照?qǐng)D9A/9B’和10A/10B’所解釋的隨后處理中移除導(dǎo)電性的下導(dǎo)體襯墊層60L高出第一電介質(zhì)絕緣體層40的除圖案孔50H的周界以外的頂表面部分之后，圖7A和7B中的結(jié)構(gòu)的俯視圖和橫截面圖。下導(dǎo)體襯墊層60L的剩余部分包括下導(dǎo)體電極60E。參照?qǐng)D12的替代性的工序，步驟F被省略并且工序從步驟E前進(jìn)到步驟G’。結(jié)果是，下電極60E在具有圓柱側(cè)壁的被拋光的絕緣體65的底部具有平的底部部分，假設(shè)孔50H是圓的并向上延伸到第一電介質(zhì)絕緣體層40的表面。下電極60E的頂部周界邊沿60P包括在它的那些中空?qǐng)A柱側(cè)壁的頂部的環(huán)帶。如果孔50H不是圓的，則下電極60E的周界60P的配置對(duì)應(yīng)著下電極60E的中空壁的幾何形狀。
步驟G圖9A和9B示出圖8A和8B中的結(jié)構(gòu)在已經(jīng)沉積了覆蓋式相變材料膜70F(例如化合物GeSbSnTe或者先前討論的其他材料)之后的俯視圖和橫截面圖，該覆蓋式相變材料膜70F依次被覆蓋式導(dǎo)電性的上電極層80L所覆蓋。
步驟H圖10A和10B示出在已經(jīng)用例如反應(yīng)離子蝕刻(RIE)這類的方法將圖9A和9B中的覆蓋式相變材料膜70F和覆蓋式導(dǎo)電性的上電極層80L構(gòu)圖到PCM元件70E中之后的器件8。如圖10A和10B所示，導(dǎo)電性的上電極層80和相變材料70F已經(jīng)以圖9A/9B中的掩模圖案82進(jìn)行了蝕刻，以形成上電極80E和PCM元件70E。在圖10A和10B中所示出的所得到的結(jié)構(gòu)具有位于包含在圖案50中的下導(dǎo)體襯墊層60的環(huán)帶與PCM元件70E的相變材料之間的電連接75。
步驟G’和H’根據(jù)在圖12中所示出的流程圖的替代性的工序的步驟A-E和G’-H’，圖9A’和9B’示出圖7A和7B的結(jié)構(gòu)的俯視圖和橫截面圖。如果在這個(gè)階段，也即在沉積相變材料層70L之前，未移除下導(dǎo)體襯墊層60L的頂表面部分，則將對(duì)下導(dǎo)體襯墊層60L的不想要的部分的移除推遲到步驟H’。
換言之，伴隨著如圖10A’/10B’中所示出的對(duì)相變材料層70F以及上電極80的膜進(jìn)行構(gòu)圖，移除下導(dǎo)體襯墊層60L的不想要的部分。在這種情況下，所得到的結(jié)構(gòu)將具有位于PCM元件70E之下的襯墊薄膜60L，并且因此提供了在襯墊與PCM元件70E內(nèi)的相變材料之間的電連接85。
通過(guò)限制當(dāng)將單元切換到那個(gè)狀態(tài)時(shí)單元的高電阻偏移，可以有利地使用襯墊來(lái)改善讀取一致性。例如，如果對(duì)于低電阻狀態(tài)GST電阻值是100歐姆，而對(duì)于高電阻狀態(tài)GST電阻值是1兆歐姆，則用1k歐姆的襯墊膜旁路1M歐姆的電阻可能是有益的，使得讀取電子設(shè)備可以更容易地處理兩種狀態(tài)之間的差異，并且使得更易于遞送用于加熱元件以將它切換回低電阻狀態(tài)的電流。先前在Wicker的美國(guó)專利公開(kāi)No.2004/0113135中列舉了這些優(yōu)點(diǎn)。
在這種器件中使用這種基礎(chǔ)襯墊膜可幫助將電阻變化調(diào)節(jié)到一個(gè)適宜的范圍值。它還可協(xié)助使單元電阻進(jìn)入可管理的寫(xiě)范圍(例如無(wú)需高電壓驅(qū)動(dòng)以將充足的功率傳遞進(jìn)諸如1M歐姆器件之類的器件中)。此外，它可使器件的讀取電阻更加一致。由于電流仍然會(huì)擠入薄的環(huán)形襯墊區(qū)域，所以即使對(duì)于適當(dāng)?shù)偷尿?qū)動(dòng)電流，也將發(fā)生充足的局部加熱以引起單元切換狀態(tài)。
對(duì)于圖10A/10B和10A’/10B’中所示出的器件中的任一器件，通過(guò)在垂直于圖10B中的橫截面圖平面的水平尺寸上對(duì)PCM元件70E和上電極80進(jìn)行構(gòu)圖，可以實(shí)現(xiàn)進(jìn)一步減少環(huán)形電極和相變材料之間的接觸面積。在所提出的這個(gè)實(shí)施例中，相變材料70僅接觸環(huán)形下電極60E的周界的一部分。對(duì)于跨在直徑為d厚度為t的圓環(huán)形下電極60E上的寬度為w的矩形相變?cè)?0E的特定的但非限制的例子，其中將w選擇為小于d，結(jié)果得到的接觸面積將是2wt的量級(jí)，而對(duì)于相變?cè)?0E完全覆蓋環(huán)形下電極60E的情況，接觸面積是πdt的量級(jí)。使用環(huán)形和相變?cè)螤畹钠渌M合，可以獲得類似的接觸面積的減少，并且應(yīng)該根據(jù)制造的方便性、所完成的器件的性能或其他這種標(biāo)準(zhǔn)來(lái)選擇特定的形狀。
在圖13A-18A和圖13B-18B中示出了本發(fā)明結(jié)構(gòu)的一個(gè)替代性的實(shí)施例，圖13A-18A是在執(zhí)行如圖19說(shuō)明的用于制造本發(fā)明的PCM單元結(jié)構(gòu)的工序期間一種替代性的PCM單元結(jié)構(gòu)的俯視圖，圖13B-18B是其對(duì)應(yīng)的沿著圖13A-18A中的線B-B’獲得的截面正視圖，圖19示出了根據(jù)本發(fā)明用于制造在圖18A和18B中所示出的PCM單元結(jié)構(gòu)的工序的流程圖。
步驟BA步驟BA是本發(fā)明結(jié)構(gòu)的一種替代性的實(shí)施例的早期階段并且是圖19中用于制造在圖13A和13B中制造的起始階段所示出的器件108(其將被制成PCM器件)的工序。圖13A是在執(zhí)行步驟BA之后PCM器件108的俯視圖。圖13B是沿著圖13A中的線B-B’所得到的截面圖。圖19是用于生產(chǎn)在圖18A/18B中所示出的生產(chǎn)PCM器件108的工序流的流程圖。
在步驟BA中，首先，在襯底110(例如半導(dǎo)體芯片)的頂表面上形成具有頂表面120T(其優(yōu)選地比圖3B-10B中的層20厚)的層間電介質(zhì)(ILD)絕緣體層120。接著，在ILD絕緣體層120上形成具有穿過(guò)其的窗口122W的例如光阻材料(PR)之類的光刻掩模122。通過(guò)蝕刻穿過(guò)窗口122W，在ILD絕緣體層120上形成通孔124。具有深度H’的通孔124部分地向下延伸，但是與圖11中的步驟B相反，通孔124在這種情況下相當(dāng)深地深入電介質(zhì)絕緣體120。通孔124向下延伸到被埋于ILD絕緣體層120中的電氣元件121的頂表面以提供與器件108中的電路(為了說(shuō)明的方便未被示出)的接觸。如在圖13B中所示，通孔124的底表面31被隔在襯底110的頂表面上。ILD絕緣體層120包括諸如二氧化硅(SiO2)之類的材料或者其他低k值電介質(zhì)絕緣體材料。在這個(gè)替代性的實(shí)施例中，必須將通路130的高度選擇成能夠?qū)崿F(xiàn)結(jié)果得到的發(fā)明性結(jié)構(gòu)，而不會(huì)干擾芯片上的其他互連或器件。通路高度可以是30nm到2μm，優(yōu)選地是400nm。
步驟BB圖14B是圖13B中的器件108在進(jìn)行如下處理后的截面圖ILD電介質(zhì)120中的通孔124的表面被常規(guī)材料(例如鈦)組成的薄膜126涂敷，此后，通過(guò)在器件8的頂部和薄膜26上沉積一層導(dǎo)電材料130的覆蓋層來(lái)填充通孔124，在襯底110上形成內(nèi)嵌于ILD電介質(zhì)120中的導(dǎo)電性的互連通路130，由此過(guò)度填充通孔124，除非由于孔比圖4B中的通孔24更深，而深度為H’的通孔124更深這個(gè)事實(shí)。接著，PCM器件108被拋光，在通孔124中的由薄膜126定義的空間內(nèi)留下一個(gè)互連導(dǎo)電通路130，該通路130的頂表面132一般與ILD絕緣體層120的頂表面20T是共面的。
步驟BC和BD在圖15B中，沉積一個(gè)平面導(dǎo)電下電極襯墊層160L，例如厚度為大約10nm到大約200nm的TiN、TaN或者TaSiN，和一個(gè)絕緣掩模蓋141，例如大約10nm到大約500nm的SiN、SiCN或SiOx，并且在通路130的頂表面132上方并且不需是其中心的位置處形成掩模136。該下導(dǎo)體襯墊層160L包括由諸如TiN、TaN、TaTiN、TaSiN、Ta、W或Ti之類的導(dǎo)電材料所組成的薄膜，相對(duì)于已知工藝節(jié)點(diǎn)的特征尺寸而言該薄膜的厚度較小。對(duì)于特征通路直徑為200nm的節(jié)點(diǎn)，小于50nm的襯墊膜厚度將是有利的。隨后的具有更小的特征尺寸的節(jié)點(diǎn)將相應(yīng)地偏愛(ài)更薄的襯墊層160L。
步驟BE
在圖16B中，使用帶有掩模136的光刻法和各向異性的干蝕刻，對(duì)平面導(dǎo)電下電極襯墊層160L、蓋層141L和ILD電介質(zhì)120的一部分進(jìn)行構(gòu)圖，形成了具有垂直側(cè)壁的棧，該垂直側(cè)壁由蓋141、平面盤(pán)形下電極160E和ILD電介質(zhì)層120的一部分來(lái)形成，該蓋141是從蓋層141L形成的，該平面盤(pán)形下電極160E是從襯墊層160L形成的并且在其周界160P上具有暴露的邊沿，該ILD電介質(zhì)層120的一部分是除掩模136之外向下凹陷到其起始頂表面之下深度為R的那部分。ILD電介質(zhì)層120的區(qū)域保持由下電極平面襯墊盤(pán)160L和絕緣掩模蓋141來(lái)掩模。向由絕緣掩模蓋141掩模的ILD電介質(zhì)120內(nèi)蝕刻的深度可以是從大約0nm到2μm，優(yōu)選地是50nm。導(dǎo)電下電極襯墊層160L的暴露的周界160P將用作PCM結(jié)構(gòu)的下電極160E.
步驟BF在圖17B中，已經(jīng)沉積了覆蓋式保形的相變材料膜170F以覆蓋頂表面，該頂表面包括在圖16B中所形成的結(jié)構(gòu)的垂直側(cè)壁，該側(cè)壁包括用于PCM結(jié)構(gòu)的導(dǎo)電性的盤(pán)形下電極160E的周界160P的暴露的表面和蓋141。
在圖16B所示出的工序點(diǎn)處，通過(guò)蓋141使下電極160E的頂表面與PCM膜170E的相變材料膜170F的下表面相互間電絕緣。相變材料膜170F可以由諸如TiN之類的材料的蓋來(lái)保護(hù)，以使得能夠?qū)λ龃致缘臉?gòu)圖，使得它大概位于凸出物也即通路130上的中心，該通道130包括蓋141和位于它之下的那些元件。取決于保護(hù)性的蓋的材料，可以使用標(biāo)準(zhǔn)的沉積工藝以自對(duì)準(zhǔn)方式來(lái)完成該工序，標(biāo)準(zhǔn)的沉積工藝在凸起的表面上沉積較厚，隨后進(jìn)行覆蓋式“墊片”蝕刻。
步驟BG圖18B示出通過(guò)沉積、光刻法和蝕刻形成上電極180E的結(jié)果。作為選擇，如果沒(méi)有較早地在步驟BF中就對(duì)相變材料元件170E進(jìn)行構(gòu)圖，則可以在對(duì)電極180E進(jìn)行構(gòu)圖的同一步驟中對(duì)它進(jìn)行構(gòu)圖，但是如在圖21A中所示出的，元件170E一般是矩形的或者不定形的配置，其中它被示出為與襯底110具有相同的范圍。相變材料膜170F現(xiàn)在包括在上電極180E下面的相變?cè)?70E。所暴露的平面導(dǎo)電下電極襯墊層160E的周界160P與相變材料元件170E的垂直表面的內(nèi)側(cè)壁相接觸。該周界接觸伸展到盤(pán)形導(dǎo)電下電極160E的整個(gè)周邊周圍。
電極180E可以是連接相變材料70和附近的大電流導(dǎo)線之間的跳線(W、TiN、Ta、TaN)。作為選擇，電極180E可以是大電流導(dǎo)線自身(例如鑲嵌銅)。后一選擇由先前對(duì)相變材料的構(gòu)圖來(lái)實(shí)現(xiàn)。
如在較早時(shí)描述的第一實(shí)施例中的情況那樣，這個(gè)替代性的實(shí)施例還支持通過(guò)在其他水平尺寸上對(duì)相變?cè)?0和上電極180E進(jìn)行構(gòu)圖來(lái)進(jìn)一步減少接觸面積。
圖20A示出基于圖10A/10B中的PCM單元結(jié)構(gòu)的帶有PCM單元70E’的器件208的俯視圖，而圖20B示出其相應(yīng)的沿著圖20A中的線B-B’得到的截面正視圖。器件208已經(jīng)被修改成方形配置。下導(dǎo)體電極60E’是如圖20A的俯視圖中看到的中空的方形配置，而不是如在圖10A中那樣的中空環(huán)形配置。PCM元件70E’和上電極80E’具有圖20A的俯視圖中的方形配置。這種修改指示了這樣的事實(shí)器件的配置可具有許多不同的幾何形狀，這里使用圖10A和圖20A所說(shuō)明的兩個(gè)例子進(jìn)行舉例。
圖21A示出基于圖18A/18B中的PCM單元結(jié)構(gòu)的帶有相同PCM單元70E’的PCM單元218的俯視圖，而圖21B示出其相應(yīng)的沿著圖21A中的線B-B’得到的截面正視圖，該P(yáng)CM單元218具有如圖20A的俯視圖中所看到的方形角配置。然而，下導(dǎo)體160S’是平面方形而不是如在圖18A中那樣的圓形平面配置。PCM元件170E’具有矩形配置而上電極180E”具有圖20A的俯視圖中的方形配置。這種修改了指示了這樣的事實(shí)器件的配置可具有許多不同的幾何形狀，這里使用圖18A和圖21A所說(shuō)明的兩個(gè)例子進(jìn)行舉例。
前面的描述僅公開(kāi)本發(fā)明的示例性的實(shí)施例。落在本發(fā)明范圍內(nèi)的對(duì)上面所公開(kāi)的裝置和方法的修改對(duì)于本領(lǐng)域的普通技術(shù)人員將是顯而易見(jiàn)的。盡管按照上面特定的一個(gè)或多個(gè)示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到，在實(shí)現(xiàn)本發(fā)明時(shí)可以在所附權(quán)利要求書(shū)的實(shí)質(zhì)和范圍內(nèi)進(jìn)行各種修改，也即可以在形式上和細(xì)節(jié)上進(jìn)行修改，而不會(huì)偏離本發(fā)明的實(shí)質(zhì)和范圍。因此，盡管已經(jīng)結(jié)合其中的示例性的實(shí)施例公開(kāi)了本發(fā)明，但是應(yīng)當(dāng)理解可以做出修改以提供其他的落在本發(fā)明的實(shí)質(zhì)和范圍內(nèi)的實(shí)施例，并且所有的這種修改都在本發(fā)明的范圍內(nèi)并且本發(fā)明包括以下權(quán)利要求書(shū)所限定的主題。
權(quán)利要求
1.一種相變存儲(chǔ)器單元結(jié)構(gòu)，其包括相變?cè)?；以及具有周界的薄膜電極；其中所述相變?cè)娺B接到所述薄膜電極的所述周界的至少一部分。
2.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極包括通過(guò)在絕緣膜表面中的先前制造的腔的內(nèi)側(cè)壁上沉積薄膜而形成的環(huán)帶。
3.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極包括相對(duì)所述相變?cè)谋砻娉室唤嵌榷练e的環(huán)帶，所述薄膜電極包括一個(gè)定向的部分，使得它與該相變?cè)慕佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)讀電阻的變化。
4.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極包括平面結(jié)構(gòu)，并且所述相變?cè)娺B接到所述薄膜電極的所述周界。
5.根據(jù)權(quán)利要求4所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極是定向的，使得它與所述相變?cè)慕佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)的讀電阻的改變。
6.一種相變存儲(chǔ)器單元，其包括相變?cè)?；第一電極；第二電極；以及所述相變?cè)挥谒龅谝浑姌O與所述第二電極之間，并且與所述第一電極和所述第二電極中的至少之一電接觸且機(jī)械接觸，所述第一電極和所述第二電極具有周界，所述周界的至少一部分與所述相變?cè)嘟佑|。
7.根據(jù)權(quán)利要求6所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極包括通過(guò)在絕緣膜表面中的先前制造的腔的內(nèi)側(cè)壁上沉積薄膜而形成的環(huán)帶。
8.根據(jù)權(quán)利要求6所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極包括相對(duì)所述相變?cè)谋砻娉室唤嵌榷练e的環(huán)帶，所述薄膜電極包括一個(gè)定向的部分，使得它與所述相變?cè)慕佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)讀電阻的變化。
9.根據(jù)權(quán)利要求6所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極包括具有周界的平面結(jié)構(gòu)，以及所述相變?cè)c所述薄膜電極的所述周界電接觸。
10.根據(jù)權(quán)利要求9所述的相變存儲(chǔ)器單元結(jié)構(gòu)，其中所述薄膜電極是定向的，使得它與所述相變?cè)乃鼋佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)的讀電阻的改變。
11.一種形成相變存儲(chǔ)器單元結(jié)構(gòu)的方法，其包括形成具有周界的薄膜電極；以及在所述薄膜電極的所述周界上形成相變?cè)?；其中所述相變?cè)娺B接到所述薄膜電極的所述周界的至少一部分。
12.根據(jù)權(quán)利要求11所述的方法，其中所述薄膜電極包括通過(guò)在絕緣膜表面中的先前制造的腔的內(nèi)側(cè)壁上沉積薄膜而形成的環(huán)帶。
13.根據(jù)權(quán)利要求11所述的方法，其中所述薄膜電極包括相對(duì)所述相變?cè)谋砻娉室唤嵌榷练e的環(huán)帶，所述薄環(huán)帶電極包括一個(gè)定向的部分，使得它與該相變?cè)慕佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)讀電阻的變化。
14.根據(jù)權(quán)利要求11所述的方法，其中所述薄膜電極包括平面結(jié)構(gòu)，以及所述相變?cè)娺B接到所述薄膜電極的所述周界。
15.根據(jù)權(quán)利要求14所述的方法，其中所述薄膜電極是定向的，使得它與所述相變?cè)慕佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)的讀電阻的改變。
16.一種形成相變存儲(chǔ)器單元的方法，其包括形成第一電極；形成第二電極；以及在所述第一電極與所述第二電極之間形成相變?cè)?，所述相變?cè)c所述第一電極和第二電極中的至少之一電接觸且機(jī)械接觸，所述第一電極和所述第二電極具有周界，所述周界的至少一部分與所述相變?cè)嘟佑|。
17.根據(jù)權(quán)利要求16所述的方法，其中所述薄膜電極包括通過(guò)在絕緣膜表面中的先前制造的腔的內(nèi)側(cè)壁上沉積薄膜而形成的環(huán)帶。
18.根據(jù)權(quán)利要求16所述的方法，其中所述薄膜電極包括相對(duì)所述相變?cè)谋砻娉室唤嵌榷练e的環(huán)帶，所述環(huán)帶電極包括一個(gè)定向的部分，使得它與所述相變?cè)慕佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)讀電阻的變化。
19.根據(jù)權(quán)利要求16所述的方法，其中所述薄膜電極包括平面結(jié)構(gòu)，以及相變?cè)c所述薄膜電極的所述周界電接觸。
20.根據(jù)權(quán)利要求19所述的方法，其包括對(duì)所述薄膜電極進(jìn)行定向，使得與所述相變?cè)乃鼋佑|提供了導(dǎo)電的旁路路徑，以調(diào)節(jié)當(dāng)所述相變?cè)诟唠娮锠顟B(tài)和低電阻狀態(tài)間進(jìn)行切換時(shí)讀電阻的變化。
全文摘要
一種PCM單元結(jié)構(gòu)，其包括第一電極、相變?cè)偷诙姌O，其中該相變?cè)徊迦氲谝浑姌O與第二電極之間，并且只有第一電極和第二電極之一的周界邊沿與相變?cè)佑|，從而減少相變?cè)c電極之一的接觸面積，從而增加了經(jīng)過(guò)相變?cè)碾娏髅芏炔⑶矣行У匾缘谝痪幊坦β室鹣嘧儭?br> 文檔編號(hào)H01L27/24GK101047230SQ20071008914
公開(kāi)日2007年10月3日 申請(qǐng)日期2007年3月20日 優(yōu)先權(quán)日2006年3月30日
發(fā)明者黃洸漢, 楊智超, J·C·阿諾德, L·L·赫薩, M·C·蓋迪斯, T·J·多爾頓, C·J·拉登斯, L·A·克萊文杰 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司