專利名稱：獲得在分割襯底上制造的半導(dǎo)體器件的高質(zhì)量邊界的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于半導(dǎo)體器件制造的技術(shù)。更具體而言，本
發(fā)明涉及一種通過對在分割襯底(partitioned substrate)的隔離 臺面上形成的半導(dǎo)體器件的側(cè)壁進行刻蝕來提高器件質(zhì)量的方法。
背景技術(shù)：
期望固態(tài)發(fā)光器件引領(lǐng)下 一 代的照明技術(shù)。高亮度發(fā)光二極管 (HB-LED)的應(yīng)用范圍逐漸增加，從用于顯示器件的光源到用于常 規(guī)照明來代替電燈泡。同時，固態(tài)激光器繼續(xù)發(fā)光而作為許多關(guān)鍵 技術(shù)領(lǐng)域發(fā)展的驅(qū)動力，從光數(shù)據(jù)存儲，到光通信網(wǎng)絡(luò)，再到醫(yī)療 應(yīng)用。
近年來，逐漸出現(xiàn)了對短波長發(fā)光器件的需求，諸如藍光和UV LED以及二極管激光器。這些短波長發(fā)光器件通常是基于寬帶隙半導(dǎo) 體材料，諸如基于氮化物的InxGayAl—"N (0^1， OSySl )和基于氧 化鋅的ZnJgyCd!tyO ( OsxSl, O^y^l )材料，它們在全世界范圍內(nèi)進 行著廣泛的研究。具體而言，近來對基于氮化物的LED和激光器的 成功研發(fā)不僅將發(fā)光光i普擴展到綠色、藍色和紫外區(qū)域，而且可以 實現(xiàn)高發(fā)光效率、低功耗和長的操作壽命。
然而，在商業(yè)上無法大量獲得基于GaN的單晶襯底。因而，通常 使用諸如硅(Si )、藍寶石(A 1 203 )、砷化鎵(GaAs )和碳化硅(SiC) 之類的其它襯底材料作為用于基于GaN的半導(dǎo)體器件的外延生長的 支撐襯底。在襯底和半導(dǎo)體器件之間的異質(zhì)性引起不可避免的晶格 常數(shù)和熱膨脹系數(shù)的失配。結(jié)果，這些基于氮化物的半導(dǎo)體器件的 質(zhì)量，諸如發(fā)光效率和可靠性，會顯著地受到這些失配的影響。具 體而言，上述的失配可以在外延層中引起高密度的位錯和較大的面內(nèi)應(yīng)力，這又會導(dǎo)致器件質(zhì)量惡化且很可能引起多層結(jié)構(gòu)的裂化。
已經(jīng)開發(fā)了一些技術(shù)來有效地減小由于晶格常數(shù)失配而引起的 位錯密度，例如，通過在異質(zhì)的襯底和外延半導(dǎo)體層之間使用緩沖
層，或通過使用側(cè)向外延生長(EL0G)技術(shù)。然而，這些技術(shù)在消 除由上述失配所引起的應(yīng)力方面仍存有缺陷，且外延半導(dǎo)體層中的 裂化在制造過程中依然是 一 個嚴(yán)重的問題。
最近提出的一種技術(shù)通過將大晶片"分割"成各個獨立的臺 (platform)而可以有效地減少面內(nèi)應(yīng)力。應(yīng)注意的是，將晶片"分 割"指的是在不破壞晶片的情況下，在晶片表面上進行構(gòu)圖并形成 交叉溝槽的工藝。典型地，在平坦的襯底表面上進行構(gòu)圖并形成深 溝槽(例如，通過刻蝕襯底)，這樣將襯底表面劃分成由溝槽圍繞 的隔離的"島"。接著，在分割襯底上制造半導(dǎo)體多層結(jié)構(gòu)，并在 隔離的單個單元的臺上形成各個器件。因為應(yīng)力與表面區(qū)域成比例， 所以可顯著地減少并限制每個隔離器件中的應(yīng)力。
在這些各個淀積臺上生長半導(dǎo)體多層結(jié)構(gòu)也產(chǎn)生了問題。每個臺 對應(yīng)于用于膜生長的相對受限的區(qū)域，且每個臺的邊界會對邊界附 近的多層結(jié)構(gòu)具有不利影響。
因此，需要一種方法和裝置以獲得在隔離臺上制造的多層半導(dǎo)體 器件的高質(zhì)量邊界，而不引起上述的問題。

發(fā)明內(nèi)容
本發(fā)明的 一 個實施例提供 一 種用于獲得在溝槽分割襯底上制造 的各個多層結(jié)構(gòu)的高質(zhì)量邊界的工藝。在操作期間，該工藝獲得溝 槽分割襯底，其中該襯底的表面被分成由溝槽陣列分隔的隔離淀積 臺的陣列。然后，該工藝在淀積臺中的一個上形成多層結(jié)構(gòu)，該層
結(jié)構(gòu)包括第一摻雜層、有源層和第二摻雜層。然后，該工藝去除多 層結(jié)構(gòu)的側(cè)壁。
在此實施例的一個變型中，該工藝通過使用干法刻蝕工藝、濕法 刻蝕工藝或干法刻蝕和濕法刻蝕工藝的組合來刻蝕側(cè)壁，以去除多層結(jié)構(gòu)的側(cè)壁。
在此實施例的又一變型中，在刻蝕側(cè)壁之前，該工藝?yán)醚谀?來保護多層結(jié)構(gòu)的非邊界表面，由此只將多層結(jié)構(gòu)的邊界區(qū)域暴露 給隨后的刻蝕工藝。
在又一變型中，所暴露的邊界寬度在2j^ti至50pm之間。 在又一變型中，如果使用干法刻蝕工藝，該工藝控制干法刻蝕工
藝以至少刻蝕穿(etch through)多層結(jié)構(gòu)的有源層，其中干法刻
蝕工藝垂直于多層結(jié)構(gòu)而進行。
在又一變型中，干法刻蝕工藝為感應(yīng)耦合等離子體(ICP)刻蝕。 在又一變型中，濕法刻蝕工藝使用基于H3P04的刻蝕劑。 在又一變型中，基于H3P0,;的刻蝕劑被加熱到高于IO(TC的溫度。 在又 一 變型中，該工藝通過以下步驟從多層結(jié)構(gòu)的下側(cè)執(zhí)行刻蝕
工藝(1)將支撐結(jié)構(gòu)鍵合到多層結(jié)構(gòu)的頂側(cè)；(2)去除溝槽分
割襯底以暴露多層結(jié)構(gòu)的下側(cè)，其中多層結(jié)構(gòu)被附連到支撐結(jié)構(gòu)； (3)對多層結(jié)構(gòu)的下側(cè)進行構(gòu)圖，以暴露多層結(jié)構(gòu)的不合需要的邊
界區(qū)域；以及(4)去除與不合需要的邊界區(qū)域?qū)?yīng)的多層結(jié)構(gòu)的側(cè)壁。


圖1A圖示了根據(jù)本發(fā)明一個實施例的用于在襯底表面上制造多 層結(jié)構(gòu)期間的應(yīng)力釋放的技術(shù)；
圖1B圖示了根據(jù)本發(fā)明一個實施例的沿著圖1A的水平線AA'的
溝槽分割襯底的橫截面視圖1C圖示了在形成隔離的多層結(jié)構(gòu)后圖1B的橫截面視圖2圖示了根據(jù)本發(fā)明一個實施例的與多層結(jié)構(gòu)對應(yīng)的示例性 的基于GaN的LED結(jié)構(gòu)；
圖3A圖示了根據(jù)本發(fā)明一個實施例的對每個多層結(jié)構(gòu)上的刻蝕 掩膜層進行構(gòu)圖的步驟；
圖3B圖示了根據(jù)本發(fā)明一個實施例的在去除多層結(jié)構(gòu)的低質(zhì)量邊界后所得到的多層結(jié)構(gòu)；
圖3C圖示了根據(jù)本發(fā)明一個實施例的在掩膜層剝離后的最終多 層結(jié)構(gòu)；以及
圖4圖示了根據(jù)本發(fā)明一個實施例的從多層結(jié)構(gòu)的下側(cè)去除邊 界的示例性逐步工藝。
具體實施例方式
給出以下的描述，以使得本領(lǐng)域技術(shù)人員能夠制造和使用本發(fā) 明，且這些描述是在具體應(yīng)用及其需求的背景下提供的。公開實施 例的各種修改對本領(lǐng)域技術(shù)人員而言是顯而易見的，且在不離開本 發(fā)明的范圍的情況下，這里限定的 一 般原理可以應(yīng)用到其它實施例 和應(yīng)用。因而，本發(fā)明不限于所示出的實施例，而是與權(quán)利要求的 最寬范圍一致。
為了應(yīng)力釋放而將襯底分割
當(dāng)使用諸如硅(Si)晶片之類的常規(guī)半導(dǎo)體晶片作為襯底來制 造諸如GaN藍光LED之類的異質(zhì)多層半導(dǎo)體結(jié)構(gòu)時，在襯底表面和 多層結(jié)構(gòu)之間的晶格常數(shù)和熱膨脹系數(shù)的失配引起多層結(jié)構(gòu)中的應(yīng) 力。典型地，這種應(yīng)力隨著多層結(jié)構(gòu)的厚度和表面區(qū)域而增加。應(yīng) 力的累積最后會導(dǎo)致多層結(jié)構(gòu)的裂化，這使得難以制造出高質(zhì)量的 半導(dǎo)體器件。
圖1A圖示了根據(jù)本發(fā)明一個實施例的用于在襯底表面上制造多 層結(jié)構(gòu)期間的應(yīng)力釋放的技術(shù)。
如圖1A所示，對諸如Si襯底的襯底表面的部分區(qū)域100進行 構(gòu)圖(例如，使用光刻技術(shù))，并利用交叉溝槽結(jié)構(gòu)102來分割。 形成溝槽結(jié)構(gòu)102可以涉及用于在襯底表面上制造溝槽的任意已知 的或以后開發(fā)的技術(shù)。這些技術(shù)可以包括但不限于干法刻蝕技術(shù)、 濕法刻蝕技術(shù)和機械刮擦(scraping)技術(shù)。
溝槽結(jié)構(gòu)102將部分襯底100劃分成隔離的方形臺104的陣列，其中每個方形臺只是原始表面區(qū)域的一小部分。典型地，每個方形
臺的大小通過諸如LED或二極管激光器之類的單個半導(dǎo)體器件的占 用面積來確定。在本發(fā)明的一個實施例中，每個臺具有約100fim到 3000罔的尺度。
應(yīng)注意的是，除了形成方形臺之外，可以通過改變溝槽結(jié)構(gòu)102 的圖案來形成可選的臺形狀。這些可選的形狀中的 一些可以包括但 不限于三角形，矩形，平行四邊形，六邊形，圓形或其它不規(guī)則 形狀。
圖1B圖示了根據(jù)本發(fā)明一個實施例的沿著圖1A中的水平線AA， 的溝槽分割襯底的橫截面視圖。如圖1B所示，交叉溝槽102的側(cè)壁 有效地形成了如臺面108、部分臺面110和112的隔離臺面結(jié)構(gòu)的側(cè) 壁。每個臺面限定了用于生長單個半導(dǎo)體器件的獨立表面區(qū)域。
應(yīng)注意的是，當(dāng)在這些臺面上淀積材料時，淀積的材料也可以 聚集在溝槽102中。如果相鄰的多層結(jié)構(gòu)利用溝槽中的材料連接， 則不可以有效地釋放多層結(jié)構(gòu)中的應(yīng)力。因而，在本發(fā)明的一個實 施例中，溝槽結(jié)構(gòu)102足夠深，使得在溝槽每一側(cè)上的兩個相鄰臺 面上形成的多層結(jié)構(gòu)彼此不充分耦合。
例如，對于典型的4)um厚的多層結(jié)構(gòu)而言，溝槽深度可以是4jum。 在一個實施例中，溝槽102的深度大于多層結(jié)構(gòu)厚度的兩倍。
圖1C圖示了根據(jù)本發(fā)明一個實施例的在形成隔離多層結(jié)構(gòu) 114-118后圖1B的橫截面視圖。
應(yīng)注意的是，在臺面108上形成的多層結(jié)構(gòu)114在空間上不與 相鄰的多層結(jié)構(gòu)116和118耦合，多層結(jié)構(gòu)116和118在空間上不 與它們各自相鄰的結(jié)構(gòu)耦合。在一個實施例中，每個多層結(jié)構(gòu) 114-118對應(yīng)于單個半導(dǎo)體器件。因為多層結(jié)構(gòu)114的表面區(qū)域顯著 地小于部分襯底100,所以也顯著降低了由于與襯底失配而引起的多 層結(jié)構(gòu)114中的應(yīng)力。因而，通過利用深溝槽來對襯底進行構(gòu)圖以 及通過在隔離的淀積臺上形成各個半導(dǎo)體器件，可以有效地消除未 分割襯底表面中的大應(yīng)力所引起的問題。在本發(fā)明的 一 個實施例中，每個多層結(jié)構(gòu)是基于
InxGayAl'—x—yN(0^1， O^ySl)的發(fā)光器件。在以下討論中，"GaN材料" 一般可以包括基于InxGayAl卜x—yN(0^^1， O^y^l)的化合物,其可以是 二元、三元或四元化合物，如GaN、 InGaN、 GaAIN和InGaAlN。
圖2圖示了根據(jù)本發(fā)明一個實施例的與多層結(jié)構(gòu)114對應(yīng)的示 例性的基于GaN的LED結(jié)構(gòu)200。GaN LED 200具有可選的緩沖層202， 出于晶格常數(shù)和/或熱膨脹系數(shù)匹配的考慮，可以在硅臺面108上外 延生長該緩沖層202。然后在緩沖層202上生長n型摻雜GaN層204。 接著，在n型摻雜層204上形成InGaN/GaN多量子阱(MQW )有源層 206和p型摻雜GaN層208。
隨后，在p型摻雜層208上形成歐姆接觸層210。歐姆接觸層 210的形成可以使用任何化學(xué)或物理汽相淀積方法，諸如電子束蒸 發(fā)、燈絲蒸發(fā)或賊射淀積。歐姆接觸層210也可以是具有不小于30 %的反射率的反射材料。
回到圖1C，應(yīng)注意的是，在臺面108上生長多層結(jié)構(gòu)114受到 了 "邊界效應(yīng)'，的影響。更具體而言，當(dāng)?shù)矸e多層結(jié)構(gòu)中的層時， 淀積速率在臺的中心區(qū)域更均勻，但朝著臺的邊界逐漸增加。
這種邊界效應(yīng)是邊界附近粗糙度和缺陷數(shù)目增加的結(jié)果，邊界 附近粗糙度和缺陷數(shù)目的增加為淀積的材料產(chǎn)生了更多的生長位 置。因而，所形成的層在中部區(qū)域更均勻，但朝著臺的邊界可能變 得更厚并包括更多的缺陷。當(dāng)新淀積的層變?yōu)橄?一 層的淀積表面時， 這種邊界的粗糙又加重了用于下一層生長的邊界效應(yīng)。結(jié)果，多層 結(jié)構(gòu)114在中部區(qū)域是均勻的，但在臺面108的邊界處生長得較厚 和/或不規(guī)則(圓圈120內(nèi))。應(yīng)注意的是，在某些情況下，結(jié)構(gòu)ll4 在臺面108的邊界處可能不形成較厚區(qū)域120。然而，突出的生長缺 陷仍可以出現(xiàn)，并顯著地降低器件性能。盡管在此公開中的例子示 出了這些較厚的區(qū)域，但這些較厚的區(qū)域僅僅是為了示例，而并非
將本發(fā)明的實施例限制到這種情況。
此外，過生長(outgrown )的多層結(jié)構(gòu)也可以水平地形成，且在臺面108的側(cè)壁上方翹起。結(jié)果，多層結(jié)構(gòu)114可以彎曲在邊界
上方并在臺面108的側(cè)壁上按水平方向生長。
最終，這樣制造的多層器件114可以具有高度均勻的邊界和過 生長側(cè)壁。如果這一器件是LED器件，則低質(zhì)量的側(cè)壁會導(dǎo)致泄漏 電流顯著增加，并惡化靜電放電(ESD)電阻。
因此，期望去除多層結(jié)構(gòu)114的低質(zhì)量邊界區(qū)域120。
從頂側(cè)去除低質(zhì)量邊界
圖3A-3C圖示了根據(jù)本發(fā)明一個實施例的去除多層結(jié)構(gòu)的低質(zhì) 量邊界的工藝。
圖3A圖示了根據(jù)本發(fā)明 一個實施例的對每個多層結(jié)構(gòu)上的刻蝕 掩膜層進行構(gòu)圖的步驟。如圖3A所示，在每個多層結(jié)構(gòu)304、 306 (部分示出)和308 (部分示出)的上方對預(yù)定厚度的刻蝕掩膜層 302進行構(gòu)圖。在每個多層結(jié)構(gòu)上，將刻蝕掩膜302設(shè)計成保護多層 結(jié)構(gòu)的高質(zhì)量區(qū)域，同時暴露多層結(jié)構(gòu)的低質(zhì)量邊界區(qū)域310。應(yīng)注 意的是，掩膜層302選擇性地阻擋后續(xù)的刻蝕工藝，且因此基于刻 蝕工藝的類型來進行選擇。掩膜層302的預(yù)定厚度足夠厚以在進行 刻蝕工藝時保護高質(zhì)量區(qū)域。在一個實施例中，掩膜層302具有5jiim 和10)^m之間的厚度。
在本發(fā)明的一個實施例中，刻蝕工藝是感應(yīng)耦合等離子體(icp) 千法刻蝕工藝，且刻蝕掩膜層302由氧化硅(Si02)制成。在此實施 例中，預(yù)定厚度的Si02層淀積在多層結(jié)構(gòu)表面的上方。接著，光致 抗蝕劑(PR)層旋涂在Si02層的上方。然后對此PR層進行構(gòu)圖，并 獲得與刻蝕掩膜302類似的PR掩膜。接著，使用構(gòu)圖的PR層作為 掩膜，對Si02層進行構(gòu)圖且隨后去除PR層。然后，使用Si02掩膜來 在后續(xù)的ICP工藝中保護多層結(jié)構(gòu)的高質(zhì)量區(qū)域。
圖3B圖示了根據(jù)本發(fā)明一個實施例在去除多層結(jié)構(gòu)的低質(zhì)量邊 界310后所得到的多層結(jié)構(gòu)。如所觀察的，多層結(jié)構(gòu)304的新邊界 312基本通過掩膜層302的邊界來限定。多層結(jié)構(gòu)302的生長臺面的側(cè)壁上的過生長結(jié)構(gòu)和低質(zhì)量區(qū)域31 0被刻蝕掉。
去除低質(zhì)量區(qū)域310可以通過使用干法刻蝕、濕法刻蝕或千法 刻蝕/濕法刻蝕工藝的組合來實現(xiàn)。應(yīng)注意的是，干法刻蝕工藝典型
地為各向異性的，且所得到的多層結(jié)構(gòu)314的側(cè)壁基本是垂直的(如 圖2B所示)。另一方面，如果使用濕法刻蝕工藝，則刻蝕工藝典型 地是各向同性的，并且所得到的多層結(jié)構(gòu)314的側(cè)壁可以在掩膜層 302下^皮鉆蝕(undercut )到一定距離。然而，濕法刻蝕工藝典型地 具有比使用干法刻蝕工藝更高的刻蝕速率。
應(yīng)注意的是，當(dāng)刻蝕圖2中所示的GaN LED結(jié)構(gòu)時，刻蝕工藝 可以不需要完全經(jīng)過多層堆疊200。在一個實施例中，刻蝕工藝只需 要刻蝕穿p型層208和有源層206，而不刻蝕n型層204和緩沖層 202。圖3B的插示了這種部分刻蝕的GaN LED結(jié)構(gòu)。
圖3C圖示了根據(jù)本發(fā)明一個實施例的在剝離掩膜層302后的最 終多層結(jié)構(gòu)。多層結(jié)構(gòu)的新邊界是沒有缺陷的高質(zhì)量邊界，且因此 不易受到泄漏電流或ESD問題的影響。
在本發(fā)明的一個實施例中，在上述刻蝕工藝之后，在該結(jié)構(gòu)的 上方淀積絕緣層，其中絕緣層還覆蓋多層結(jié)構(gòu)的側(cè)壁。應(yīng)注意的是， 這種絕緣層可以有助于保護多層結(jié)構(gòu)的側(cè)壁以免于通過隨后例如為 了形成用于多層結(jié)構(gòu)的電極而進行的金屬淀積工藝而短路。
例1
對常規(guī)襯底進行構(gòu)圖并刻蝕，以形成方形的各個淀積臺。每個 方形淀積臺具有285,x285^rn的尺寸。將襯底分割的溝槽結(jié)構(gòu)具有 寬15,且深2 0拜的溝槽。
接著，在每個方形淀積臺上，使用金屬氧化物化學(xué)汽相淀積 (M0CVD)方法，通過外延生長形成GaN藍光LED的多層結(jié)構(gòu)，其中 多層結(jié)構(gòu)的總厚度是4pm。然后淀積氧化物掩膜層，且之后在掩膜層 上方旋涂2,厚的PR層，其中對PR層進行光刻以保持"0拜x250, 的中心區(qū)域。然后通過光刻工藝刻蝕氧化物層，以在多層結(jié)構(gòu)的每 側(cè)上暴露約35,寬的邊界。然后襯底經(jīng)受1CP干法刻蝕工藝。干法刻蝕工藝去除多層結(jié)構(gòu) 的暴露的低質(zhì)量邊緣和側(cè)壁，因此獲得多層結(jié)構(gòu)的高質(zhì)量邊界。
對常規(guī)襯底進行構(gòu)圖并刻蝕，以形成菱形的各個淀積臺。每個
菱形淀積臺具有285，的側(cè)邊和60°的銳角。將襯底分割的溝槽結(jié)構(gòu) 具有寬15nm且深30jum的溝槽。
接著，在每個菱形淀積臺上，使用MOCVD方法通過外延生長形 成GaN藍光LED的多層結(jié)構(gòu)，其中多層結(jié)構(gòu)的總厚度是4pm。然后將 6pm厚的PR層旋涂在多層結(jié)構(gòu)的上方，其中對PR層進行光刻以保持 250!im側(cè)邊的菱形，這樣隨后在多層結(jié)構(gòu)的每側(cè)上暴露約35pm寬的 邊界。
然后將襯底置于ICP設(shè)備中，并進行干法刻蝕，直到LED多層 結(jié)構(gòu)的有源層被刻蝕穿。千法刻蝕工藝去除多層結(jié)構(gòu)的暴露的低質(zhì) 量邊緣和側(cè)壁，因此獲得多層結(jié)構(gòu)的高質(zhì)量邊界。
從下側(cè)去除低質(zhì)量邊界
在本發(fā)明的一個實施例中，從多層結(jié)構(gòu)114的下側(cè)去除圖1C中 的低質(zhì)量邊界120。此技術(shù)典型地合并到"倒裝芯片"類型的晶片鍵 合工藝中并涉及比圖3的頂側(cè)刻蝕工藝更多的步驟。
圖4圖示了根據(jù)本發(fā)明一個實施例的從多層結(jié)構(gòu)的下側(cè)去除邊 界的示例性的逐步工藝。
在步驟A中，對硅襯底402進行構(gòu)圖并刻蝕，以產(chǎn)生若干由溝 槽分隔的臺面。每個臺面限定用于生長多層結(jié)構(gòu)的表面區(qū)域。
在步驟B中，在襯底臺面之上形成多層結(jié)構(gòu)404。應(yīng)注意的是，
在一個實施例中，臺面充分分開且溝槽足夠深，使得不同層的外延 生長不會在兩個單獨結(jié)構(gòu)之間產(chǎn)生任何附連，由此顯著地降低與晶
格失配生長相關(guān)聯(lián)的應(yīng)力。在本發(fā)明的一個實施例中，多層結(jié)構(gòu)404 是基于GaN的半導(dǎo)體結(jié)構(gòu)200。應(yīng)注意的是，原本淀積的多層結(jié)構(gòu) 404具有由于邊界效應(yīng)而引起的低質(zhì)量邊界。在步驟C中，在多層結(jié)構(gòu)404之上淀積金鍵合層406。應(yīng)注意的 是，金層406可以部分地填充多層結(jié)構(gòu)404之間的溝槽，且還形成 在臺面的側(cè)壁上。因為鍵合層金屬可以淀積在側(cè)壁上并使P N結(jié)短路， 所以可選地，本發(fā)明的一個實施例在淀積金屬鍵合層406之前在多 層結(jié)構(gòu)404上方形成絕緣層。應(yīng)注意的是，還可以使用適于作為鍵 合材料的其它金屬。
在步驟D中，附連支撐結(jié)構(gòu)408并將其粘合到金鍵合層406。在 一個實施例中，支撐結(jié)構(gòu)408為新的硅襯底。
在步驟E中，使用濕法刻蝕工藝去除硅淀積襯底402。作為去除 硅淀積襯底402的結(jié)果，暴露了多層結(jié)構(gòu)404的下側(cè)。應(yīng)注意的是， 在步驟E中已將整個結(jié)構(gòu)倒裝，且多層結(jié)構(gòu)404通過金鍵合層406 和支撐結(jié)構(gòu)408來支撐。
在步驟F中，利用掩膜層410對每個多層結(jié)構(gòu)進行構(gòu)圖，該掩 膜層410保護每個多層結(jié)構(gòu)的高質(zhì)量區(qū)域，同時暴露結(jié)構(gòu)邊界周圍 的低質(zhì)量區(qū)域，且還暴露了側(cè)壁上的鍵合層。在一個實施例中，掩 膜層410是光刻的PR掩膜層。在又一實施例中，掩膜層410可以是 光刻的金屬掩膜層，其還用作LED多層結(jié)構(gòu)的歐姆接觸層。在又一 實施例中，除了在構(gòu)圖金屬層時使用的PR掩膜保留在構(gòu)圖的金屬層 上方以外，掩膜層41G為上述光刻的金屬層。因此，掩膜層410包 括金屬層和PR層二者，以便提供更多的刻蝕保護。
在步驟G中，使用刻蝕工藝去除多層結(jié)構(gòu)的低質(zhì)量邊界和側(cè)壁 (包括側(cè)壁上的鍵合材料)。
在 一 個實施例中，刻蝕工藝是使用H3P04酸溶液的濕法刻蝕工藝。 應(yīng)注意的是，GaN (或更一般地為InGaAlN)薄膜典型地呈現(xiàn)為六方 纖鋅礦晶格結(jié)構(gòu)，優(yōu)選地在(0001 )方向具有穩(wěn)定的生長表面。因 此，GaN晶體在生長方向中呈現(xiàn)為Ga極性，其從n型摻雜層指向p 摻雜層。結(jié)果，原始生長襯底的去除暴露了呈現(xiàn)N極性的表面。使 用基于H3P04的濕法刻蝕的顯著益處是刻蝕劑與多層結(jié)構(gòu)的N極性表 面高速反應(yīng)，由此顯著地提高了生產(chǎn)速度。而且，基于H3P(^酸的刻蝕劑的刻蝕速率可以通過將刻蝕劑加熱到預(yù)定溫度來控制，其中較
高溫度對應(yīng)于較高的刻蝕速率。在一個實施例中，H3P(h酸溶液的溫 度高于100。C。在又一實施例中，& 04酸溶液的溫度為150°C。適于 H3P0,濕法刻蝕工藝的刻蝕掩膜包括PR掩膜、金屬掩膜或PR/金屬雙 層掩膜。應(yīng)注意的是，當(dāng)應(yīng)用到多層結(jié)構(gòu)的Ga極性表面時，由于GaN 晶體的兩個極性的不同性質(zhì)，基于H,P04的濕法刻蝕會慢得多。因此， 基于H3P04的濕法刻蝕特別適于在倒裝芯片工藝后從結(jié)構(gòu)下側(cè)去除低 質(zhì)量區(qū)域。
在又一實施例中，刻蝕工藝是千法刻蝕工藝，如ICP刻蝕工藝。 應(yīng)注意的是，干法刻蝕工藝典型地是各向異性的，且垂直于多層結(jié) 構(gòu)。因此，所得到的多層結(jié)構(gòu)404的側(cè)壁基本是直的。應(yīng)注意的是， 當(dāng)將干法刻蝕工藝應(yīng)用到圖2的基于GaN的多層結(jié)構(gòu)時，刻蝕工藝 可以不需要完全經(jīng)過堆疊200。在一個實施例中，刻蝕工藝只需要刻 蝕穿緩沖層202、 n型層204和有源層206,而不刻蝕p型層208,
因為該結(jié)構(gòu)已經(jīng)由于倒裝芯片工藝而翻轉(zhuǎn)。
最后，在步驟H中，從刻蝕的多層結(jié)構(gòu)404剝離掩膜層"0，其 中多層結(jié)構(gòu)404的新邊界是不易受到泄漏電流或ESD問題影響的高 質(zhì)量邊界。應(yīng)注意的是，在步驟H后，可以執(zhí)行可選的淀積步驟， 以利用絕緣材料涂覆包括側(cè)壁的多層結(jié)構(gòu)。這提供了對各個PN結(jié)結(jié) 構(gòu)的側(cè)壁的保護以免于其短路或沾污。
本發(fā)明實施例的前述描述僅為說明和描述的目的而給出。它們 并非窮盡性的，或并不旨在將本發(fā)明限制成這里所公開的形式。因 而，對本領(lǐng)域技術(shù)人員而言，許多修改和變化是顯而易見的。另夕卜， 上述公開內(nèi)容并非旨在限制本發(fā)明。本發(fā)明的范圍由所附權(quán)利要求 來限定。
權(quán)利要求
1.一種用于獲得在溝槽分割襯底上制造的各個多層結(jié)構(gòu)的高質(zhì)量邊界的方法，包括獲得溝槽分割襯底，其中將所述襯底的表面分成由溝槽陣列分隔的多個隔離淀積臺的陣列；在所述淀積臺中的一個上形成多層結(jié)構(gòu)，所述多層結(jié)構(gòu)包括第一摻雜層、有源層和第二摻雜層；以及去除所述多層結(jié)構(gòu)的側(cè)壁。
2. 根據(jù)權(quán)利要求l的方法，其中去除所述多層結(jié)構(gòu)的側(cè)壁包括 使用以下工藝中的一種來刻蝕所述側(cè)壁干法刻蝕工藝；濕法刻蝕工藝；以及干法刻蝕和濕法刻蝕組合的工藝。
3. 根據(jù)權(quán)利要求2的方法，其中在刻蝕所述側(cè)壁之前，所述方 法還包括利用掩膜層來保護所述多層結(jié)構(gòu)的非邊界表面，由此只 將所述多層結(jié)構(gòu)的所述邊界區(qū)域暴露給隨后的刻蝕工藝。
4. 根據(jù)權(quán)利要求3的方法，其中暴露的邊界寬度在2,至50|iirn之間。
5. 根據(jù)權(quán)利要求2的方法，其中如果使用千法刻蝕工藝，則所 述方法還包括控制所述干法刻蝕工藝以至少刻蝕穿所述多層結(jié)構(gòu)的 所述有源層，其中所述干法刻蝕工藝垂直于所述多層結(jié)構(gòu)而進行。
6. 根據(jù)權(quán)利要求2的方法，其中所述干法刻蝕工藝是感應(yīng)耦合 等離子體(ICP)刻蝕。
7. 根據(jù)權(quán)利要求2的方法，其中所述濕法刻蝕工藝包括使用基 于H3P04的刻蝕劑。
8. 根據(jù)權(quán)利要求7的方法，其中所述方法包括將所述基于H3P04 的刻蝕劑加熱到高于IO(TC的溫度。
9. 根據(jù)權(quán)利要求2的方法，其中從所述多層結(jié)構(gòu)的下側(cè)執(zhí)行所述刻蝕工藝，且其中所述方法進一步包括將支撐結(jié)構(gòu)鍵合到所述多層結(jié)構(gòu)的頂側(cè)；去除所述溝槽分割襯底以暴露所述多層結(jié)構(gòu)的下側(cè)，其中所述多 層結(jié)構(gòu)附連到所述支撐結(jié)構(gòu)；對所述多層結(jié)構(gòu)的下側(cè)進行構(gòu)圖，以暴露所述多層結(jié)構(gòu)的不合需 要的邊界區(qū)域；以及去除與所述不合需要的邊界區(qū)域?qū)?yīng)的所述多層結(jié)構(gòu)的側(cè)壁。
10. 根據(jù)權(quán)利要求9的方法，其中去除所述多層結(jié)構(gòu)的所述側(cè)壁 包括使用基于H3P04的刻蝕劑來濕法刻蝕所述側(cè)壁。
11. 如權(quán)利要求10的方法，其中所述方法包括將所述基于H3P04 的刻蝕劑加熱到高于IO(TC的溫度。
12. —種半導(dǎo)體器件，通過用于生產(chǎn)在溝槽分割襯底上制造的各 個多層結(jié)構(gòu)的高質(zhì)量邊界的工藝而獲得，所述工藝包括獲得溝槽分割襯底，其中所述襯底的表面被分成由溝槽陣列分隔 的多個隔離淀積臺的陣列；在所述淀積臺中的一個上形成多層結(jié)構(gòu)，所述多層結(jié)構(gòu)包括第一 摻雜層、有源層和第二摻雜層；以及去除所述多層結(jié)構(gòu)的側(cè)壁。
13. 根據(jù)權(quán)利要求12的半導(dǎo)體器件，其中去除所述多層結(jié)構(gòu)的 側(cè)壁包括使用以下工藝中的一種來刻蝕所述側(cè)壁干法刻蝕工藝；濕法刻蝕工藝；以及干法刻蝕和濕法刻蝕組合的工藝。
14. 根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中在刻蝕所述側(cè)壁之前， 所述工藝還包括利用掩膜層來保護所述多層結(jié)構(gòu)的非邊界表面， 由此只將所述多層結(jié)構(gòu)的所述邊界區(qū)域暴露給隨后的刻蝕工藝。
15. 根據(jù)權(quán)利要求14的半導(dǎo)體器件，其中暴露的邊界寬度在2, 至5 0jLim之間。
16. 根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中如果使用干法刻蝕工藝，則所述方法還包括控制所述干法刻蝕工藝以至少刻蝕穿所述多 層結(jié)構(gòu)的所述有源層，其中所述干法刻蝕工藝垂直于所述多層結(jié)構(gòu) 而進行。
17. 根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中所述千法刻蝕工藝是 感應(yīng)耦合等離子體(ICP)刻蝕。
18. 根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中所述濕法刻蝕工藝包 括使用基于H3P(h的刻蝕劑，并將所述基于H3P0,的刻蝕劑加熱到高于 IO(TC的溫度。
19. 根據(jù)權(quán)利要求18的半導(dǎo)體器件，其中所述工藝包括將所述 基于H3P0^的刻蝕劑加熱到高于IO(TC的溫度。
20. 根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中從所述多層結(jié)構(gòu)的下 側(cè)執(zhí)行所述刻蝕工藝，且其中所述工藝進一步包括將支撐結(jié)構(gòu)鍵合到所述多層結(jié)構(gòu)的頂側(cè)；去除所述溝槽分割襯底以暴露所述多層結(jié)構(gòu)的下側(cè)，其中所述多 層結(jié)構(gòu)附連到所述支撐結(jié)構(gòu)；對所述多層結(jié)構(gòu)的下側(cè)進行構(gòu)圖，以暴露所述多層結(jié)構(gòu)的不合需 要的邊界區(qū)域；以及去除與所述不合需要的邊界區(qū)域?qū)?yīng)的所述多層結(jié)構(gòu)的側(cè)壁。
21. 根據(jù)權(quán)利要求20的半導(dǎo)體器件，其中去除所述多層結(jié)構(gòu)的 側(cè)壁包括使用基于H3P04的刻蝕劑來濕法刻蝕所述側(cè)壁。
22. 根據(jù)權(quán)利要求21的半導(dǎo)體器件，其中所述工藝包括將所述 基于H3P(h的刻蝕劑加熱到高于IO(TC的溫度。
23. —種半導(dǎo)體器件，包括 支撐襯底；多層結(jié)構(gòu)，其形成在所述支撐襯底上并且包括底部電極、第一摻 雜層、有源層、第二摻雜層和頂部電極；以及鍵合層，其在所述支撐襯底和所述多層結(jié)構(gòu)之間，其中所述鍵合 層將所述多層結(jié)構(gòu)和所述支撐襯底保持在一起；其中所述多層結(jié)構(gòu)具有高質(zhì)量側(cè)壁，所述高質(zhì)量側(cè)壁是通過去除與不合需要的邊界區(qū)域?qū)?yīng)的多層結(jié)構(gòu)的原始側(cè)壁而獲得的。
全文摘要
本發(fā)明的一個實施例提供一種用于獲得在溝槽分割襯底上制造的各個多層結(jié)構(gòu)的高質(zhì)量邊界的工藝。在操作期間，該工藝獲取溝槽分割襯底，其中將該襯底的表面分成由溝槽陣列分隔的隔離淀積臺的陣列。然后，該工藝在淀積臺中的一個上形成多層結(jié)構(gòu)，該多層結(jié)構(gòu)包括第一摻雜層、有源層和第二摻雜層。接著，該工藝去除多層結(jié)構(gòu)的側(cè)壁。
文檔編號H01L27/00GK101290908SQ200710104428
公開日2008年10月22日 申請日期2007年4月20日 優(yōu)先權(quán)日2007年4月20日
發(fā)明者江風(fēng)益, 立 王 申請人:晶能光電(江西)有限公司