專利名稱：使用氯等離子體的半導(dǎo)體襯底的改進(jìn)的氧化工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體襯底的氧化，特別涉及半導(dǎo)體的制造期間硅、鍺或它們的組合的氧化。
在集成電路制作在半導(dǎo)體襯底上的各階段，需要形成覆蓋氧化物的區(qū)域。通常半導(dǎo)體襯底為硅，需要的覆蓋氧化物為二氧化硅。硅的氧化為與熱有關(guān)的工藝，通常在900-1050℃之間的溫度進(jìn)行。現(xiàn)已知在這些溫度硅的熱氧化速率還取決于許多參數(shù)，包括但不限于Si的晶向；Si的摻雜程度；汽相中存在的鹵素雜質(zhì)(Cl、HCl、TCA、TCE)；生長期間的壓力；生長期間存在的等離子體；以及生長期間存在的光子通量。除了氧化步驟期間在汽相中使用鹵素以外，現(xiàn)在還公知的是使用離子注入選擇性地將鹵素離子注入到硅中，以提供氧化步驟期間注入?yún)^(qū)域與非注入?yún)^(qū)域的同時差異(較大的)氧化。
然而硅氧化通常使用的高溫在半導(dǎo)體制造的某個階段存在著不足。例如，高溫會產(chǎn)生不希望的摻雜劑擴(kuò)散，反過來降低了半導(dǎo)體器件的性能。由此，對于阱摻雜劑就位之后，或產(chǎn)生源和漏擴(kuò)散區(qū)域之后進(jìn)行的任何氧化步驟，氧化步驟產(chǎn)生由于擴(kuò)散摻雜劑重新分布引起的不希望的效應(yīng)。
例如，圖形腐蝕之后，例如多晶硅柵的反應(yīng)離子腐蝕(RIE)，器件結(jié)構(gòu)中的某些結(jié)構(gòu)需要氧化步驟以修復(fù)不需要的腐蝕結(jié)構(gòu)或缺陷。這些缺陷經(jīng)常發(fā)生在器件的側(cè)壁或非平面結(jié)構(gòu)上。
現(xiàn)在參考

圖1-4，示出了腐蝕柵結(jié)構(gòu)20的工藝。如圖1所示，典型的半導(dǎo)體晶片9可以包括襯底11中的摻雜阱10，阱上的柵介質(zhì)或氧化層12，以及設(shè)置在柵氧化層頂部的多晶硅層14。制造構(gòu)圖的柵結(jié)構(gòu)20(圖4中所示)的典型工藝包括將光刻膠18施加在多晶硅層14上，如圖1所示。然后將光刻膠18曝光并顯影為露出區(qū)域22的圖形，如圖2所示。露出區(qū)域22下面的層將在如RIE等的腐蝕工藝中除去，而保護(hù)性光刻膠18’下面的層沒被除去。
RIE以基本上各向異性或垂直的方式除去露出區(qū)域22，產(chǎn)生保護(hù)性光刻膠18’下面隔離的柵結(jié)構(gòu)20，如圖3所示。通常要從器件結(jié)構(gòu)中形貌結(jié)構(gòu)上完全除去所有不需要的多晶硅柵材料，使用定時或終點的“過腐蝕”。在所述過腐蝕期間，從柵多晶硅層的邊緣15的下面腐蝕掉柵多晶硅層14下面的薄柵氧化層12，在側(cè)壁26產(chǎn)生鉆蝕24。側(cè)壁26對于器件的可靠性很重要(這里電場，由此氧化物損傷最嚴(yán)重)，所以在進(jìn)行進(jìn)一步的處理之前必須在側(cè)壁26上重新生長柵氧化物12。通常，除去光刻膠18，側(cè)壁氧化工藝氧化了多晶硅柵邊緣15和相鄰的區(qū)域。側(cè)壁氧化物填充了圖3的柵氧化物12中的鉆蝕24，通常形成修復(fù)的柵氧化物112，如圖4所示。側(cè)壁氧化之后圖4所示的柵氧化物112通常比圖3的初始柵氧化物12厚。以后將除去超出柵多晶硅層14正下方部分以外的修復(fù)的柵氧化物12的多余部分。
所述側(cè)壁氧化通常使用高溫氧化(900-1050℃)。由于在阱10中完成所有的摻雜之后進(jìn)行高溫氧化，因此高溫會使摻雜劑擴(kuò)散，潛在地降低了器件的性能。
鑒于現(xiàn)有技術(shù)的不足，需要一種使摻雜劑擴(kuò)散最小化的硅氧化工藝。
本發(fā)明涉及一種半導(dǎo)體襯底的熱氧化的工藝，該工藝包括將襯底暴露到氯等離子體，然后在氧化環(huán)境中加熱襯底。加熱步驟還包括在750℃和850℃之間的一個溫度進(jìn)行加熱。
本發(fā)明還涉及多個晶向的同時熱氧化，該工藝包括將多個晶向同時暴露到氯等離子體，然后在氧化環(huán)境中同時加熱多個晶向。
應(yīng)該明白以上概括性說明和下面詳細(xì)的介紹都是示例性的，而不是限定本發(fā)明。
當(dāng)結(jié)合附圖閱讀時，從下面詳細(xì)的說明中可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)，根據(jù)通常的做法，圖中各結(jié)構(gòu)沒有按比例畫出。相反，為清楚起見，各結(jié)構(gòu)的尺寸任意地擴(kuò)大或縮小。附圖包括以下內(nèi)容圖1為現(xiàn)有技術(shù)的半導(dǎo)體器件的各層的剖面示意圖；圖2為光刻膠曝光并顯影之后圖1的半導(dǎo)體器件的剖面示意圖；圖3為RIE步驟之后圖2的半導(dǎo)體器件的剖面示意圖；圖4為氧化層重新生長之后圖3的半導(dǎo)體器件的剖面示意圖；圖5為本發(fā)明一個示例性工藝的流程圖；圖6為根據(jù)本發(fā)明的示例性實施例處理的圖3的半導(dǎo)體器件的剖面示意圖；圖7為表示氧化之后摻雜劑濃度相對于摻雜區(qū)域的深度的曲線圖；圖8為襯底上pFET和nFET結(jié)構(gòu)的剖面圖，其中p+擴(kuò)散區(qū)域與pFET柵相鄰；圖9為根據(jù)本發(fā)明的一個示例性實施例在p+擴(kuò)散區(qū)域上產(chǎn)生保護(hù)性氧化層之后圖8的pFET和nFET結(jié)構(gòu)的剖面圖；圖10為進(jìn)一步的處理步驟之后圖9的結(jié)構(gòu)剖面圖；圖11為本發(fā)明的工藝適用于圖8-10中示出的示例性實施例的流程圖；圖12為根據(jù)本發(fā)明的第二示例性實施例的圓柱形垂直柵結(jié)構(gòu)的剖面示意圖；圖13為圖12的圓柱形垂直柵結(jié)構(gòu)的平面圖。
現(xiàn)在參考附圖，其中類似的參考數(shù)字在各圖中指類似的元件，圖5示出了根據(jù)本發(fā)明的示例性實施例的熱氧化工藝的流程圖。本發(fā)明主要包括在步驟500中將襯底或部分襯底暴露到氯等離子體，然后在步驟502中在氧化環(huán)境中加熱襯底?？梢詤⒖季唧w的例子進(jìn)一步理解本發(fā)明。
現(xiàn)在參考圖6，示出了柵20’，類似于圖2的柵20，進(jìn)行本發(fā)明的示例性工藝。根據(jù)本發(fā)明，首先包括柵氧化物12中的鉆蝕24的晶片9暴露到未偏置的各向同性的氯等離子體36中。氯等離子體36將高濃度的氯引入到露出的硅表面附近，到達(dá)約10-20埃的深度。然后在約750℃和約850℃之間的一個溫度，將硅暴露到氧化環(huán)境預(yù)定的時間周期。優(yōu)選溫度約800℃。
后接氯等離子體處理的800℃氧化步驟需要的時間周期等于不進(jìn)行氯等離子體處理的1025℃氧化需要的時間周期。所得的具有重新生長的氧化層12的柵結(jié)構(gòu)20’類似于根據(jù)圖4所示的現(xiàn)有技術(shù)構(gòu)成的柵結(jié)構(gòu)20。然而，根據(jù)本發(fā)明的示例性工藝構(gòu)成的柵結(jié)構(gòu)20’包括氧化層中的氯離子。
此外，進(jìn)行后接暴露到氯等離子體的高溫氧化步驟的時間短于不進(jìn)行預(yù)先暴露到氯氣的高溫氧化步驟。這樣還可以減小阱中摻雜劑分布的擴(kuò)散。
氧化工藝期間，使用等離子體將氯氣傳遞到硅表面，比使用HCl氣體(或其它含鹵素的氣體)在硅表面有更高的氯濃度。此外，與氧化期間使用含鹵素氣體的氧化速率相比，在本發(fā)明的低氧化溫度下，表面較高的氯濃度增加了氧化速率。使用等離子體工藝可以在表面內(nèi)獲得30-40％的氯，但汽相方法限制為較小的百分?jǐn)?shù)，是由于進(jìn)行氯氣暴露的同時氧化了表面，由此防止了進(jìn)一步的氯穿透。
此外，當(dāng)需要氯氣接觸具有如鉆蝕的柵側(cè)壁等的非平面形貌時，未偏置的各向同性的等離子體很重要。對于平面的結(jié)構(gòu)，可以使用偏置的或各向異性的等離子體。
現(xiàn)在參考圖7，該圖畫出了氧化之后以埃為單位的阱深度與原子/立方厘米為單位的摻雜劑濃度的log10的曲線圖。曲線27表示本發(fā)明的低溫氧化步驟之后的阱摻雜分布。曲線27在選擇的深度有清晰的波峰28和清晰的波谷29，基本上與氧化之前需要的波谷和波峰(未示出)相同。所述波峰和波谷表示器件性能最大化需要的摻雜劑的最佳分布，例如對于掩埋的溝道器件的閾值調(diào)節(jié)和抗擊穿注入。
另一方面，曲線27’畫出了高溫氧化之后的阱摻雜分布。如圖7所示，曲線27’為平坦的分布，沒有清晰的波峰和波谷，是由于高溫步驟期間摻雜劑的擴(kuò)散。平坦的摻雜劑分布對器件性能有負(fù)面影響。
本發(fā)明使用的工藝對側(cè)壁氧化特別有用，是由于側(cè)壁氧化是擴(kuò)散摻雜劑的其余的長、高溫工藝中的一個。摻雜劑注入之后使用的穩(wěn)定的退火可以使隨后的退火中摻雜劑移動最小，隨后的退火很短，和在源/漏注入的激活和接觸硅化物形成一樣。由此，側(cè)壁氧化比隨后的退火摻雜劑擴(kuò)散的危險性更大，需要例如本發(fā)明的工藝等的附加保護(hù)。
將硅暴露到氯等離子體然后將硅暴露到比正常的氧化溫度低的氧化環(huán)境的工藝，可以適用于由于任何原因需要保持溫度的任何硅氧化工藝步驟。
本發(fā)明的工藝還可以用于將n和p型擴(kuò)散源結(jié)合到硅襯底內(nèi)的工藝?，F(xiàn)在參考圖8-11，示意性地示出了進(jìn)行了圖11的流程中示例性工藝步驟的圖8-10的部分晶片28。晶片28包括其上具有pFET柵32和nFET柵34的硅襯底30和與pFET柵32相鄰的p+擴(kuò)散區(qū)域33。本工藝通常包括(a)在步驟1100，將晶片28暴露到氯等離子體36，如圖8所示；(b)在步驟1102，在約650℃和約750℃之間的一個溫度將晶片暴露到氧化環(huán)境預(yù)定的時間周期，以在p+擴(kuò)散區(qū)域33上提供氧化層40，如圖9所示；(c)在步驟1104，產(chǎn)生與nFET柵34相鄰的n+擴(kuò)散區(qū)域35(如圖10所示)；以及(d)在步驟1106，腐蝕掉氧化層40，獲得圖10所示的結(jié)構(gòu)。
以上工藝還可以在首先生成n+擴(kuò)散區(qū)域35并由根據(jù)本發(fā)明生長的氧化層保護(hù)，其次生成相反荷電的p+區(qū)33的情況中進(jìn)行。
使用適當(dāng)摻雜的玻璃層(例如，對于p+區(qū)33為硼硅玻璃(BSG)，對于n+區(qū)35為砷硅玻璃(ASG))和退火通過固態(tài)擴(kuò)散工藝形成擴(kuò)散區(qū)域33和35。p+擴(kuò)散區(qū)域33上存在的氧化層40在形成n+擴(kuò)散區(qū)域35時保護(hù)了p+區(qū)。
通過現(xiàn)有技術(shù)中公知的任何工藝形成的擴(kuò)散區(qū)域33和35，包括在形成p+擴(kuò)散區(qū)域33期間用原硅酸四乙酯(TEOS)層38(圖8中示出)保護(hù)nFET柵34和未來的n+擴(kuò)散區(qū)域35，用氯等離子體36處理，隨后形成氧化層40。相反，如果首先形成n+擴(kuò)散區(qū)域35，那么TEOS層38將在根據(jù)本發(fā)明n+區(qū)35的形成期間和保護(hù)氧化層的形成期間保護(hù)pFET柵32和未來的p+擴(kuò)散區(qū)域33。
然而，形成擴(kuò)散的順序和方式對于本發(fā)明并不重要。重要的是通過預(yù)先暴露到氯等離子體36啟動的低溫氧化步驟形成保護(hù)性氧化物。采用nFET柵34和n+擴(kuò)散區(qū)域35上的TEOS層38，僅露出p+擴(kuò)散區(qū)域33和相鄰的pFET柵32，所以氧化步驟期間保護(hù)性氧化物40僅生長在硅擴(kuò)散區(qū)33上。低溫氧化很重要，是由于通過高溫氧化步驟產(chǎn)生的保護(hù)性氧化物40在形成氧化物40的同時將不希望的摻雜劑擴(kuò)散更深地擴(kuò)散到擴(kuò)散區(qū)域33內(nèi)。
在側(cè)壁氧化和擴(kuò)散源集成的示例性工藝實施例中，本發(fā)明的工藝步驟形成了所謂的“犧牲氧化物”。犧牲氧化物是用在特定的目的意義上的犧牲，例如保護(hù)一個擴(kuò)散源同時形成另一個，然后它的整個或部分之后被除去。犧牲氧化物還可以用于從有源器件區(qū)域除去殘留的襯墊氮化物，在掩蔽和腐蝕處理期間保護(hù)露出的硅表面不受沾污和等離子體離子的損傷，和/或進(jìn)行柵氧化之前除去損傷或沾污的硅。在氧化之前使用氯等離子體可以避免會重新分布阱摻雜濃度的高溫氧化工藝。
本發(fā)明的另一應(yīng)用是在高密度應(yīng)用中開發(fā)垂直柵結(jié)構(gòu)?，F(xiàn)在參考圖12和13，這些圖示出了具有圓柱形結(jié)構(gòu)設(shè)置其上的垂直FET 52的襯底50。由于圓柱形幾何結(jié)構(gòu)，F(xiàn)ET 52有<110>晶向和環(huán)繞它的圓周。的<100>晶向。不同的晶向有不同的表面反應(yīng)速率常數(shù)，由此有不同的氧化速率。結(jié)果，<110>晶向的氧化比<100>晶向更快。不同的氧化速率導(dǎo)致圓柱體周圍柵氧化物的厚度不均勻。通過使用雜質(zhì)減小表面反應(yīng)速率常數(shù)使所述效應(yīng)最小化。表面反應(yīng)速率常數(shù)的減小總體上減小了對氧化速率的影響。
根據(jù)本發(fā)明，引入到硅的雜質(zhì)為氯。通過將硅暴露到各向同性的氯等離子體引入氯。各向同性的等離子體特別有用，可以確保FET 52的圓柱形結(jié)構(gòu)的非平面形態(tài)均勻地被氯轟擊。氯還可以增加拋物速率常數(shù)--氧擴(kuò)散穿過氧化物到達(dá)氧化物/硅界面的速率--還減小了<110>和<100>硅之間氧化速率的差異。由此，當(dāng)晶片暴露到氧化環(huán)境時，對于每個硅晶向，氧化速率都很相似，圓柱體周圍所得的氧化物厚度幾乎很均勻。
雖然該工藝可以使用降低的溫度，但由于考慮摻雜不是特別需要降低溫度，所以可以使用900-1200℃的正常溫度，產(chǎn)生更快的氧化步驟。
雖然這里針對硅襯底介紹了示例性工藝，但根據(jù)本發(fā)明的工藝不限于硅。如鍺或鍺/硅合金等的其它的半導(dǎo)電可氧化的材料也可以從本發(fā)明的工藝步驟中受益。
雖然這里參考某些特定的實施例進(jìn)行了圖示和介紹，但本發(fā)明不局限于這里介紹的細(xì)節(jié)。而是在權(quán)利要求書等價的范圍內(nèi)可以進(jìn)行各種修改，同時不脫離本發(fā)明的精神。
權(quán)利要求
1.一種半導(dǎo)體襯底的熱氧化工藝，該工藝包括以下步驟a)將襯底暴露到氯等離子體，然后b)在氧化環(huán)境中加熱襯底。
2.根據(jù)權(quán)利要求1的工藝，其中半導(dǎo)體襯底包括硅、鍺或它們的組合。
3.根據(jù)權(quán)利要求2的工藝，其中在步驟(b)中在約750℃和約850℃之間的一個溫度加熱半導(dǎo)體襯底。
4.根據(jù)權(quán)利要求1的工藝，其中步驟(a)包括將半導(dǎo)體襯底暴露到未偏置的、各向同性的氯等離子體。
5.根據(jù)權(quán)利要求1的工藝，其中步驟(b)包括形成犧牲氧化物的步驟。
6.根據(jù)權(quán)利要求1的工藝，其中所述半導(dǎo)體襯底還包括具有柵氧化物的柵，所述工藝還包括在步驟(a)之前將所述柵暴露到腐蝕工藝在所述柵氧化物中形成鉆蝕的步驟，其中步驟(b)還包括生長氧化層來修補(bǔ)所述鉆蝕的步驟。
7.根據(jù)權(quán)利要求2的工藝，其中所述半導(dǎo)體襯底中有第一擴(kuò)散區(qū)，步驟(b)還包括在約650℃和約750℃之間的一個溫度加熱半導(dǎo)體襯底，由此在所述第一擴(kuò)散區(qū)域上生長保護(hù)性氧化層。
8.根據(jù)權(quán)利要求7的工藝，其中該工藝還包括以下步驟c)生成第二擴(kuò)散區(qū)；以及d)除去保護(hù)性氧化層。
9.一種多個晶向的同時熱氧化工藝，該工藝包括以下步驟a)將多個晶向同時暴露到氯等離子體，然后b)在氧化環(huán)境中同時加熱多個晶向。
10.根據(jù)權(quán)利要求9的工藝，其中半導(dǎo)體襯底包括硅、鍺或它們的組合。
11.根據(jù)權(quán)利要求9的工藝，其中氯等離子體為未偏置的、各向同性的氯等離子體。
全文摘要
一種半導(dǎo)體襯底的熱氧化的工藝,工藝包括將襯底暴露到氯等離子體,然后在氧化環(huán)境中加熱襯底。襯底包括硅、鍺或它們的組合。加熱步驟還包括在約750℃和約850℃之間的溫度加熱。
文檔編號H01L21/316GK1248060SQ99117960
公開日2000年3月22日 申請日期1999年8月19日 優(yōu)先權(quán)日1998年9月16日
發(fā)明者P·A·羅舍姆 申請人:國際商業(yè)機(jī)器公司