專利名稱：：在疊層的外部具有較高功率芯片的芯片疊層的制作方法#^的外部具繊高功率芯片的芯片観駄領(lǐng)域描述了芯片疊層，其中較高功率芯片被安置于具有更好散熱性能的位置上。已經(jīng)提出了用于在存儲系統(tǒng)中存儲器芯片的各種，。例如,在傳統(tǒng)的同步動態(tài)隨機(jī)存取存儲器(DRAM)系統(tǒng)中，存儲器芯片通過多-點(diǎn)(multi-drop)雙向數(shù)據(jù)總線進(jìn)行數(shù)據(jù)通信并且通過命令和地址總線接收命令和地址。近來，已經(jīng)提出了雙向或者單向點(diǎn)到點(diǎn)的互連。在一些系統(tǒng)中，將芯片他稱為管芯)疊置至U另一個芯片的上面。這些芯片可以都是同樣的類型或者有一些芯片可能會不同于其他芯片。例如，一組存儲器芯片(例如，閃存或DRAM)可以由模i，底，行支撐。疊層(stack)可以包括具有存儲驗制器的芯片。疊層可以包括處理器芯片(具有或不具有存儲器控制器)和調(diào)壓器(VR)芯片以及或許其它的芯片。芯片疊層可能是在印刷電路板(PCB)基底的一側(cè)并且芯片或其它一組芯片可能是在該基底的另一側(cè)。例如，處理器可能是在基底的一側(cè)并且VR芯片可能是該基底的另Hi。該VR芯片和/或該處理器芯片可以是疊層的一部分。例如，在該處理器芯片之上可以包括散熱裝置。也可以使用一個或者多個其它的散熱己經(jīng)1OT了各種封裝技術(shù)來將一個芯片疊置到另夕卜一個芯片:^±。例如,疊層和基底可以依次包括以下元件:封裝基底(packagesubstrate)，管芯附著材料層,芯片,管芯附著材料層,芯片,管芯附著材料層，芯片,等等,并且在芯片和封裝基底之間具有弓l線鍵合導(dǎo)體。該弓l線鍵合導(dǎo)線可在管芯附著材料之中。焊球可在i錢寸裝基底和另一個基底之間。作為另一個例子，焊球可以位于封裝基底層和/或重新分配層之間，其中由封裝基底層和/或重新分配層來對芯片進(jìn)行支撐。在該例子中也可以使用弓踐鍵合?？梢允褂玫寡b片(flip-chip)技術(shù)?？梢允褂秘灤┕璧倪^L(Throughsiliconvias)。封裝模型可以將多個芯片包圍或#^一個芯片可以具有其自己的封裝。已經(jīng)使用了各種其^i寸裝技術(shù)。已經(jīng)發(fā)展出了各種散熱技術(shù)(例如,風(fēng)扇，散熱器,液體糊等等)。已經(jīng)提出了一些系統(tǒng)，在其中芯片(如存儲器芯片)為其它芯片中繼轉(zhuǎn)發(fā)由他們所收到的信號。許多芯片在特定的溫度范圍內(nèi)以較高的性能工作。如果、皿z變得過高，則芯片可能會發(fā)生故障。已經(jīng)發(fā)展出節(jié)流(throttling)技術(shù)以減少芯片的電壓和頻率，從而降低溫度。然而，在較低的頻率和電壓下，該芯片的性能也會斷氐。相應(yīng)地,一旦該芯片的i驢足夠低的話，那么可能會增加電壓和頻率。理想情況是，芯片的溫度始終保持足夠的低，從而不必降低電壓和頻率。存儲器t莫塊包括基底，在其上放置了存儲器芯片?？梢詫⒋鎯ζ餍酒鲋迷谠摶椎腍i或者體在該基底的兩側(cè)。在有些系統(tǒng)中，也將緩沖器放置在該基底上。對于至少某離號，該緩沖翻存儲器控制器(或其它緩沖激以及在模處的存儲器芯片之間進(jìn)fi^接。在這樣的緩沖器系統(tǒng)中，存儲離制器與緩沖器一起艦的信號(signaling)(例如,頻斜噸壓徵以及點(diǎn)對點(diǎn)相對于多-點(diǎn)設(shè)置)可以與緩沖器和存儲器芯片一起i柳的信號不同。雙列MI式存儲掛穀央(DI固)是存儲掛莫塊的一^^I子。多個模塊可以是串聯(lián)的和/或并聯(lián)的。在一些存儲器系統(tǒng)中，存儲器芯片接收信號并且將，g位T""連串兩個或多個存儲器芯片中的下一個存儲器芯片。已經(jīng)將存儲l^制器用于芯片^^線器(chipsethub)中以及包括了處理器核的芯片中。許多計算機(jī)系統(tǒng)都包括了發(fā)送和接收機(jī)電路來允許該系統(tǒng)與網(wǎng)絡(luò)進(jìn)行無線連接。根據(jù)如下的詳細(xì)說明和本發(fā)明實(shí)施例的附圖可對本發(fā)明進(jìn)行充分地了解,然而,具體實(shí)施例的描述并不會對本發(fā)明進(jìn)行限制，其只用于說明和理解的目的。圖1-9中的每一個都是示意框圖，其說明了根據(jù)本發(fā)明一些實(shí)施例的疊置芯片和支撐基底；圖1(M2中的每一個都是示意框圖，其說明了根據(jù)本發(fā)明一些實(shí)施例的疊置存儲器芯片；圖13是類似于圖1和7的疊置芯片裝置的熱模型；圖14是示意框圖，其說明了根據(jù)本發(fā)明一些實(shí)施例的包括處理器禾瞎儲器4莫塊的系統(tǒng)；圖15-19中的每一個都是框圖，其說明了根據(jù)一些實(shí)施例的包括存儲器控制器的系統(tǒng)。圖1舉例說明了包括用于支持多個芯片12,14，16，和18的基底10的系統(tǒng)的示意圖。為了清楚起見，在芯片之間以及芯片12和基底10之間顯示了間隔，但是在實(shí)際實(shí)現(xiàn)中在他們之間將會有某些結(jié)構(gòu)或者他們將會彼此相鄰。可以對芯片12-18進(jìn)行封裝。基底10可以是,例如，印刷電路板(PCB),但慰壞;^i、需的。錢些實(shí)施例中，基底10為1板，其支持各種其它的元件。在其它實(shí)施例中，基底10是卡基底(如存儲器模塊基底或圖形卡基底)，其依次(inturn)由母^S行支撐。箭頭20和22示出了熱流的主要方向(但是當(dāng)然不是熱流僅有的方向)。如同可以看見的一樣，在圖1的例子中，芯片16和18主要在箭頭20的方向上具有熱耗散。芯片14在箭頭22和24兩個方向上都有熱耗散，并且芯片12主要在箭頭22的方向上具有熱耗散。箭頭20和22不需要沿著重力的方向排成一列。溫度Tjl2,Tjl4，Tjl6，和Tjl8分別表示在芯片12，14，16，和18中的溫度。箭頭20和22只是例子而已。熱量從較高的驗流向較低的驗。實(shí)際上箭頭20和22的細(xì)節(jié)可以與所顯示的不同并且可以隨著芯片溫度的變化而變化。當(dāng)34行冷卻時，熱流也可以發(fā)生變化。芯片12和18是較高功率的芯片，而芯片14和16是較低功率芯片,其表示芯片12和18與芯片14和16相比通常在顯著較高的功率J^行操作。然而，因為將芯片12和18放置在艱的外側(cè)，他們可以更多地進(jìn)行熱耗散，并且溫度Tjl2和Tjl8將會比芯片12和18位于該疊層內(nèi)側(cè)(如同芯片14和16—樣)的時候要低得多。在圖1的系統(tǒng)中,芯片12和18可以在比衞也們放置在疊層內(nèi)側(cè)時的情況下更高的頻率和/或電壓下運(yùn)行。此外,由于芯片14和16通常在較低的功率JdS行操作，他們不需要與較高功率的芯片一樣的熱耗散。在某些實(shí)施例中，芯片14和16通常在如同芯片12和18—樣的頻率和/或電壓下進(jìn)行操作，雖然不需要這樣。在某些實(shí)施例中，Tjl2，Tjl4，Tjl6，和Tjl8是大約相同的M,但是在其它的實(shí)施例中，Tjl2，Tjl4，Tjl6，和Tjl8是基本上不同的溫度。Tjl2可以超51^低于Tjl4和Tj16。Tjl8可以^31^低于Tjl4和Tj16。Tjl2可以^31^低于Tj18。Tjl4可以超31^低于Tj16。芯片18通賺作所處的功率可以比芯片12通常操作所處的功率要高或者低。芯片16通常操作所處的功率可以比芯片14通常操作所處的功率要高g低。如同在這里所4頓的，顯著較高的功率表示至少大20%。然而，在某些實(shí)施例中,功率方面的^可以是大^^:2(E并且甚至可以^l百分之幾百。功率差異的例子包括20%^口5TO之亂50%和100%之間，100%和200%之間以及大于20TO。已經(jīng)發(fā)展出了各種散熱技術(shù)(例組織，散熱器，液體辨卩,等等。本發(fā)明在這里不限于^M特定的這些技術(shù)。在某些實(shí)施例中,如果M或功耗皿閾值，可以將芯片的頻率，電壓,及其他特tiia行抑制。圖2示出了一系統(tǒng)，在其中基底24在基底的一側(cè)支撐了芯片12，14，16，以及18，并且在基底24的另Hi支撐了芯片26。芯片26顯示為較高功率，但是那不是必需的。芯片26可以操作在比芯片12-18中l(wèi)封可一個都要高的功率上。散熱器28和30顯示為分別附著于芯片26和18上?？梢詫⑸崞髋c所公開內(nèi)容其它附圖中的芯片相連接進(jìn)行使用。散熱器不必僅僅在疊層的頂部或者底部,而是也可以在側(cè)面?？梢詫D2中的芯片進(jìn)行封裝。圖3示出了一系統(tǒng)，在其中基底30支撐了較低功率芯片32和較高功率芯片34。箭頭20和22顯示了示意性的熱流。圖4示出了一系統(tǒng)，在其中基底40支撐了較低功率芯片42，較低功率芯片46，和較高功率芯片48。芯片42可以操作在高于,低于，g^與芯片46相同的功率上。芯片42可以是一"較高功率"芯片?？梢栽谛酒?2和46之間包括附加的芯片。附加的芯片可以是較低功率芯片。圖5示出了一系統(tǒng)，在其中基底50支撐了較高功率芯片52,較低功率芯片54，和最高功率芯片56，其中芯片56通常在高于芯片52操作的功率下進(jìn)行操作o圖6示出了一系統(tǒng)，其中基底210支撐了芯片212(最高功率)，214傲高功率)，216(較低功率)，芯片218(最低功率)，芯片220(較低功萄，芯片222(較高功率)，和224(最高功萄。這說明了希望朝著疊層的夕Hi具有較高功率的芯片，并且朝著疊層的內(nèi)側(cè)具有較低功率的芯片，且卜側(cè)具有最高功率的芯片。取決于系統(tǒng)，離基底210:1M的芯片可以得到最好的熱耗散，或者緊挨著基底210的芯片可以得到最好的熱耗散。作為圖6系統(tǒng)的一個可選方案,芯片212可以是較高功率芯片，并且芯片214-芯片220可以是較低功率芯片?？梢詫⒏絾酒ㄔ?M中。雜著許多不同的可能其中只有少數(shù)在所公開的內(nèi)容中進(jìn)行了說明。可以將不同種類的芯片包括在疊層中，包括了以下的一種或多種處理器芯片，存儲器芯片，VR芯片，存儲器緩沖器芯片(見圖16)，通信芯片,以及其他。處理器芯片可以與VR芯片,緩沖器芯片，和存儲器芯片處在相同的疊層中,或者在不同的疊層中，或者不在疊層中。,著許多的可能。圖7說明了一系統(tǒng)，在其中基底10支撐了芯片12,14,16，和18的疊層。作為一個例子，芯片12,14，16,和18可以是存儲器芯片(例如，閃存或者D醒)并且基底10可以是存儲器模i媳底，但是在其它的實(shí)施例中，芯片12，14,16，和18不是存儲器芯片。由封裝支撐體62,64，66,和68對芯片12,14，16，和18進(jìn)行支撐，其中這些封裝支撐體可以延伸到完全圍繞芯片12,14,16,和18(見圖8)。焊球70連接基底10和62，基底62和64，基底64和66，以及基底66和68。在圖7的例子中，4頓了弓踐鍵合72，其中只有少數(shù)是看得見的。圖8說明了具有三個芯片82,84，和86的疊層，而不是如同圖7中四個芯片的情況。圖8也示出了完鮑圍芯片82,84，和86的基底封裝92,94,和96。焊球88提供了電連接。圖8可以包括多于或少于四個芯片的疊層。圖9說明了支撐沒有封裝的芯片102，104，106，和108的疊層的基底100。焊球110提供電連接。圖9可以包括兩個,三個或多于四個芯片的疊層。本發(fā)明不局限于^M寺定類型的封裝和信號傳導(dǎo)技術(shù)。例如,封雜術(shù)和信號傳導(dǎo)可以包括弓踐鍵合，倒裝片,封裝模具，封裝基底,重新分配層，貫穿硅的過孔，以及各種元件和技術(shù)。盡管示出了焊球，但是也可以使用不同的物質(zhì)艦行電連接。圖3-9的系統(tǒng)可以包括^Em顯示基底另一側(cè)的芯片。圖1-9的系統(tǒng)可以包括在基底任何一側(cè)上的附加疊層以及在附圖中顯示的疊層中的附加芯片。所述疊層可以包括疊層中的附加芯片?？梢杂袃蓚€彼此相鄰的較高功率芯片。圖1-9的基底可以是，但是不必須是，印刷電路板。他們可以是母板或者一些其它的基底，諸如卡。圖1(H2給出了在4M中的芯片的例子。圖10-12的芯片可以是包括用于存儲娜的存儲器內(nèi)核的存儲器芯片。沒有示出基底，但是他們可以是如同圖1-9中一樣。本發(fā)明不局限于圖10-12所示出的特定的例子。芯片可以包括不同的細(xì)節(jié)內(nèi)容以及相互關(guān)系。圖10示出了芯片112和114的疊層。芯片112接收命令、地址、以及從另一個芯片(例如,存儲，制器)傳輸(Tx)過來的寫數(shù)據(jù)信號(CAW)和時鐘信號(Clk)。在圖10的例子中，存在六衝直(lanes)CAW和一衝宣Clk，因此就糊專輸?shù)男盘?Tx)表示為6.1。ilit可以是單個具有單端信號的導(dǎo)體和具有微分信號的兩個導(dǎo)體。芯片112執(zhí)行傳給芯片112的命令操作并且也向芯片114轉(zhuǎn)發(fā)CAW和時鐘信號。芯片114執(zhí)行由傲合它的命令所指定的操作。芯片112在導(dǎo)體122上JI^了四通道讀取i^信號以及單Mii讀取時鐘信號(Rx4.1)。芯片114在導(dǎo)體124上提供了四Mit讀出l^信號以及單iM讀出時鐘信號(Rx4.1)。由于，CAW和時鐘信號進(jìn)行了中繼轉(zhuǎn)發(fā)(r印eat)，因此可以將芯片112稱為轉(zhuǎn)發(fā)芯片(r印eaterchips)。如同在下面所顯示的，在某些實(shí)施例中,可以將來自一個芯片的讀出傳送到另一芯片，該芯片將該讀出自進(jìn)行轉(zhuǎn)發(fā)。由于轉(zhuǎn)發(fā)芯片通常以較高的功率進(jìn)行操作,因此類似于圖3中芯片34，可以將芯片112放置在疊層的外面。芯片112和114可以是在相同排列(rank)中，但這不是必需的。圖11示出了芯片132,134，136,和138的疊層。,些實(shí)施例中，芯片132最,于基底并且芯片138離基底最遠(yuǎn)。在其它實(shí)施例中，芯片132是:S^的。芯片132接^M3ICAW信號和一M3I時鐘信號。芯片132執(zhí)行傳3^合它的命令，并且還將CAW和時纟幅號轉(zhuǎn)發(fā)給芯片134和138。芯片138依次將CAW和時鐘信號轉(zhuǎn)發(fā)給芯片136。將來自于芯片132內(nèi)核的讀出i^信號iii共給芯片134。將來自于芯片138內(nèi)核的讀出m^信號Jli共給芯片136。芯片134將來自其自己的內(nèi)核的讀出數(shù)據(jù)以及來自芯片132的讀出f^與讀取時!tft號一起^i共給導(dǎo)體142。芯片136將來自其自己的內(nèi)核的讀出數(shù)據(jù)以及來自芯片138的讀出數(shù)據(jù)與讀取時鐘信號一起提供給導(dǎo)體144。在圖11的例子中，將芯片132以及138稱為轉(zhuǎn)發(fā)芯片，并且將芯片134和136稱為非-轉(zhuǎn)發(fā)芯片。芯片134，136，和138按照傲合他們的命令進(jìn)行操作。由于轉(zhuǎn)發(fā)芯片通常以較高功率進(jìn)行操作，因此可以將芯片132和138放置在如同圖11所示疊層的外面。芯片132可以像芯片18那樣離PCB基底最遠(yuǎn)。在圖11的例子中，芯片134和138是第一排列(共同訪問的芯片)的一部分，并且芯片132和134是第二排列的一部分，但這不是必需的。圖12示出了存儲器芯片152，154,156,和158的疊層。在某些實(shí)施例中，芯片152最誕于基底并且芯片158離基底驗。在其它實(shí)施例中，芯片152^S^的。芯片152接收六通道CAW信號和一鵬時鐘信號。芯片152執(zhí)^M專ii^合他的命令，并且還將CAW和時鐘信號轉(zhuǎn)^^合芯片154，156,和158。芯片134，136，和138執(zhí)行傳邀合他們的命令。將來自芯片152內(nèi)核的讀出信號劍共給芯片154。將來自于芯片154內(nèi)核的讀出lfcM言號^i共給芯片156。將來自于芯片156內(nèi)核的讀出信號$^共給芯片158。形卜，芯片154將其從芯片152接收的讀出繊信號轉(zhuǎn)發(fā)給芯片156,并且芯片156將其從芯片154接收的讀出信號轉(zhuǎn)發(fā)給芯片158。芯片158在導(dǎo)體164上lli共了四鵬讀出繊信號以及一通道讀出時鐘信號。(在其它實(shí)施例中，導(dǎo)體164可以承iUUl道讀出數(shù)據(jù)以及一或二鵬時鐘信號。)芯片152通常以高于芯片154,156,和158的功率it行操作，并且可以像芯片18—樣離PCB基底^g。芯片158通?？梢愿哂谛酒?54和156的功率或者幾乎相同的功率進(jìn)行操作。芯片154通?？梢愿哂诨蛘叩陀谛酒?56的功率或者以相同的功率進(jìn)行操作。芯片152,154,156，和158可以各自處在不同的排列中，但這不是必需的。圖13對熱流圖進(jìn)行了說明，在其中Tjl2，Tjl4，Tjl6，和Tjl8分別表示在圖1和7的疊層中芯片12，14，16，和18的溫度。Tamb是環(huán)境鵬并且Tb是基底板10的驗。符號q12，q14，q16,和q18表示由芯片12，14,16，和18消耗的功率。符號qt^在遠(yuǎn)離基底10的方向上最熱的芯片所消耗的功率，并且qb表示在朝向基底10的方向上最熱的芯片所消耗的功率。在圖13的例子中,最熱的芯片顯示為芯片14,但是取決于環(huán)境其它任何一個芯片艦以魏熱的。符號^表示芯片封裝的容器和環(huán)境空氣之間的熱阻。該封裝外殼是可選的。符號^18-c表示芯片18和該外殼之間的熱阻；^16-18表示芯片16和18之間的熱阻；^14-16表示芯片14和16之間的熱阻；^12-14表示芯片12和14之間的熱阻；^b-12表示基底10和芯片12之間的熱阻；以及^ba是基底10和環(huán)發(fā)^之間的熱阻。僅僅的作為例子，"6-18，"4-16，和"2-14可能大約為10C/W，其中C是攝氏、鵬并且W是瓦特，但是他們也可以有其它的值。表1示出了圖13模型的熱模擬例子的結(jié)果。然而,本發(fā)明不局限于表1的細(xì)節(jié)，并且其他模擬可能導(dǎo)致不同的結(jié)果。表1和所提到的詳細(xì)內(nèi)容僅僅是以當(dāng)前的為基礎(chǔ)的例子并且可以包括誤差。此外，可以與各式各樣的芯片和系統(tǒng)一起來使用本發(fā)明，這就是為什么該模擬具有有限的有效性的另一個原因。<table>tableseeoriginaldocumentpage14</column></row><table>表1:來自圖1和7疊層的熱模擬結(jié)果的例子在表l中"W"是瓦特并且"C"是攝氏溫度。"Conventional"指的是在其中較高和較低功率的芯片按以下順序進(jìn)行交錯的疊層系統(tǒng):基底較高功率芯片,較低功率芯片，較高功率芯片，較低功率芯片。在表1中，、,-uniformity"指的是較高和較低功率芯片之間功耗上的差異。例如，在"12.5%non-unifomity"之下的兩欄中，較高和較低功率芯片之間的差異是12.5%?？梢韵嘈诺氖腔诳捎玫姆?，術(shù)，芯片到芯片的熱阻,根據(jù)疊置技術(shù)^16-18,^14-16和^12-14(概括為^o)可以從lC/W到10C/W之間變化，盡管本發(fā)明不局限于這些細(xì)節(jié)內(nèi)容。取決于芯片到芯片功率的非-一致性，禾lj用圖1和7的疊置技術(shù)所能看至啲好處可以是1到3C。此外,由于溫度的上升可以與功率的增加成線性的比例，這種好處可以隨著D臓功率的上升而增長。這意贈對于在D讓技術(shù)上高功率高速存儲的更多好處。作為一個例子，在表1的兩f^F均芯片功率上,圖1和7所提出的疊置技術(shù)可以產(chǎn)生超過在5W功率非-一致性上的常規(guī)疊置方法2(111.0-108.5)C二5.0C的好處。此外，對于y/0lC/W的情況(估計的典型芯片疊置技術(shù))，對^~直到50%的功率非-一致賊說，圖1和7疊置技術(shù)的好處可能是將Tj,降低1.O"l.3C?？傊诔醪侥M的基礎(chǔ)上，所提出的疊置方法對于不同的D蘭疊層結(jié)構(gòu)可以在一端(yo1C/W芯片疊置)產(chǎn)生較低的Tj隨1.0C并艦于另一端(一10C/W封裝疊置)達(dá)到5C，其中Tj隨是所有芯片驢中的最大值，并且^o是在該疊層中兩個相鄰的芯片之間的熱阻。也可以對兩個芯片和八個芯片的疊層使用相同的方汰用量化表示的好處還有待于確定。通常，期望八個DRAM疊層的好處大于四個DRAM疊層。其它的條件將產(chǎn)生不同的結(jié)果。錢些實(shí)施例中,根據(jù)本發(fā)明的疊層具有為高BW滯節(jié)應(yīng)用^i乓更高的性^/瓦特的潛力，其中的高BW滯寬)鵬例如為由多個和許多內(nèi)核CPU所需要的賜S(識別，挖掘，合衝工作負(fù)荷。這可以是有效地，更高性能/瓦特的用于多芯片DRAM疊層的優(yōu)化熱結(jié)構(gòu)。在某些實(shí)施例中，轉(zhuǎn)發(fā)器DRAMS可以比疊層中的平均芯片功率耗費(fèi)13到50%的緲卜功率。將較高功率芯片駄該疊層的內(nèi)部而不是在該疊層的外面可能使得在該疊層中最熱的芯片更加熱，并且對于性能壓制(performancethrottling)或者始終以低于所需頻率運(yùn)行更加敏感。將較高功率芯片放在疊層的外部(如同在圖7中)可以導(dǎo)致較高的帶寬/瓦特。對于某些實(shí)施例，較高和較低功率芯片之間的差異可能遠(yuǎn)高于5W。。例如，在包括處理器芯片和存儲器芯片的系統(tǒng)中，處理器芯片可能幾倍以與存儲器芯片的功率運(yùn)行。在某些實(shí)施例中，芯片包括測量溫度的電路和/或基于在每單位時間的翻來估計鵬的電路。圖14示出了一具有存儲禾莫塊180的系統(tǒng)，存儲模塊180包括了支撐第—疊層的模i據(jù)底182，織一疊層包括具有存儲內(nèi)核186的存儲器芯片184。另一個疊層包括具有存儲內(nèi)核190的存儲器芯片188。將模±央180插入槽194，該槽與娜196相連接。母板也支撐處理器芯片198。可以由位于處理器芯片198內(nèi)部敏卜部的存儲控制器來直接或間接地Jli乓圖10-12中的CAW和時鐘信號?？梢灾苯踊蛘唛g接i也將圖10-12的讀出數(shù)據(jù)和讀出時鐘信號Jli乓給存儲器控制器?？梢栽诟鞣N系統(tǒng)中包括在這里所描述的存儲控偉螺和存儲器芯片。例如,參考圖15，芯片404包括存儲控制器406。導(dǎo)體408-1...408-M各自表示多個單向或者雙向互連中的一個。存儲器芯片可以將信號轉(zhuǎn)發(fā)給下一個存儲器芯片。例如，疊層410-1...410-M的存儲器芯片將某些信號3131i:連416-1...416-M轉(zhuǎn)發(fā)給疊層420-1...420-M的存儲器芯片。芯片也可以轉(zhuǎn)發(fā)給在相同疊層中的其它芯片。信號可以包括命令，地址,和寫數(shù)據(jù)。該信號也可以包^i賣f^?？梢詫⒆x直接從疊層410-1……410-M的芯片通過互連408-1...408-M發(fā)送給存儲控制器406。然而，如果從疊層410-1...410-M的芯片將讀繊轉(zhuǎn)發(fā)給疊層420-1...420-M的芯片，那么，些實(shí)施例中,不必也將讀翻直接從芯片410-1...410-M:^^存儲控制器406?？梢詫碜辕B層420~1...420-M的芯片的讀數(shù)據(jù)通過互連418-1...418-M發(fā)送到存儲器控制器406。在某些實(shí)施例中不包括互連418-1...418-M。仍參考圖15,疊層410-1...410~M的存儲器芯片可以在存儲模塊412的基底414的一側(cè)或者兩側(cè)上。觀420-1..420-M的芯片可以在存儲器模塊422的基底424的一側(cè)或者兩側(cè)上?；蛘?，疊層410-1...410-M的芯片可以在支撐芯片404禾口模t央424的母feJ:。在這種情況下，基底414表^#板的一部分。圖16示出了一系統(tǒng)，其中疊層510-1...510-M的芯片在存儲模,底514的一側(cè)或者兩側(cè)上，并且疊層520-1...520-M的芯片在存儲模:tJiS底524的一側(cè)或者兩側(cè)上。在某些實(shí)施例中，存儲控制器500和疊層510-1...510-M的芯片彼llM51緩沖器512進(jìn)行通信，并且存儲控制器500和疊層520~1...520-M的芯片3I31緩沖器512和522進(jìn)行通信。在這樣的緩沖系統(tǒng)中，存儲控制器與纟愛沖器一起使用的信號可以與緩沖器和存儲器芯片一起〗OT的信號不同。某些實(shí)施例可以包括沒有在圖16中進(jìn)行顯示的附加的導(dǎo)體。緩沖器可以是包括了存儲器芯片的疊層的一部分。圖17示出了與芯片532相耦合的第一和第二M536和538，其中芯片532包括存儲器控制器534。■536和538分別與存儲模i央542和544相耦合，其包括了如同在這里所描述的芯片。在圖18中，存儲控制器552(其表示任何先前提到過的存儲器控制器)包括在芯片550中,其也包括一個或多個處理器核554。將輸入/輸出控制器芯片556耦合到芯片550，并且也耦合到無線，和接收機(jī)電路558。在圖19中，存儲控制器552包括在芯片574中，其可以是集線器(hub)芯片。芯片574耦合于芯片570(其包括了一個或多個處理器核572)和輸入/輸出控制器芯片578之間,其可以是集線器芯片。輸A/輸出控制器芯片578耦合于，^ii和接收機(jī)電路558。附加信麯鄉(xiāng)例本發(fā)明不局限于任何特定的信號發(fā)送技術(shù)或協(xié)議。在附圖中系統(tǒng)的具體實(shí)現(xiàn)中,將存在著附加的電路,控制線，并且或許還有沒有進(jìn)行示出的互連。當(dāng)附圖顯示了兩個通過導(dǎo)體進(jìn)tfii接的模塊的時候，可能存在沒有示出的中間電路。模塊的皿以及相對大小并不與真實(shí)形狀和相對大小有聯(lián)系。實(shí)施例是本發(fā)明的一種實(shí)現(xiàn)赫一種仔。在說明書涉及的"實(shí)施例"，"一個實(shí)施例"，"某些實(shí)施例"或者"其它實(shí)施例"表示結(jié)合所述實(shí)施例描述的特定的特征、結(jié)構(gòu)、或者特性包括在本發(fā)明的至少某些實(shí)施例中，但并不一定在本發(fā)明的所有實(shí)施例中。所出現(xiàn)各種各樣的"實(shí)施例"，"一個實(shí)施例"，或者"某些實(shí)施例"并不必及相同的實(shí)施例。當(dāng)說到元件"A"與元件"B"相耦合的時候，元件A可以是直接與元件B相耦合的或^M3i例如元件C與元件B間接耦合。當(dāng)說明書或者權(quán)利要求指出元件、特征、結(jié)構(gòu)、處理、或辦性A"導(dǎo)致"了元件、特征、結(jié)構(gòu)、處理、或?qū)λ滦訠的時候，其表示"A"至少是導(dǎo)致"B"的部分原因，但是也可能存在至少一個其它的促進(jìn)導(dǎo)致"B"的元件、特征、結(jié)構(gòu)、處理、或?qū)λ滦?。如果說明書指出"可以"、"也許"或者"能夠"包括元件、特征、結(jié)構(gòu)、處理或者特性，那么不是必需包括所述特定的元件、特征、結(jié)構(gòu)、處理或##性。如果說明書或者權(quán)利要求涉及了"一"或者"一個"("a"or"an")元件，那么并不表示僅有一個該^^牛。本發(fā)明不局限于在這里描述的特定細(xì)節(jié)。實(shí)質(zhì)上，可以在本發(fā)明的范圍之內(nèi)進(jìn)行前述說明和附圖的許多其它的變化。相應(yīng)地，應(yīng)當(dāng)是下面的包括了對其的招可修改的權(quán)利要求限定了本發(fā)明的范圍。權(quán)利要求1、一種系統(tǒng)，包括電路板；第一芯片；以及疊置在該第一芯片上的第二芯片，其中該第一芯片耦合于該電路板和該第二芯片之間，并且其中該第一芯片包括用于將該第一芯片所接收的命令轉(zhuǎn)發(fā)給該第二芯片的電路。2、如權(quán)利要求1所述的系統(tǒng)其中該第二芯片通常在顯著高于該第一芯片的功率下操作。3、如權(quán)利要求1所述的系統(tǒng)還包括疊置在該第二芯片上的第三芯片，以及疊置在該第三芯片上的第四芯片，其中該第四芯片通常在高于該第三芯片的功率下操作。4、如權(quán)利要求3戶腿的系統(tǒng)其中該第二以及第三芯片不將命令轉(zhuǎn)發(fā)給其它的芯片。5、如權(quán)利要求3戶脫的系統(tǒng)其中該第一和第四芯片通常在顯著高于該第二和第三芯片的功率下操作。6、如權(quán)利要求1戶腿的系統(tǒng)，其中織一芯片將地址、寫入,以及時鐘信號轉(zhuǎn)發(fā)^B二芯片。7、如權(quán)利要求9戶脫的系統(tǒng)其中所述存辭是存儲模塊卡的1分，并且戶;M存儲模塊包括附加的存儲器芯片，其中所述附加的存儲器芯片不是該第一和第二芯片疊層的一部分。8、如權(quán)利要求1戶腿的系統(tǒng)其中該電路板是母板。9、如權(quán)利要求1所述的系統(tǒng)，還包括一芯片，該芯片包括處理器和存儲控制器并且其中該存儲控制器將命令掛共給該第一芯片。10、如權(quán)利要求12所述的系統(tǒng)，還包括耦合到該芯片的，發(fā)送和接收電路，其中該芯片包括戶腐處理器和存儲控制器。11、如權(quán)利要求l所述的系統(tǒng)還包括疊置在i魏二芯片上的第三芯片，并且其中該第一和第三芯片通常在高于該第二芯片的功率下操作，并且該第三芯片通常在高于該第一芯片的功率下操作。12、一種系統(tǒng)，包括電路板；以及堆疊排列的第一芯片、第二芯片、第三芯片以及第四芯片；其中該第一芯片耦合于該電路板和該第二芯片之間；該第二芯片耦合于該第一芯片和該第三芯片之間；并且該第三芯片耦合于該第二芯片和該第四芯片之間；并且其中該第一芯片和該第四芯片通常在顯著高于該第二芯片和第三芯片的功率下操作。13、如權(quán)利要求12所述的系統(tǒng)還包括一芯片，該芯片包括位于該電路板上與該第一、第二、第三、和第四芯片不同側(cè)上的處理器和存儲控制器并且其中該存儲控制器向織一芯片麟命令，并且其中織一、第二第三和第四芯片是存儲器芯片。14、如權(quán)利要求13所述的系統(tǒng),其中該第一芯片將來自戶;M處理器的命令轉(zhuǎn)發(fā)給該第二和第四芯片。15、如權(quán)利要求13所述的系統(tǒng)，其中該第一芯片將讀出i^tli乓纟^第二芯片，并且該第四芯片將讀出數(shù)據(jù)提供給該第三芯片，并且該第二和第三芯片將讀出衝共給戶，處理器。16、一種系統(tǒng)，包括存儲模塊電路板；第一存儲器芯片和第二存儲器芯片，其中該第一存儲器芯片疊置在該電路板和該第二存儲器芯片之間,并且其中該第一存儲器芯片至少將某些命令轉(zhuǎn)魅旅第二存儲器芯片；以及第三存儲器芯片和第四存儲器芯片，其中該第三存儲器芯片疊置在該第二存儲器芯片和該第四存儲器芯片之間。17、如權(quán)利要求16戶脫的系統(tǒng)還包括一芯片，該芯片包括存儲控制器，其用于將命令、地址、和寫入數(shù)據(jù)信號鵬給該第一芯片，并且用于從該第3瞎三芯片接收讀出繊信號。18、如權(quán)利要求16所述的系統(tǒng)，還包括一芯片，該芯片包括處理器和存儲控制器,并且其中該存儲控制器向織一芯片^i乓命令，并且從該第二和第三芯片接收讀出信號。19、如權(quán)利要求16戶誠的系統(tǒng)其中織一芯片將來自戶脫處理器的命令轉(zhuǎn)發(fā)^i^m二和第四芯片。20、如權(quán)利要求16所述的系統(tǒng)進(jìn)一步包括:第五、第六、第七和第八疊置的存f諸器芯片；其中該第五存儲器芯片耦合于該存儲模塊電路板和該第六存儲器芯片之間，并且織七存儲器芯片耦合于該第六和第八存儲器芯片之間。全文摘要在某些實(shí)施例中，系統(tǒng)包括了電路板，第一芯片，和疊置在第一芯片上的第二芯片。第一芯片耦合于電路板和第二芯片之間，并且該第一芯片包括用于將第一芯片接收的命令轉(zhuǎn)發(fā)給第二芯片的電路。對其它的實(shí)施例進(jìn)行了說明。文檔編號H01L25/18GK101110414SQ200710142198公開日2008年1月23日申請日期2007年6月15日優(yōu)先權(quán)日2006年6月16日發(fā)明者D·梅赫塔,M·薩伊尼申請人:英特爾公司