專利名稱：系統(tǒng)級(jí)封裝型靜態(tài)隨機(jī)存取存儲(chǔ)器器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，并且尤其涉及一種靜態(tài)隨機(jī)存取存儲(chǔ)器器件 及其制造方法。
背景技術(shù)：
靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)為一種可用于鎖存器中以存儲(chǔ)電路中的數(shù) 據(jù)的存儲(chǔ)器器件。SRAM可具有相對(duì)快的操作速度和相對(duì)低的功耗。與動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器(DRAM)不同，SRAM不需要周期性地刷新而存儲(chǔ)信息。SRAM單元可具有兩個(gè)下拉器件、兩個(gè)存取器件和兩個(gè)上拉器件。不同 類型的SRAM (其可根據(jù)上拉器件的配置進(jìn)行分類)包括全互補(bǔ)金屬氧化物半 導(dǎo)體(CMOS)型SRAM、高負(fù)載電阻器(HLR)型SRAM和全薄膜晶體管 (TFT)型SRAM。全CMOS型SRAM可采用P-溝道體(bulk)金屬氧化物 半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)作為上拉器件。HLR型SRAM可采用具有 高電阻的多晶硅層作為上拉器件。TFT型SRAM可采用P溝道薄膜晶體管 (TFT)作為上拉器件。由于TFT型SRAM能顯著降低單元的尺寸，TFT型 SRAM器件可用于專用于數(shù)據(jù)存儲(chǔ)的半導(dǎo)體器件中。圖1A示例性示出了 SRAM器件的電路圖。圖IB示例性示出了全CMOS 型SRAM器件的部件。如圖1A所示，單位SRAM單元可包括存取N-溝道金 屬氧化物半導(dǎo)體(MOS)晶體管T1和T6。當(dāng)字線WL激活時(shí)，晶體管Tl可 將位線BL連接到第一節(jié)點(diǎn)Nl。當(dāng)字線WL激活時(shí)，晶體管T2可將位線連 接到存儲(chǔ)器單元的第二節(jié)點(diǎn)N2。單位SRAM單元可包括P-溝道MOS晶體管 T2和T4。晶體管T4可將電源電壓Vcc連接到節(jié)點(diǎn)Nl 。晶體管T2可將電源 電壓Vcc連接到節(jié)點(diǎn)N2。單位SRAM單元可包括驅(qū)動(dòng)N溝道MOS晶體管T3和T5。晶體管T3可將節(jié)點(diǎn)N2連接到地電壓Vss。晶體管T5可將節(jié)點(diǎn)Nl 連接到地電壓Vss?？赏ㄟ^在第二節(jié)點(diǎn)N2處的信號(hào)控制P溝道MOS晶體管T2和驅(qū)動(dòng)N溝 道MOS晶體管T3以向第一節(jié)點(diǎn)Nl提供電源電壓Vcc或地電壓Vss。類似地， 可通過在第一節(jié)點(diǎn)Nl處的信號(hào)控制P溝道MOS晶體管T4和驅(qū)動(dòng)N溝道MOS 晶體管T5以向第二節(jié)點(diǎn)N2供應(yīng)電源電壓Vcc或地電壓Vss。 N溝道MOS晶 體管T1 (例如，存取器件)、驅(qū)動(dòng)N溝道MOS晶體管T3 (例如，下拉器件) 和P溝道MOS晶體管T2 (例如，上拉器件)在第一節(jié)點(diǎn)N1處連接以存儲(chǔ)數(shù) 據(jù)。同樣，N溝道MOS晶體管T6、驅(qū)動(dòng)N溝道MOS晶體管T5和P溝道 MOS晶體管T4在第二節(jié)點(diǎn)N2處連接以存儲(chǔ)數(shù)據(jù)。如圖1B所示，為了形成N溝道MOS晶體管(例如，晶體管T1、 T3、 T5禾nT6)和P溝道MOS晶體管(例如，T2和T4)，在半導(dǎo)體襯底中形成P 阱10a和N阱10b。通過器件分離膜12限定有源區(qū)域13a和13b。多個(gè)多晶硅 層14a、 14b和14c可與有源區(qū)域13a和13b相交叉?？蓪型摻雜劑注入到 P阱10a中的有源區(qū)域13a中以形成N溝道MOS晶體管。類似地，可將P型 慘雜劑注入到N阱10b中的有源區(qū)域13b中以形成P溝道MOS晶體管。圖 1B中示出了晶體管T1、 T2、 T3、 T4、 T5禾n T6。各個(gè)晶體管的柵區(qū)域和源/ 漏區(qū)域可經(jīng)由觸點(diǎn)16a、 16b和16c而連接到上金屬線或經(jīng)由形成于多晶硅層 14a和14b上的硅化物而彼此連接。為了制造圖1B中的SRAM器件，可執(zhí)行數(shù)個(gè)離子注入步驟。例如，可能 需要執(zhí)行兩次離子注入以形成N阱和P阱(即， 一次用于N阱而一次用于P 阱)。為了形成N溝道和P溝道晶體管中的溝道，可實(shí)施兩次離子注入。另 外，為了形成輕摻雜漏(LDD)，必須額外地實(shí)施兩次離子注入。因此，為了 制造SRAM器件，總共需要實(shí)施六次基本離子注入。對(duì)于每次離子注入，需 要執(zhí)行各種詳細(xì)的工藝(例如，用于打開離子注入?yún)^(qū)域的光刻、用于注入摻雜 劑的離子注入、去除用作掩模的感光膜的灰化、使用硫化物酸在灰化之后去除 殘留聚合物的清洗步驟)。因此，由于N溝道MOS晶體管和P溝道MOS晶 體管都形成于同一襯底上，圖1B中示出的結(jié)構(gòu)需要相對(duì)多數(shù)量的工藝，從而 使制造工藝相對(duì)復(fù)雜。 發(fā)明內(nèi)容本發(fā)明的實(shí)施方式涉及一種系統(tǒng)級(jí)封裝(SiP)型靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM)器件。本發(fā)明的實(shí)施方式涉及一種相對(duì)簡(jiǎn)單的制造SRAM器件的 方法。在該實(shí)施方式中，可利用最少數(shù)量的離子注入和光刻工藝制造SiP型 SRAM器件。在該實(shí)施方式中，靜態(tài)隨機(jī)存取存儲(chǔ)器器件的單位存儲(chǔ)器單元可包括四個(gè) N溝道金屬氧化物半導(dǎo)體晶體管和兩個(gè)P溝道金屬氧化物半導(dǎo)體晶體管。在該 實(shí)施方式中， 一種器件可包括以下至少其中之一包括多個(gè)N溝道金屬氧化 物半導(dǎo)體晶體管的第一襯底，該N溝道MOS晶體管包括存取晶體管和驅(qū)動(dòng)晶 體管；包括用作上拉器件的多個(gè)P溝道金屬氧化物半導(dǎo)體晶體管的第二襯底； 形成于第一襯底和第二襯底至少其中之一上的第一連接器件，用于將多個(gè)N 溝道金屬氧化物半導(dǎo)體晶體管連接到多個(gè)P溝道金屬氧化物半導(dǎo)體晶體管，其 中形成于第一襯底上的四個(gè)N溝道金屬氧化物半導(dǎo)體晶體管以及形成于第二 襯底上的兩個(gè)P溝道金屬氧化物半導(dǎo)體晶體管形成單位存儲(chǔ)器單元。本發(fā)明的實(shí)施方式涉及一種制造靜態(tài)隨^L存取存儲(chǔ)器器件的方法，其中單 位存儲(chǔ)器單元包括四個(gè)N溝道金屬氧化物半導(dǎo)體晶體管和兩個(gè)P溝道金屬氧 化物半導(dǎo)體晶體管。在該實(shí)施方式中，該方法可包括以下至少一個(gè)步驟形成 多個(gè)N溝道金屬氧化物半導(dǎo)體晶體管以在第一襯底上形成存取晶體管和驅(qū)動(dòng) 晶體管;在第二襯底上形成用作上拉器件的多個(gè)P溝道金屬氧化物半導(dǎo)體晶體 管；層疊該第一襯底和第二襯底以使多個(gè)N溝道金屬氧化物半導(dǎo)體晶體管連 接到多個(gè)P溝道金屬氧化物半導(dǎo)體晶體管。


圖IA是示出靜態(tài)隨機(jī)存取存儲(chǔ)器器件的單位單元的電路圖； 圖IB是示出靜態(tài)隨機(jī)存取存儲(chǔ)器器件的布局圖；圖2A是示出根據(jù)本發(fā)明實(shí)施方式的靜態(tài)隨機(jī)存取存儲(chǔ)器器件的兩個(gè)單位 N溝道金屬氧化物半導(dǎo)體(NMOS)單元的布局圖；圖2B是示出根據(jù)本發(fā)明實(shí)施方式的形成于第一半導(dǎo)體襯底上的多個(gè) NMOS單元單位的平面圖；圖3A是示出根據(jù)本發(fā)明實(shí)施方式的SRAM器件的兩個(gè)P溝道金屬氧化
物半導(dǎo)體(PMOS)單元單位的布局圖；圖3B是示出根據(jù)本發(fā)明實(shí)施方式的形成于第二半導(dǎo)體襯底上的多個(gè) PMOS單元單位的平面圖；圖4是示出根據(jù)本發(fā)明實(shí)施方式通過層疊多個(gè)半導(dǎo)體襯底形成的系統(tǒng)級(jí) 封裝型SRAM器件的示意圖。
具體實(shí)施方式
圖4示出了根據(jù)本發(fā)明實(shí)施方式的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件。 第一襯底Subl可包括多個(gè)N溝道金屬氧化物半導(dǎo)體(NMOS)單位。每個(gè)單 位第一襯底SuM可包括四個(gè)NMOS晶體管以形成存取晶體管和驅(qū)動(dòng)晶體管。 第二襯底Sub2可包括多個(gè)P溝道金屬氧化物半導(dǎo)體(PMOS)單元。每個(gè)單 元第二襯底Sub2可包括用作上拉器件的兩個(gè)PMOS晶體管。在該實(shí)施方式中， 第二襯底Sub2的PMOS單元(例如，PMOS晶體管)可與第一襯底Subl的 相應(yīng)NMOS單元(例如，四個(gè)NMOS晶體管)相耦合以形成存儲(chǔ)器單元單位。在該實(shí)施方式中，在系統(tǒng)級(jí)封裝(SiP)形成工藝中將第一襯底Subl與第 二襯底Sub2層疊在一起。在該實(shí)施方式中，可在第二襯底Sub2中形成滲透 (penetration)電極VI以將形成于第二襯底Sub2上的PMOS晶體管連接到形 成于第一襯底Subl上的NMOS晶體管。在該實(shí)施方式中，可在第三襯底Sub3 上形成單元驅(qū)動(dòng)電路(例如，其可驅(qū)動(dòng)SRAM存儲(chǔ)器器件)。可以使用SiP 型滲透電極V2將單元驅(qū)動(dòng)電路連接到第二襯底Sub2。可通過層疊多個(gè)半導(dǎo)體襯底以形成SiP配置的存儲(chǔ)器單元而形成SRAM 器件，從而在多個(gè)半導(dǎo)體襯底中劃分存儲(chǔ)單元單位中的晶體管。通過在不同襯 底之間劃分存儲(chǔ)器單元單位中的晶體管，可使離子注入和光刻工藝的數(shù)量最小 化。例如，用于注入離子的掩模數(shù)量可減少三分之一，并且使用感光膜的光刻 工藝的數(shù)量顯著減少。在該實(shí)施方式中，由于NMOS和PMOS晶體管沒有形 成于同一襯底上，所以工藝數(shù)量最少。如圖2A和2B中所示，根據(jù)本發(fā)明的實(shí)施方式，形成于第一襯底Subl 上的單位NMOS單元Nul可包括兩個(gè)存取晶體管Tl和T6以及兩個(gè)驅(qū)動(dòng)晶體 管T3和T5。單位NMOS單元Nul可通過制造半導(dǎo)體器件的方法形成。由于 PMOS晶體管沒有形成于第一襯底Subl上，僅需要執(zhí)行形成NMOS晶體管的 工藝。在該實(shí)施方式中，單位NMOS單元Nul可以與單位單元Nu2對(duì)稱并且 有源區(qū)域130a可以相同圖案重復(fù)形成?？赏ㄟ^多晶硅層140c形成字線并且可 以在字線與有源區(qū)域130a交叉的位置形成各自的存取晶體管Tl和T6。在單 位單元中，其它多晶硅層140a和140b可形成驅(qū)動(dòng)晶體管T5和T3。如圖3A和圖3B中所示，根據(jù)本發(fā)明的實(shí)施方式，形成于半導(dǎo)體襯底Sub2 上的多個(gè)PMOS晶體管可用作上拉器件。如圖3A所示，兩個(gè)各自的PMOS 晶體管T2和T4可形成于PMOS單元單位Pul和Pu2中。在該實(shí)施方式中， 可在有源區(qū)域130b與多晶硅層150a和150b交叉的位置處形成PMOS晶體管 T2和T4。如圖2A和圖3A中所示，形成兩個(gè)NMOS單元單位Nul和Nu2 (即，圖 2A)和兩個(gè)PMOS單元單位Pul和Pu2 (即，圖3A)。然而，本領(lǐng)域的普通 技術(shù)人員可理解可使用其它數(shù)量的單位(包括單一單位)。在該實(shí)施方式中， 如圖2B和3B所示，多個(gè)單位圖案可重復(fù)形成于半導(dǎo)體襯底Subl和Sub2上。 在該實(shí)施方式中，在圖2A中的單位NMOS單元Nul可連接到圖3A中的單位 PMOS單元Pul以形成單一單位的SRAM存儲(chǔ)單元。如圖4中所示，層疊該第一襯底Subl和第二襯底Sub2并且單位NMOS 單元通過滲透電極VI連接到單位PMOS單元?？赏ㄟ^形成于第一襯底Subl 上的四個(gè)NMOS晶體管(例如，Tl、 T3、 T5和T6)以及形成于第二襯底Sub2 上的兩個(gè)PMOS晶體管(例如，T2和T4)形成單位SRAM存儲(chǔ)器單元。在 該實(shí)施方式中，可通過SiP制造工藝層疊第一襯底Subl和第二襯底Sub2。如圖4所示，根據(jù)本發(fā)明的實(shí)施方式，形成于第三襯底Sub3上的驅(qū)動(dòng)電 路Op可驅(qū)動(dòng)第一襯底Subl和第二襯底Sub2中的存儲(chǔ)器單元。在該實(shí)施方式 中，將第三襯底Sub3層疊到第二襯底Sub2上?？赏ㄟ^SiP處理方法層疊該第 三襯底Sub3?？稍诘谌r底Sub3中形成滲透電極V2。在該實(shí)施方式中，NMOS晶體管和PMOS晶體管可形成SRAM器件的存 儲(chǔ)器單元單位，并且該NMOS晶體管和PMOS晶體管形成于不同的襯底上。 包括NMOS晶體管的襯底可通過SiP處理方法層疊到包括PMOS晶體管的襯 底上以形成存儲(chǔ)器單元單位。由于可能不需要在同一襯底上形成NMOS和 PMOS晶體管，所以可能不需要執(zhí)行區(qū)分NMOS晶體管和PMOS晶體管的工 藝。因此，可使離子注入和光刻工藝最少。
對(duì)本領(lǐng)域的普通技術(shù)人員來講，對(duì)本發(fā)明進(jìn)行各種變型和修改是明顯及顯 而易見的。因此，本發(fā)明意欲使在此公開的實(shí)施方式覆蓋明顯和顯而易見的修 改和變型，只要它們?cè)诟郊拥臋?quán)利要求書及其等價(jià)物的范圍內(nèi)。
權(quán)利要求
1、 一種裝置，包括第一襯底，其包括至少一個(gè)N溝道金屬氧化物半導(dǎo)體晶體管；以及 第二襯底，其包括至少一個(gè)P溝道金屬氧化物半導(dǎo)體晶體管，其中所述至少一個(gè)N溝道金屬氧化物半導(dǎo)體晶體管和所述至少一個(gè)P溝道金屬氧化物半導(dǎo)體晶體管包括存儲(chǔ)器單元單位。
2、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)器單元單位為靜 態(tài)隨機(jī)存取存儲(chǔ)器單元單位。
3、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述至少一個(gè)N溝道金屬 氧化物半導(dǎo)體晶體管包括四個(gè)N溝道金屬氧化物半導(dǎo)體晶體管。
4、 根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述四個(gè)N溝道金屬氧化 物半導(dǎo)體晶體管包括存取晶體管和驅(qū)動(dòng)晶體管。
5、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述至少一個(gè)P溝道金屬 氧化物半導(dǎo)體晶體管包括兩個(gè)P溝道金屬氧化物半導(dǎo)體晶體管。
6、 根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述兩個(gè)P溝道金屬氧化 物半導(dǎo)體晶體管包括上拉器件。
7、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包括形成于所述第一襯 底和所述第二襯底其中之一上的第一連接器件，用于將所述至少一個(gè)N溝道 金屬氧化物半導(dǎo)體晶體管連接到所述至少一個(gè)P溝道金屬氧化物半導(dǎo)體晶體 管。
8、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，還包含第三襯底，其中該 第三襯底包括-驅(qū)動(dòng)單路，用于驅(qū)動(dòng)所述存儲(chǔ)器單元單位；以及第二連接器件，用于將所述驅(qū)動(dòng)電路連接到所述單元存儲(chǔ)器單元。
9、 根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述第一連接器件和所述 第二連接器件的至少其中之一為系統(tǒng)級(jí)封裝型通孔電極。
10、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述第一襯底和所述第二 襯底以系統(tǒng)級(jí)封裝配置層疊在一起。
11、 一種方法，包括 在第一襯底上形成至少一個(gè)N溝道金屬氧化物半導(dǎo)體晶體管；以及 在第二襯底上形成至少一個(gè)P溝道金屬氧化物半導(dǎo)體晶體管，其中所述至少一個(gè)N溝道金屬氧化物半導(dǎo)體晶體管和所述至少一個(gè)P溝道金屬氧化物半導(dǎo)體晶體管包括存儲(chǔ)器單元單位。
12、 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述存儲(chǔ)器單元單位為 靜態(tài)隨機(jī)存取存儲(chǔ)器單元單位。
13、 根據(jù)權(quán)利要求ll所述的方法，其特征在于，所述至少一個(gè)N溝道金 屬氧化物半導(dǎo)體晶體管包括四個(gè)N溝道金屬氧化物半導(dǎo)體晶體管。
14、 根據(jù)權(quán)利要求13所述的方法，其特征在于，所述四個(gè)N溝道金屬氧 化物半導(dǎo)體晶體管包括存取晶體管和驅(qū)動(dòng)晶體管。
15、 根據(jù)權(quán)利要求ll所述的方法，其特征在于，所述至少一個(gè)P溝道金 屬氧化物半導(dǎo)體晶體管包括兩個(gè)P溝道金屬氧化物半導(dǎo)體晶體管。
16、 根據(jù)權(quán)利要求15所述的方法，其特征在于，所述兩個(gè)P溝道金屬氧 化物半導(dǎo)體晶體管包括上拉器件。
17、 根據(jù)權(quán)利要求11所述的方法，其特征在于，還包括在所述第一襯底 和所述第二襯底至少其中之一上形成第一連接器件，以將所述至少一個(gè)N溝 道金屬氧化物半導(dǎo)體晶體管連接到所述至少一個(gè)P溝道金屬氧化物半導(dǎo)體晶 體管。
18、 根據(jù)權(quán)利要求11所述的方法，其特征在于，還包括形成第三襯底， 其中該第三襯底包括驅(qū)動(dòng)電路，用于驅(qū)動(dòng)所述存儲(chǔ)器單元單位；以及第二連接器件，用于將所述驅(qū)動(dòng)電路連接到所述單位存儲(chǔ)器單元。
19、 根據(jù)權(quán)利要求18所述的方法，其特征在于，所述第一連接器件和所 述第二連接器件的至少其中之一為系統(tǒng)級(jí)封裝型通孔電極。
20、 根據(jù)權(quán)利要求11所述的方法，其特征在于，還包括將所述第一襯底 和所述第二襯底一起層疊為系統(tǒng)級(jí)封裝配置。
全文摘要
本發(fā)明公開了一種器件，其包括以下至少其中之一包括多個(gè)N溝道金屬氧化物半導(dǎo)體晶體管的第一襯底，該N溝道MOS晶體管包括存取晶體管和驅(qū)動(dòng)晶體管；包括用作上拉器件的多個(gè)P溝道金屬氧化物半導(dǎo)體晶體管的第二襯底；形成于第一襯底和第二襯底的至少其中之一上的第一連接器件，用于將多個(gè)N溝道金屬氧化物半導(dǎo)體晶體管連接到多個(gè)P溝道金屬氧化物半導(dǎo)體晶體管，其中形成于第一襯底上的四個(gè)N溝道金屬氧化物半導(dǎo)體晶體管以及形成于第二襯底上的兩個(gè)P溝道金屬氧化物半導(dǎo)體晶體管形成單位存儲(chǔ)器單元。
文檔編號(hào)H01L25/00GK101145559SQ200710145358
公開日2008年3月19日 申請(qǐng)日期2007年9月11日 優(yōu)先權(quán)日2006年9月12日
發(fā)明者樸真河 申請(qǐng)人:東部高科股份有限公司