專利名稱：半導體裝置及半導體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置和半導體裝置的制造方法，特別是涉及具備硅 化物膜的半導體裝置和半導體裝置的制造方法。
背景技術(shù)：
以往，公知有具備硅化物膜的半導體裝置(例如，參見專利文獻l)。 在上述專利文獻1所公開的現(xiàn)有半導體裝置中，在雙極性晶體管的發(fā)射極電極的表面形成鈷(Co)或鈦(Ti)，通過進行熱處理，形成硅化鈷 膜或硅化鈦膜。另外，通過將發(fā)射極電極與金屬和硅產(chǎn)生化學反應(yīng)(硅化 反應(yīng))后的金屬半導體化合物，可以降低發(fā)射極電阻，且可以增大截止頻 率。進而，在發(fā)射極電極和發(fā)射極層之間的界面進行硅化反應(yīng)，可以進一 步降低發(fā)射極電阻，且可以進一步增大截止頻率。 專利文獻l:日本國特開2006 — 54409號公報。但是，上述專利文獻l中所公開的現(xiàn)有半導體裝置中，在發(fā)射極電極 和發(fā)射極層之間的界面，在對發(fā)射極電極進行硅化反應(yīng)時，因為發(fā)射極電 極和發(fā)射極層接觸，所以存在硅化反應(yīng)進入到發(fā)射極層甚至進入到基極層 的問題。由此，因為發(fā)射極層和基極層短路，所以使晶體管失去功能。另 外，發(fā)射極層不是整體，而是部分地被硅化時，因為與發(fā)射極層的基板垂 直方向的深度減少，所以發(fā)射極層和基極層之間的載流子濃度的梯度增 大。因此，引起基極電流的增大，而且使晶體管的放大率降低。其結(jié)果， 晶體管的性能惡化。發(fā)明內(nèi)容本發(fā)明是為了解決上述問題而做出，本發(fā)明目的之一，提供一種可以 抑制硅化反應(yīng)進入到發(fā)射極層的半導體裝置。本發(fā)明的技術(shù)方案一的半導體裝置，具備發(fā)射極層；發(fā)射極電極，其形成在發(fā)射極層的表面上，由金屬和半導體的金屬半導體化合物構(gòu)成； 和第一反應(yīng)抑劍層，其形成在發(fā)射極層和發(fā)射極電極之間，抑制自發(fā)射極 電極開始擴散的金屬的透過。在本發(fā)明中，如上所述，通過在發(fā)射極層和發(fā)射極電極之間，具備用 于抑制從發(fā)射極電極開始擴散的金屬的透過的第一反應(yīng)抑制層，在對發(fā)射 極電極進行硅化反應(yīng)到達發(fā)射極電極和發(fā)射極層之間的界面時，通過第一 反應(yīng)抑制層，可以抑制金屬從發(fā)射極電極向發(fā)射極層的透過，因此可以抑 制硅化反應(yīng)進入到發(fā)射極層。


圖1是本發(fā)明第一實施方式的雙極性晶體管的剖面圖。 圖2是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖3是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖4是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖5是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖6是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖7是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖8是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖9是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的剖 面圖。圖10是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的 剖面圖。圖11是用于說明本發(fā)明第一實施方式的雙極性晶體管的制造工藝的 剖面圖。圖12是本發(fā)明第二實施方式的雙極性晶體管的剖面圖。 圖13是本發(fā)明第三實施方式的半導體裝置的剖面圖。 圖14是用于說明本發(fā)明第三實施方式的半導體裝置的制造工藝的剖 面圖。圖15是本發(fā)明第四實施方式的半導體裝置的剖面圖。 圖16是用于說明本發(fā)明第四實施方式的半導體裝置的制造工藝的剖 面圖。圖17是本發(fā)明第五實施方式的半導體裝置的剖面圖。 圖中符號說明7 —擴散層(發(fā)射極層)，8、 8b—反應(yīng)抑制層(第一反應(yīng)抑制層)，9a 一硅化鈷膜(發(fā)射極電極)，13 —多晶硅膜(第二半導體層)，33、 33b、 45、 46 —柵極絕緣膜，34、 47、 50 —柵極電極，49一半導體層(第三半導 體層)。
具體實施方式
以下，參照附圖，對本發(fā)明的實施方式進行說明。 (第一實施方式)圖1是本發(fā)明第一實施方式的雙極性晶體管100的剖面圖。 在雙極性晶體管100中，在p型的硅基板1的表面形成有n型集電極 層2。另夕卜，在集電極層2的表面形成有使用STI(Shallow Trench Isolation) 的元件分離區(qū)域3。另外，在集電極層2的表面上，隔以規(guī)定的間隔，形 成一對p+型的擴散層4。另外，在被集電極層2的表面上的一對擴散層4 所夾持的區(qū)域，作為基極區(qū)域使用，形成有由硅鍺(SiGe)構(gòu)成的SiGe 層5。另外，在SiGe層5的表面上形成p型硅膜6。另外，在硅膜6的表面上，形成n型的擴散層7。另外，擴散層7是 本發(fā)明的"發(fā)射極層"的一例。另外，在擴散層7的表面上形成包括氮化 鈦(TiN)的反應(yīng)抑制層8。另外，反應(yīng)抑制層8是本發(fā)明"第一反應(yīng)抑制 層"的一例。另外，在反應(yīng)抑制層8的表面上，形成硅化鈷膜9a作為發(fā)射極電極 使用。另外，硅化鈷膜9a是本發(fā)明"發(fā)射極電極"的一例。另外，在硅 膜6和擴散層7的規(guī)定區(qū)域上、以及反應(yīng)抑萄'j層8和硅化鈷膜9a的側(cè)面 上，形成氮化硅膜IO。另外，在氮化硅膜10的表面上形成氧化硅膜11。 另外，通過氮化硅膜10和氧化硅膜11構(gòu)成側(cè)壁膜12。另外，在擴散層4 的表面上形成有硅化鈷膜9b。圖2 圖11分別是用于說明本發(fā)明第一實施方式的雙極性晶體管100 的制造工藝的剖面圖。首先，如圖2所示，在硅基板1的表面，使用光刻(lithography)和 蝕刻形成使用STI的元件分離區(qū)域3。接著，從形成元件分離區(qū)域3的面 的上方，在硅基板1的規(guī)定的區(qū)域，例如通過將磷(P)以大約500kev 大約4000kev的注入能量、和大約3.0Xl(^cnr2到大約3.0X 1015cm—2的 摻雜量進行離子注入，且經(jīng)大約100(TC的熱處理，形成集電極層2。另外，代替上述離子注入和熱處理的工序，也可以使用在硅基板1上， 由摻雜了 n型雜質(zhì)后的硅外延層形成集電極層2之后，使用光刻和蝕刻形 成STI等元件分離區(qū)域3。接著，如圖3所示，使用減壓CVD (Chemical Vapor Deposition)法， 在集電極層2和元件分離區(qū)域3的表面上，形成具有大約40nm厚度的SiGe 層5和具有大約40nm厚度的硅膜6。另外，在SiGe層5和硅膜6，以大 約1.0X1019cm—3濃度摻雜硼(B)另外，也可以使SiGe層5的Ge的濃度在SiGe層5內(nèi)為固定，也可 以是Ge的濃度從SiGe層5與硅膜6接觸的一側(cè)向集電極層2逐漸增加的 傾斜型的曲線。此時，Ge的濃度，在與硅膜6接觸一側(cè)也可以實質(zhì)上做 成0%左右，且在與集電極層2接觸的一側(cè)優(yōu)選為大約15% 大約20%左 右。通過將Ge的濃度作為傾斜型的曲線，可以形成使電子加速的電勢斜 坡，因此可以縮短電子在SiGe層5中移動的移動時間。其結(jié)果，可以使 雙極性晶體管100高速動作。接著，使用減壓CVD法，在硅膜6的表面上形成由具有大約20nm 以下、優(yōu)選大約10nm以下的厚度的氮化鈦(TiN)構(gòu)成的反應(yīng)抑制層8。 另外，TiN的鈦(Ti)的組成率為大約45% 大約55%。該組成率優(yōu)選大約50%。另外，反應(yīng)抑制層8，其薄膜的表面不是平坦的，而是由結(jié)晶的 粒徑為大約5nm 大約20nm左右的結(jié)晶粒組成的多晶體(多結(jié)晶)或微 晶體(微結(jié)晶)構(gòu)成。特別是，更優(yōu)選由大約lnm 大約3nm的結(jié)晶粒構(gòu) 成。反應(yīng)抑制層8以與硅膜6接觸的方式形成，且硅膜6的表面的至少一 部分由多晶體覆蓋而構(gòu)成。接著，如圖4所示，使用光刻法，設(shè)置抗蝕劑膜之后，以該抗蝕劑膜 為掩模通過干蝕刻，除去作為基極層使用的SiGe層5、作為發(fā)射極層使用 的硅膜6、反應(yīng)抑制層8的規(guī)定區(qū)域。接著，如圖5所示，使用減壓CVD法，在元件分離區(qū)域3和反應(yīng)抑 制層8的表面上依次形成具有大約200nm厚度的多晶硅膜21和具有大約 100nm厚度的氮化硅膜22。另外多晶硅膜21例如通過將砷(As)或磷(P) 以大約l.OX 102Qcm—3的濃度摻雜，形成為n型。接著，如圖6所示，使用光刻法，設(shè)置抗蝕劑膜后，通過干蝕刻，圖 案化氮化硅膜22、多晶硅膜21和硅膜6。此時，干蝕刻不進行到完全除 去硅膜6為止，以在SiGe層5的表面上殘留有硅膜6的狀態(tài)結(jié)束。由此， 硅膜6形成為剖面具有凸部的形狀。此時多晶硅膜21加工成構(gòu)成發(fā)射極 電極的多晶硅膜21a、和形成于SiGe層5和硅膜6側(cè)面的側(cè)壁膜21b。另 外，氮化硅膜22加工為氮化硅膜22a，起到在后續(xù)工序?qū)Χ嗑Ч枘?1a進 行蝕刻時的掩模的作用。接著，如圖7所示，使用減壓CVD法，以覆蓋整個面的方式，形成 具有大約10nm厚度的氮化硅膜10a。該氮化硅膜10a是通過在700。C的溫 度，對二氯硅烷(SiH2CI2)和氨(NH3)的混合氣體進行加熱處理而形成的。 另外，在氮化硅膜10a的表面上形成具有大約200nm厚度的氧化硅膜lla。 該氧化硅膜11a是通過在72(TC的溫度，對四乙氧基硅烷(f卜，工卜年 、>、>，>，TEOS)和氧(02)的混合氣體進行加熱處理而形成的。接著，如圖8所示，使用干蝕刻，通過深腐蝕(etchback)氧化硅膜 lla的整個面，在硅膜6的凸部、多晶硅膜21a和氮化硅膜22a的周圍形 成氧化硅膜11。在該干蝕刻中，氮化硅膜10a對于氧化硅膜lla的蝕刻選 擇比為10以上，所以即使考慮氧化硅膜ll加工時的制造偏差，也不會通 過蝕刻除去氮化硅膜10a，由此，干蝕刻的蝕刻損害不會涉及到硅膜6，可以將SiGe膜5形成為按照設(shè)計的膜厚度。接著，如圖9所示，使用離子注入法，從氮化硅膜10a和氧化硅膜11 的表面上，例如將BF2以大約lkeV 大約30keV的注入能量和從大約1』 X10"cn^到大約5.0X10"cm—2的摻雜量進行注入，以夾持SiGe層5的方 式形成一對擴散層4。在該注入條件下，因為硼離子(B+)不通過多晶硅 膜21a上的具有大約100nm厚度的氮化硅膜22a，所以多晶硅膜21a不會 被注入硼離子(B+)。接著，如圖10所示，使用RTA (Rapid Thermal Anneal)通過在大約 5秒 大約30秒期間進行大約105(TC的熱處理，在硅膜6中擴散多晶硅 膜21a的n型雜質(zhì)，形成擴散層7。此時，雜質(zhì)(硼)的原子半徑，因為 小到可通過由氮化鈦(TiN)的結(jié)晶顆粒構(gòu)成的反應(yīng)抑制層8的程度，因 此雜質(zhì)可能通過反應(yīng)抑制層8。由此，完成由擴散層4實現(xiàn)的發(fā)射極一基 極接合部。接著，如圖11所示，通過使用磷酸在大約160'C的溫度進行大約20 分鐘的處理，從而除去元件分離區(qū)域3、擴散層4、氮化硅膜22a、(參照 圖10)以及圖中未示出的集電極電極上的規(guī)定表面上氮化硅膜10a。同樣， 通過除去多晶硅21a上的氮化硅膜22a，形成氮化硅膜10和氧化硅膜11 構(gòu)成的側(cè)壁膜12。由此，僅在氧化硅膜ll、硅膜6、擴散層7和多晶硅膜 21a之間形成氮化硅膜10。這樣，氮化硅膜10通過位于氧化硅膜11和硅 膜6之間，實施熱處理時，可以抑制硅膜6中所包括的雜質(zhì)即硼(B)向 氧化硅膜11的擴散。由此，在硅膜6中可以維持規(guī)定的硼(B)雜質(zhì)濃度， 因此可以得到具有按照設(shè)計的特性的雙極性晶體管100。接著，如圖1所示，在多晶硅膜21a和擴散層4的表面上，形成未圖 示的鈷(Co)層之后，通過進行熱處理，形成硅化鈷膜9a和9b。硅化鈷 膜9a為多晶硅和鈷的金屬半導體化合物，起到金屬發(fā)射極電極的作用。 將用于硅化反應(yīng)的鈷的膜厚做成200rnn以上，由此可以使膜厚為200nm的 多晶硅膜21a完全硅化。另外，剩余的鈷使用濕蝕刻去除。硅化鈷膜9a和9b的面電阻值(、>一 卜抵抗値)為大約5 Q /單位面積 (Q/口)，與以往的SiGe層5 (擴散層4)的面電阻值的大約100Q/單位 面積相比為極低的電阻值。由此，可以降低內(nèi)部基極層(SiGe層5和硅膜6中，具有與擴散層7同樣的寬度的位于擴散層7的下部的部分)和與外 部基極層(內(nèi)部基極層以外的基極層)連接的未圖示的基極電極之間所產(chǎn) 生的寄生電阻然后，圖中未示出，將等離子體TEOS膜等的層間絕緣膜堆積在雙極 性晶體管100的表面上之后，對集電極電極部、基極電極部和發(fā)射極電極 部的接觸部開口。而且，通過形成Ti等構(gòu)成的金屬阻擋層、和Al或Al 合金構(gòu)成的導電層，從而形成第一實施方式的雙極性晶體管100。在第一實施方式中，如上所述，在擴散層7和硅化鈷膜9a之間具備 用于抑制自硅化鈷膜9a開始擴散的鈷的透過的反應(yīng)抑制層8，因為由氮化 鈦(TiN)的結(jié)晶粒構(gòu)成的反應(yīng)抑制層8可以抑制原子半徑大的鈷(Co) 的透過，所以可以抑制鈷對擴散層7的擴散。另外，在顆粒邊界擴大時， 因為存在TiN，可以減少Co向TiN下方擴散的面積。由此，可以抑制硅 化反應(yīng)進入到擴散層7。其結(jié)果，因為可以確保擴散層7在硅基板1方向 的深度，所以可以確保雙極性晶體管100的放大率。由此，可以降低擴散 層7的電阻，所以可以增大截止頻率。另外，在第一實施方式中，如上所述，發(fā)射極電極(硅化鈷膜9a)用 金屬半導體化合物的硅化鈷(金屬硅化物)形成，可以容易地減少發(fā)射極 電極和發(fā)射極層(擴散層7)之間的接觸電阻。另外，在第一實施方式中，如上所述，反應(yīng)抑制層8由氮化鈦(TiN) 形成，因為金屬氮化物即氮化鈦的熔點高，且物質(zhì)本身在化學方面穩(wěn)定， 因此可以抑制在硅化鈷膜9a和反應(yīng)抑制層8之間引起化學反應(yīng)。由此， 可以抑制鈷對擴散層7的擴散、和擴散層7的硅化。另外，在第一實施方式中，如上所述，反應(yīng)抑制層8通過結(jié)晶顆粒構(gòu) 成的多晶體或微晶體形成，通過控制結(jié)晶顆粒的大小，可以抑制原子半徑 大的鈷的通過，但可以通過原子半徑小的硼，因此硼對硅膜6的擴散和硅 化鈷膜9a的硅化可以同時進行。由此，可以降低雙極性晶體管100制造 所需要的時間。(第二實施方式)圖12是本發(fā)明第二實施方式的雙極性晶體管110的剖面圖。 在該第二實施方式的雙極性晶體管110中，與上述第一實施方式不同，在擴散層7和反應(yīng)抑制層8之間形成有多晶硅膜13。另外，多晶硅膜13 為本發(fā)明的"第二半導體層"的一例。該多晶硅膜13被注入n型的雜質(zhì) 即砷(As)，通過增加熱處理，多晶硅膜13中所包含的砷擴散到硅膜6。 由此，構(gòu)成為形成擴散層7。另外，第二實施方式的其他的構(gòu)成與上述第一實施方式同樣。 在第二實施方式中，如上所述，通過在擴散層7和反應(yīng)抑制層8之間， 形成多晶硅膜13，因為不經(jīng)由反應(yīng)抑制層8，將多晶硅膜13所包含的砷 擴散到硅膜6形成擴散層7，因此與經(jīng)由反應(yīng)抑制層8形成擴散層7的情 況相比，可以可靠地進行砷對擴散層7的擴散。由此，因為可以確保擴散 層7 (發(fā)射極層)的深度，提高由擴散層7的深度影響的電流放大率。其 結(jié)果，可以減小基極電阻，所以可以提高雙極性晶體管110的性能。 (第三實施方式)圖13是本發(fā)明第三實施方式的半導體裝置12的剖面圖。在該第三實施方式的半導體裝置120中，與上述第一實施方式不同， 在與雙極性晶體管100同一基板上，形成有場效應(yīng)型晶體管130。在半導體裝置120中，在硅基板l的表面，形成用于分離雙極性晶體 管IOO和場效應(yīng)型晶體管130的、使用STI的元件分離區(qū)域3。另外，在 硅基板l的表面，按照夾持溝道區(qū)域的方式隔以規(guī)定的間隔，形成作為場 效應(yīng)型晶體管130的源極/漏極發(fā)揮作用的雜質(zhì)區(qū)域31和雜質(zhì)區(qū)域32。另外，在形成了場效應(yīng)型晶體管130的區(qū)域的硅基板1的表面，形成 自SiON、 A10N、 TiON、 AlSiON以及HfON構(gòu)成的組中選擇的至少一種 材料構(gòu)成的柵極絕緣膜33。另外，在柵極絕緣膜33的表面上，形成Ti、 Co或Ni的金屬與Si或Ge半導體的化合物構(gòu)成的柵極電極34。另外，柵 極電極34的側(cè)面形成側(cè)壁(side wall)絕緣膜35。圖14是用于說明本發(fā)明第三實施方式的半導體裝置120的制造工藝 的剖面圖。參照圖14，對反應(yīng)抑制層8和柵極絕緣膜33的氮化、硅化鈷 膜9a及柵極電極34的硅化進行說明。如圖14所示，使用濺射法，在硅膜6的表面上，形成多晶體或微晶 體的鈦(Ti)層8a。另外，使用濺射法，在硅膜6的規(guī)定區(qū)域上和雜質(zhì)31 以及雜質(zhì)32的規(guī)定區(qū)域上，形成例如包含Hf的絕緣膜33a。另外，可以形成包含Si的絕緣膜來代替包含Hf的絕緣膜33a。接著，經(jīng)由使用氨、N20的氮化處理或使用等離子的氮化處理，對鈦 層8a和絕緣膜33a進行氮化處理。由此，通過同一氮化工序形成由氮化 鈦(TiN)構(gòu)成的反應(yīng)抑制層8和由HfDN構(gòu)成的柵極絕緣膜33。另外， 代替包含Hf的絕緣膜33a在使用包含Si的絕緣膜的情況下，形成有由 SiON構(gòu)成的柵極絕緣膜33。通過在同一工序中進行對柵極絕緣膜33的氮 化處理和對反應(yīng)抑制層8的氮化處理，可以削減工序數(shù)量，且可以降低成 本。另外，雙極性晶體管100的硅化鈷膜9a (發(fā)射極電極)、和場效應(yīng)型 晶體管130的柵極電極34，如圖13所示，在多晶硅膜21a (參照圖11)， 和硅化前的柵極電極(未圖示)的表面，通過實施熱處理例如形成鈷，可 以通過同一工序形成。另外，雙極性晶體管100的硅化鈷膜9a中，從表面開始到反應(yīng)抑制 層8，因為雜質(zhì)快速擴散，所以雜質(zhì)濃度高且均一。因為可以抑制雜質(zhì)在 反應(yīng)抑制層8更下層的擴散層7 (發(fā)射極層)中的擴散，所以雜質(zhì)的濃度， 在反應(yīng)抑制層8附近高，朝向基極層(SiGe層5和硅膜6)側(cè)減少。通過 使擴散層7成為濃度減小的雜質(zhì)曲線，因為雜質(zhì)的濃度越低雜質(zhì)的擴散速 度越小，因此可以減小元件特性對于熱容量變化的偏差。 (第四實施方式)圖15是本發(fā)明第四實施方式的半導體裝置140的剖面圖。在該第四實施方式的半導體裝置140中，與上述第三實施方式不同， 在場效應(yīng)型晶體管150中形成反應(yīng)抑制層8b。在場效應(yīng)型晶體管150中，在硅基板1的表面，形成由SiON構(gòu)成的 柵極絕緣膜33b。另外，在柵極絕緣膜33b的表面上，形成包含氮化鈦(TiN) 的反應(yīng)抑制層8b。另外，反應(yīng)抑制層8b是本發(fā)明"第二反應(yīng)抑制層"的 一例。另外，在反應(yīng)抑制層8b的表面上，形成Ti、 Co或Ni金屬和Si或 Ge的半導體的化合物構(gòu)成的柵極電極34。另外，在反應(yīng)抑制層8b和柵極 電極34的側(cè)面，形成側(cè)壁絕緣膜35。圖16是用于說明本發(fā)明第四實施方式的半導體裝置140的制造工藝 的剖面圖。參照圖16，對反應(yīng)抑制層8和反應(yīng)抑制層8b的制造工藝進行說明。在硅膜6的規(guī)定區(qū)域上和雜質(zhì)區(qū)域31及雜質(zhì)區(qū)域32的規(guī)定區(qū)域上， 例如通過熱氧化法形成由Si02構(gòu)成的絕緣膜33b。接著，使用減壓CVD法，在硅基板1的整個面形成具有大約20nm 以下優(yōu)選大約10nm以下的厚度的氮化鈦(TiN)構(gòu)成的反應(yīng)抑制層8。另 外，TiN的鈦(Ti)的組成率為大約45% 大約55%。另外，反應(yīng)抑制層 8其薄膜表面不平坦，優(yōu)選由結(jié)晶的粒徑為大約5nm 大約20nm左右的 結(jié)晶粒組成的多晶體或微晶體構(gòu)成。特別是，更優(yōu)選為由大約lnm 大約 3nm的結(jié)晶顆粒構(gòu)成。接著，如圖16所示，通過RIE法除去硅基板1的 整個面所形成的反應(yīng)抑制層8的規(guī)定區(qū)域。由此，在同一工序中形成在硅 膜6的表面上形成的反應(yīng)抑制層8和在柵極絕緣膜33b的表面上形成的反 應(yīng)抑制層8b。在第四實施方式中，如上所述，通過在柵極絕緣膜33b和柵極電極34 之間具備反應(yīng)抑制層8b，可以抑制柵極電極34的耗盡。通過將該結(jié)構(gòu)與 反應(yīng)抑制層8b在同一工序中形成，可以降低成本。 (第五實施方式)圖17是本發(fā)明第五實施方式的半導體裝置160的剖面圖。在該第五實施方式的半導體裝置160中，與上述第一實施方式不同， 以與圖中未示的雙極性晶體管鄰接的方式，形成p型場效應(yīng)型晶體管170 和n型場效應(yīng)型晶體管180。在半導體裝置160中，在硅基板l的表面，形成用于分離雙極性晶體 管和場效應(yīng)型晶體管170和場效應(yīng)型晶體管180的、使用了 STI的元件分 離區(qū)域40。另外，在場效應(yīng)型晶體管170中，在硅基板l的表面，按照夾 持溝道區(qū)域的方式，隔以規(guī)定的間隔，形成作為場效應(yīng)型晶體管170的源 極/漏極發(fā)揮作用的p+型的雜質(zhì)區(qū)域41和P+型的雜質(zhì)區(qū)域42。另外，在場效應(yīng)型晶體管180中，在硅基板l的表面，按照夾持溝道 區(qū)域的方式，隔以規(guī)定間隔，形成作為場效應(yīng)型晶體管180的源極/漏極發(fā) 揮功能的n+型的雜質(zhì)區(qū)域43和n+型的雜質(zhì)區(qū)域44。另外，在形成了場效應(yīng)型晶體管170的區(qū)域的硅基板1的表面，形成 由HfON構(gòu)成的柵極絕緣膜45，且在形成了場效應(yīng)型晶體管180的區(qū)域的硅基板1的表面，形成由HfON構(gòu)成的柵極絕緣膜46。另外，在柵極絕緣膜45的表面上，形成由鉑(Pt)硅化后的柵極電 極47。另外，在柵極電極47的側(cè)面，形成側(cè)壁絕緣膜48。另外，在柵極絕緣膜46的表面上，形成半導體層49。另外，半導體 層49是本發(fā)明"第三半導體層"的一例。在半導體層49的表面上，形成 由氮化鈦(TiN)構(gòu)成的反應(yīng)抑制層8c。另外，反應(yīng)抑制層8c，是本發(fā)明 "第二反應(yīng)抑制層"的一例。另外，構(gòu)成為通過同一工序形成在雙極性晶 體管100中形成的反應(yīng)抑制層8和在場效應(yīng)型晶體管180中形成的反應(yīng)抑 制層8c。另外，在反應(yīng)抑制層8c的表面上形成由鉑(Pt)硅化后的柵極 電極50。在半導體層49、反應(yīng)抑制層8c、柵極電極50的側(cè)面形成側(cè)壁絕 緣膜51。作為高介電常數(shù)的柵極絕緣膜而被期望的HfOx， Si或通常的硅化物 的功函數(shù)在傳導帶側(cè)牽制(t。二y夕'，pinning)著費米能級(7工》$ 1/ 容易使p型場效應(yīng)型晶體管的閾值電壓(Vt)上升，成為低電壓 驅(qū)動元件時的障礙。作為避免該問題的方法之一，公知有在柵極電極形成富含金屬硅化物(乂夕少y 、乂于卜i;廿^ K)，到柵極絕緣膜為止，形成金屬的組成比大的硅化物的方法。由此，將柵極的執(zhí)行功函數(shù)控制在接近 金屬本身的功函數(shù)的值。在第五實施方式中，如上所述，在半導體裝置160中，由鉑對p型場 效應(yīng)型晶體管170的柵極電極47進行硅化，容易控制在柵極電極47中形 成耗盡層，且可以實現(xiàn)p型場效應(yīng)型晶體管170的柵極用功函數(shù)。另外， 通過在n型的場效應(yīng)型晶體管180中設(shè)置反應(yīng)抑制層8c，因為從柵極電 極50的表面到反應(yīng)抑制層8c進行硅化，所以可以抑制在柵極電極50中 形成耗盡層。另外，反應(yīng)抑制層8c下的半導體層49，與柵極電極50相比 因為形成金屬組成比小的硅化物，所以容易實現(xiàn)n型場效應(yīng)型晶體管180 的柵極用的功函數(shù)。另外，此次公開的實施方式，所有的都是示例，并不能認為是對本發(fā) 明的限制。本發(fā)明的范圍并不是上述實施方式所說明的，而是由權(quán)利要求 的范圍所表示，而且，包括在與權(quán)利要求的范圍均等意思和范圍內(nèi)的所有 變形。 -例如，在上述第一實施方式 第五實施方式中，例示了由氮化鈦(TiN) 構(gòu)成的反應(yīng)抑制層，但是，本發(fā)明并不局限于此，也可以形成由氮化鉭構(gòu) 成的反應(yīng)抑制層。另外，在上述第一實施方式 第五實施方式中，作為發(fā)射極電極(硅 化鈷膜9a)，例示了形成使鈷與硅進行硅化反應(yīng)后的硅化鈷(Co)膜，但 是，本發(fā)明并不局限于此，也可以形成將鈦(Ti)或鎳(Ni)與硅產(chǎn)生硅 化反應(yīng)后的硅化物膜。另外，在上述第一實施方式 第五實施方式中，作為發(fā)射極電極(硅 化鈷膜9a)，例示了使鈷與硅進行硅化反應(yīng)后的硅化鈷(Co)膜，但是， 本發(fā)明并不局限于此，也可以使硅與金屬硅化反應(yīng)，形成發(fā)射極電極，也 可以代替硅使用鍺(Ge)形成發(fā)射極電極。
權(quán)利要求
1、一種半導體裝置，具備發(fā)射極層；發(fā)射極電極，其形成在所述發(fā)射極層的表面上，且由金屬和半導體的金屬半導體化合物構(gòu)成；第一反應(yīng)抑制層，其形成在所述發(fā)射極層和所述發(fā)射極電極之間，用于抑制從所述發(fā)射極電極擴散的所述金屬的透過。
2、 根據(jù)權(quán)利要求l所述的半導體裝置，其特征在于， 所述金屬半導體化合物包括金屬硅化物。
3、 根據(jù)權(quán)利要求1或2所述的半導體裝置，其特征在于， 所述第一反應(yīng)抑制層包括氮化鉭(TaN)或氮化鈦(TiN)。
4、 根據(jù)權(quán)利要求3所述的半導體裝置，其特征在于， 所述第一反應(yīng)抑制層由多晶體或微晶體形成。
5、 根據(jù)權(quán)利要求1 4中的任一項所述的半導體裝置，其特征在于， 還具備包含雜質(zhì)的第二半導體層，其形成在所述發(fā)射極層和所述第一反應(yīng)抑制層之間。
6、 根據(jù)權(quán)利要求1 5中的任一項所述的半導體裝置，其特征在于， 還具備柵極絕緣膜；柵極電極，其形成在所述柵極絕緣膜的表面上，包括與構(gòu)成所述發(fā)射 極電極的所述金屬半導體化合物相同材質(zhì)的金屬半導體化合物；及第二反應(yīng)抑制層，其形成在所述柵極絕緣膜和所述柵極電極之間，用 于抑制從所述柵極電極擴散的金屬的透過。
7、 根據(jù)權(quán)利要求6所述的半導體裝置，其特征在于， 還具備包含雜質(zhì)的第三半導體層，其形成在所述柵極絕緣膜和所述第二反應(yīng)抑制層之間。
8、 一種半導體裝置的制造方法，具備 形成發(fā)射極層的工序；在所述發(fā)射極層的表面上，形成用于抑制金屬的透過的第一反應(yīng)抑制層的工序；及在形成所述第一反應(yīng)抑制層之后，在所述第一反應(yīng)抑制層的表面上形 成由金屬和半導體的金屬半導體化合物構(gòu)成的發(fā)射極電極的工序。
9、 根據(jù)權(quán)利要求8所述的半導體裝置的制造方法，其特征在于， 形成由所述金屬和半導體的金屬半導體化合物構(gòu)成的發(fā)射極電極的工序，包括在所述第一反應(yīng)抑制層的表面上形成硅層之后，通過使所述硅 層與金屬進行熱反應(yīng)，形成由金屬硅化物構(gòu)成的發(fā)射極電極的工序。
10、 根據(jù)權(quán)利要求8或9所述的半導體裝置的制造方法，其特征在于， 所述第一反應(yīng)抑制層由氮化鉭(TaN)或氮化鈦(TiN)形成。
11、 根據(jù)權(quán)利要求8 10中的任一項所述的半導體裝置的制造方法， 其特征在于，還具備在形成所述第一反應(yīng)抑制層的工序之前，在所述發(fā)射極層的 表面上，形成含有雜質(zhì)的第二半導體層的工序。
12、 根據(jù)權(quán)利要求8 11中的任一項所述的半導體裝置的制造方法， 其特征在于，還具備下述工序 形成柵極絕緣膜；在所述柵極絕緣膜的表面上，形成用于抑制金屬的透過的第二反應(yīng)抑 制層；及在所述第二反應(yīng)抑制層形成后，在所述第二反應(yīng)抑制層的表面上，形 成柵極電極的工序，該柵極電極包含與構(gòu)成所述發(fā)射極電極的所述金屬半 導體化合物相同材質(zhì)的金屬半導體化合物。
13、 根據(jù)權(quán)利要求12所述的半導體裝置的制造方法，其特征在于， 所述第一反應(yīng)抑制層和所述第二反應(yīng)抑制層通過同一工序形成。
14、 根據(jù)權(quán)利要求12或13所述的半導體裝置的制造方法，其特征在于，還具備在形成所述第二反應(yīng)抑制層的工序之前，在所述柵極電極的表面上， 形成包含雜質(zhì)的第三半導體層的工序。
全文摘要
本發(fā)明提供一種可以抑制硅化反應(yīng)進入到發(fā)射極層的半導體裝置。該半導體裝置(雙極性晶體管100)，具備擴散層(7)；硅化鈷膜(9a)，其形成在擴散層(7)的表面上，由金屬和半導體的金屬半導體化合物構(gòu)成；反應(yīng)抑制層(8)，其形成在擴散層(7)和硅化鈷膜(9a)之間，用于抑制從硅化鈷膜(9a)擴散的金屬的透過。
文檔編號H01L29/73GK101226957SQ20071014713
公開日2008年7月23日 申請日期2007年8月30日 優(yōu)先權(quán)日2006年8月31日
發(fā)明者內(nèi)藤慎哉, 徹 壇, 藤原英明 申請人:三洋電機株式會社