專利名稱：保護(hù)連接墊的晶片級封裝的切割方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可保護(hù)連接墊的晶片級封裝的切割方法，特別是一種在 上蓋晶片形成預(yù)切割道，以簡化切割工藝、提高成品率并保護(hù)連接墊的晶片 級封裝的切割方法。
背景技術(shù)：
半導(dǎo)體元件的封裝(packaging)為其工藝的重要步驟，所謂封裝是指將裝 置中的核心結(jié)構(gòu)組合起來，封裝的作用在于保護(hù)脆弱的半導(dǎo)體元件(如光學(xué) 元件、微機(jī)電元件等)免于受外在環(huán)境的侵害(如機(jī)械力傷害或微粒污染等)， 并負(fù)起機(jī)械支撐與信號輸出或輸入的功能。
已知的封裝工藝如下:首先將已完成加工藝加工的晶片切割分離為一顆 顆的管芯(die)，將一顆顆分離的管芯放置在導(dǎo)線架上并以環(huán)氧(epoxy)固定， 此步驟稱的為粘晶(mount)，再經(jīng)由打線或倒裝片等步驟，將前述的管芯封裝 完成。此種封裝方式所生產(chǎn)的封裝管芯尺寸略大，且封裝過程繁瑣，并不符 合目前電子產(chǎn)品講求輕薄且體積小的訴求，且需個(gè)體化作業(yè)，甚者需要人工 作業(yè)，并不適合批量生產(chǎn)；再者，此種封裝技術(shù)的瓶頸常出現(xiàn)在后期的切割 工藝當(dāng)中，外來的機(jī)械力可能造成結(jié)構(gòu)性的破壞，且切割的過程中所產(chǎn)生的 微?？赡軙廴井a(chǎn)品，致使成品率下降。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種保護(hù)連接墊的晶片級封裝的切割方法， 以提升產(chǎn)品成品率與可靠度。
為達(dá)上述目的，本發(fā)明提供一種保護(hù)連接墊的晶片級封裝的切割方法。 首先，提供一上蓋晶片，該上蓋晶片包含一正面與一背面，并自該上蓋晶片 的該正面進(jìn)行一表面定義工藝，同時(shí)形成多個(gè)腔體及多個(gè)預(yù)切割道于該上蓋 晶片，且各該預(yù)切割道的深度小于該上蓋晶片的厚度。還提供一元件晶片， 該元件晶片的一表面設(shè)有多個(gè)元件以及多個(gè)連接墊，接著接合該上蓋晶片與
該元件晶片，這些腔體與該元件晶片形成多個(gè)氣密腔，分別密封這些元件， 然后自該上蓋晶片的該背面進(jìn)行一上蓋晶片切割工藝，沿著這些預(yù)切割道切 割該上蓋晶片后，使得未與元件晶片接合的部分該上蓋晶片脫離，以暴露出 該元件晶片表面的這些連接墊，之后進(jìn)行一元件晶片切割工藝，形成多個(gè)獨(dú) 立的封裝管芯。
此一晶片級封裝的切割方法可簡化切割工藝，P條低因切割所造成的破壞
及污染，并且適用于一般電子元件、微機(jī)電元件(MEMS device)及光學(xué)元件 (optical device)的封裝，能有效降低后段工藝(如晶片切割、裂片、清洗…等) 造成的成品率損失。此外，此項(xiàng)技術(shù)可相容于一般半導(dǎo)體工藝、適用于批次 生產(chǎn)且具有量測容易、高成品率等優(yōu)勢，并能克服已知技術(shù)的難題。


圖1至圖6為依據(jù)本發(fā)明的一優(yōu)選實(shí)施例所繪示的晶片切割的制作方法 的示意圖。
圖7至圖10為依據(jù)本發(fā)明的另一優(yōu)選實(shí)施例所繪示的晶片切割的制作 方法的示意圖。
附圖標(biāo)記"i兌明
10矛 一曰曰巧12第二晶片
14上蓋晶片16上蓋晶片的正面
18腔體20預(yù)切割道
22元件晶片24元件晶片的表面
26元件28連接墊
30接合材料32氣密腔
34上蓋晶片的背面36切割道
38封裝管芯42第一晶片
421第一晶片的正面422部分的第一晶片
423第一晶片的背面44楚 一 曰 fc!r 矛^日巧
46粘著層48晶片載具
50腔體邊渠52預(yù)切割道
54腔體56上蓋晶片
561 上蓋晶片的正面
具體實(shí)施例方式
請參考圖1至圖6,圖1至圖6為依據(jù)本發(fā)明的一優(yōu)選實(shí)施例所繪示的 晶片切割的制作方法的示意圖。如圖1所示，提供第一晶片IO以及第二晶 片12，，透過陽才及才妄合(anodic bonding)、共晶才妻合(eutectic bonding)、融合才矣 合(fusion bonding)或等離子體活4b才妄合法(plasma activation bonding)等已^口 的晶片接合工藝接合第一晶片IO與第二晶片12，以形成上蓋晶片14。第一 晶片IO可包含一標(biāo)準(zhǔn)晶片、 一硅晶片或一定義有圖案的晶片，第二晶片12 可以是一玻璃晶片或是一封裝晶片、 一硅晶片或是其他材料的晶片，再者上 蓋晶片14的選擇不限于本優(yōu)選實(shí)施例所述由兩片晶片接合而得，單片的標(biāo) 準(zhǔn)晶片或硅晶片亦可當(dāng)作上蓋晶片14使用。
如圖2所示，進(jìn)行一表面圖案定義工藝，在上蓋晶片14的一正面16同 時(shí)形成多個(gè)腔體(cavity)18以及多條預(yù)切割道(precutting line/ prescribe line) 20。本優(yōu)選實(shí)施例為先形成一光致抗蝕劑層(圖未示)于上蓋晶片14的正面 16,接著以具有腔體圖案及預(yù)切割道圖案的一光掩模進(jìn)行曝光顯影工藝，目 的在于將腔體圖案及預(yù)切割道圖案轉(zhuǎn)移至該光致抗蝕劑層，然后再進(jìn)行一蝕 刻工藝，例如一濕蝕刻工藝或一干蝕刻工藝，對第一晶片IO進(jìn)行蝕刻，在 上蓋晶片14的正面16同時(shí)定義出腔體18及預(yù)切割道20，其中腔體18的大 小在此不作特定的限制，而預(yù)切割道20的線寬則是越小越好，優(yōu)選的線寬 小于70微米(micro-meter， jli m)。
以圖2為例，通過一感應(yīng)式等離子體耦合(inductive coupling plasma， ICP) 蝕刻工藝，來進(jìn)行本優(yōu)選實(shí)施例的表面圖案定義工藝，以SF6、 0^8及02 等為蝕刻氣體，蝕刻時(shí)的線圈功率(coilpower)約在0-3000瓦(W)之間，平臺 電源功率(platen power )約為介于0-250瓦之間，預(yù)切割道20的深度通常會 小于腔體18本身的深度，且預(yù)切割道20的設(shè)計(jì)是以不貫穿上蓋晶片14為 原則，其深度可小于或等于第一晶片10本身的厚度。以本優(yōu)選實(shí)施例為例， 腔體18與預(yù)切割道20優(yōu)選的線寬比可小于10比1，腔體18與預(yù)切割道20 的深度約為500Mm與200jum，然而預(yù)切割道20的深度以不蝕穿上蓋晶片 14為原則，例如其深度可達(dá)450 ju m。在工藝上，腔體18和預(yù)切割道20的 深度可會隨著線寬大小而變動(dòng)，由于預(yù)切割道20的線寬小于腔體18,由此，
在感應(yīng)式等離子體耦合蝕刻工藝完成后，各預(yù)切割道20的深度將小于各腔 體18的深度。此外，預(yù)切割道20的深度將隨線寬增加而加深，例如預(yù)切割 道20的線寬設(shè)定在5微米時(shí)，其深度約在200微米左右，然而當(dāng)預(yù)切割20 的線寬放大到50微米時(shí)，其深度將隨的加深至390微米左右，由此觀的， 本發(fā)明預(yù)切割道20深度及線寬大小可視不同需求作調(diào)整。
如圖3所示，另提供元件晶片22,元件晶片22的表面24上設(shè)有多個(gè)元 件(device)26及多個(gè)作為電極的連接墊28,元件26可包含光學(xué)元件、微機(jī)電 元件或一般電子元件。其后，在上蓋晶片14欲與元件晶片22接合的第一晶 片10表面形成接合材料30，例如以網(wǎng)印的方式在第一晶片IO表面網(wǎng)印一層 玻璃膠(glass frit).，或是以其他工藝方式將具有接合能力的材料，例如高分子 接合材料或金屬，涂布或沉積于上蓋晶片14的正面16。接合材料30并不限 于形成在上蓋晶片14的正面16，亦可形成于元件晶片22的表面24相對應(yīng) 的位置。另外要補(bǔ)充說明的是，本發(fā)明的工藝順序不限于本優(yōu)選實(shí)施例所述 先在上蓋晶片14的正面16形成預(yù)切割道20再形成接合材料30,亦可先在 上蓋晶片14的正面形成接合材料30后，再形成預(yù)切割道20。
接著如圖4所示，氣密性接合上蓋晶片14與元件晶片22，其接合的方 式可如本優(yōu)選實(shí)施例所示利用玻璃膠接合(glass frit bonding)或是通過共晶接 合的方式接合兩晶片，且上蓋晶片14的腔體18將分別對應(yīng)至設(shè)于元件晶片 22的表面24的元件26,接合后腔體18與元件晶片22間形成多個(gè)氣密腔 (sealing chamber)32，將這些元件26分別密封在各個(gè)氣密腔32中，以保護(hù)位 于氣密腔32內(nèi)的元件26。
請參考圖5，進(jìn)行一上蓋晶片切割工藝，自上蓋晶片14的背面34并沿 著預(yù)切割道20切穿上蓋晶片14。由圖6可知，當(dāng)一切割刀具進(jìn)行上蓋晶片 14切割工藝時(shí)，切割刀具所形成的多個(gè)切割道36線寬可較預(yù)先形成的預(yù)切 割道20大，但不以此為限。由于預(yù)先形成的預(yù)切割道20十分狹窄，4又有少 量的水流可以沿著預(yù)切道20流下，因此切割過程中所產(chǎn)生細(xì)^:的硅渣或其 他污染較不易損傷元件晶片22上的連接墊28,以維持產(chǎn)品電性穩(wěn)定及避免 連接墊28遭受污染， 一般來說，當(dāng)先形成的預(yù)切割道20線寬越小時(shí)，在晶 片切割工藝中，連接墊28被污染或損毀的機(jī)率也就越低，產(chǎn)品成品率也就 越好。然而，切穿上蓋晶片14的方法不限于上述的切割刀具，另可改以干 蝕刻工藝或濕蝕刻工藝進(jìn)行的，所形成的切割道36線寬大小可作適度調(diào)整，
例如形成與預(yù)切割道20線寬大小相同的切割道36，同樣可以達(dá)成切割上蓋 晶片14的目的。此外，若上蓋晶片14中的第二晶片12為玻璃晶片或是其 他可透光的晶片，進(jìn)行本晶片切割工藝時(shí)，若預(yù)先形成的預(yù)切道20深度觸 及第二晶片12時(shí)，進(jìn)行晶片切割工藝前可清楚看到預(yù)切割道20的位置，因 此能精準(zhǔn)控制切割位置，并降低切割誤差。
請參考圖6，將未與元件晶片22接合的部分上蓋晶片14移除后，使原 本被遮蓋的連接墊28外露，此時(shí)，可直接進(jìn)行一晶片級測試(wafer level test), 對于所有封裝于密封腔32內(nèi)的元件26同步進(jìn)行功能或電性上的測試。之后， 再進(jìn)行一元件晶片切割工藝，分離這些氣密腔32及設(shè)于氣密腔32內(nèi)的元件 26,以形成多個(gè)獨(dú)立封裝的管芯38，上述封裝管芯38再通過后續(xù)的加工組 裝，即可運(yùn)用在各式的消費(fèi)性電子產(chǎn)品中。
除前述的優(yōu)選實(shí)施例外，本發(fā)明另提供一種晶片級封裝的切割方法，除 適用于一般電機(jī)電子元件的封裝夕卜，特別適用于電荷耦合器(Charge-Coupled Device, CCD )、互補(bǔ)金屬氧化物感應(yīng)器(CMOS Image Sensor, CIS)等光學(xué)感測 元件，或是數(shù)字光源處理(Digital Light Processing, DLP)、單晶珪液晶顯示 面板(Liquid Crystal on Silicon, LCoS)等光學(xué)顯示元件的封裝，其實(shí)施流程如 圖7至圖10所示。考量光學(xué)元件在封裝后對光線入射的精細(xì)要求，封裝光 學(xué)元件得上蓋晶片包含第一晶片42(如圖7所示)以及一透明材料的第二晶片 44(如圖10所示)，其中第一晶片42可包含一標(biāo)準(zhǔn)晶片或一硅晶片，優(yōu)選的 第二晶片44材料包含一玻璃晶片或一石英晶片。請參考圖7,為確保在工藝 中透明材料的第二晶片44表面的完整性，在本優(yōu)選實(shí)施例中，先將第一晶 片42以粘著層46,例如一紫外線膠帶(UVtape)、熱分離膠帶(thermal release tape)或是其他具有雙面粘性的接合物質(zhì)，將第一晶片42固定至晶片載具 (carrier) 48,例如一玻璃晶片或是一硅晶片。然后如圖8所示，對第一晶片 42的正面421進(jìn)行一表面定義工藝，例如在第一晶片42的正面421上先形 成一光致抗蝕劑層(圖未示)接著以具有腔體邊渠(cavity trench)圖案及預(yù)切割 道圖案的一光掩模進(jìn)行曝光顯影工藝，目的在于將腔體邊渠圖案及預(yù)切割道 圖案轉(zhuǎn)移至該光致抗蝕劑層，然后再進(jìn)行一蝕刻工藝，例如一濕蝕刻工藝或 一干蝕刻工藝，對第一晶片42進(jìn)行蝕刻，在正面421同時(shí)定義出腔體邊渠 50及預(yù)切割道52。在本優(yōu)選實(shí)施例中，定義這些腔體邊渠50及這些預(yù)切割 道52通過一感應(yīng)式等離子體耦合燭刻工藝，來進(jìn)行本優(yōu)選實(shí)施例的表面圖
案定義工藝，以SF6、C4F8及02等為蝕刻氣體，蝕刻時(shí)的線圏功率約在0-3000 瓦之間，平臺電源功率約為介于0-250瓦之間，預(yù)切割道52的深度通常會 小于腔體邊渠50的深度，且本優(yōu)選實(shí)施例的腔體邊渠50貫穿第一晶片42, 而預(yù)切割道52的設(shè)計(jì)是以不貫穿第一晶片42為原則，其深度可小于或等于 第一晶片42本身的厚度。為使能更清楚了解本發(fā)明中腔體邊渠50與預(yù)切割 道52的位置及圖案，如圖9所示，圖9為經(jīng)歷表面定義工藝后的第一晶片 42的俯面示意圖，其中圖9中的切線AA，對應(yīng)至圖8的AA，，以本優(yōu)選實(shí)施 例為例，腔體邊渠50與預(yù)切割道52的線寬約為500|Lim與3 jum，優(yōu)選的 線寬比可小于10比l，腔體邊渠50與預(yù)切割道52的深度約為500ium與200 jum，其中預(yù)切割道52的深度以不蝕穿第一晶片42,其深度可達(dá)450jum, 此外，腔體邊渠50圍成一 "口"字型，分別將一部分的第一晶片422包圍。
之后請參考圖10,移除粘著層46及晶片載具48,并將定義有預(yù)切割道 圖案的第一晶片42的背面423接合至第二晶片44。由于本優(yōu)選實(shí)施例所使 用第一晶片為一標(biāo)準(zhǔn)厚度的硅晶片，其厚度約在500微米左右，利用移除粘 著層的工藝，例如:以紫外線膠帶為粘著層46時(shí)，利用一紫外線輻射(UV radiation)工藝，使紫外線膠帶失去粘性；或者，以熱分離膠帶為粘著層46 時(shí)，則利用一加熱工藝，使熱分離膠帶失去粘性，之后即可利用晶片夾具或 靜電吸盤等搬移晶片的設(shè)備將第一晶片42與粘著層46和晶片載具48分離。 由于在前一步驟時(shí)，部分的第一晶片422被腔體邊渠50所包圍并獨(dú)立出來， 在移除黏著層46的同時(shí)，位于腔體邊渠52間的部分第一晶片422將會留滯 在粘著層46上，而與定義有預(yù)切割道52的第一晶片42分離。當(dāng)接合至第 二晶片44后，由于原本位于預(yù)切割道52間的部分第一晶片422已被移除， 空出來的空間將與接合的第二晶片44共同形成多個(gè)腔體54,因此，接合后 的第一晶片42與第二晶片44構(gòu)成上蓋晶片56，且上蓋晶片56的正面561 定義有腔體圖案及預(yù)切割道圖案，供后續(xù)進(jìn)行封裝之用。之后的封裝流程與 前一優(yōu)選實(shí)例相同，其流程示意圖及相關(guān)說明請參考前一優(yōu)選實(shí)施例的圖3 至圖6,以形成多個(gè)獨(dú)立封裝的管芯，過程將不在此重新描述。
與前一優(yōu)選實(shí)施例相比，本優(yōu)選實(shí)施例在定義第一晶片42的正面圖案 時(shí)，僅蝕刻出線寬約500|am的腔體邊渠50，以獨(dú)立出腔體邊渠50間的部 分第一晶片42,在移除粘著層46時(shí)，將腔體邊渠50間的部分第一晶片422 一并移除，并與第一晶片42與第二晶片44接合為上蓋晶片56后，原本的
腔體邊渠50即為為腔體54的邊界，在上蓋晶片56的正面561定義出腔體 54的大小及圖案，由此可知，在蝕刻第一晶片42的正面421時(shí)(如圖9所示)， 僅需蝕刻出腔體邊渠50以簡單定義出腔體54的邊界，不需對整個(gè)腔體52 的圖案進(jìn)行蝕刻，可大幅縮減工藝中所需的蝕刻時(shí)間。再者，第一晶片42 在腔體邊渠50及預(yù)切割道52后才與第二晶片44接合，第二晶片44并未經(jīng) 歷多次的蝕刻工藝，以確保第二晶片44表面的平整，以免在封裝后光線穿 透時(shí)發(fā)生不必要的散射或反射。
由前述的這些優(yōu)選實(shí)施例可知，本發(fā)明運(yùn)用一表面定義工藝，僅以單一 的工藝步驟，在上蓋晶片上同時(shí)形成多個(gè)腔體及多條預(yù)切割道，取代已知需 以二次以上的工藝步驟分別形成腔體或切割道的工藝方法，縮短整體的工藝 時(shí)間并有效簡化晶片接合后的切割工藝，且可精準(zhǔn)控制欲切割位置及深度。 由于預(yù)先形成的預(yù)切割道線寬十分狹小，可有效避免在切穿上蓋晶片過程中 的硅渣或污染攻擊元件晶片上的連接墊，防止連接墊表面污染的情事發(fā)生。 再者，在分割為個(gè)別的封裝管芯之前，整片已封裝的晶片即可直接參與檢測， 又，分割后的封裝管芯與棵晶大小相近，符合電子商品微型化的潮流，并適 于批量生產(chǎn)，為本發(fā)明的優(yōu)勢所在。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等同變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1、一種保護(hù)連接墊的晶片級封裝的切割方法，包含提供一上蓋晶片，該上蓋晶片包含正面與背面；自該上蓋晶片的該正面進(jìn)行一表面定義工藝，以同時(shí)于該上蓋晶片中形成多個(gè)腔體及多個(gè)預(yù)切割道，且各該預(yù)切割道的深度小于各該腔體的深度；提供一元件晶片，該元件晶片的表面設(shè)有多個(gè)元件以及多個(gè)連接墊；接合該上蓋晶片與該元件晶片，將這些腔體對齊這些元件以使得該上蓋晶片與該元件晶片之間形成多個(gè)氣密腔，分別密封各該元件；自該上蓋晶片的該背面進(jìn)行一上蓋晶片切割工藝，沿著這些預(yù)切割道切割該上蓋晶片，使得未與該元件晶片接合的部分該上蓋晶片脫離以暴露出該元件晶片的這些連接墊；以及進(jìn)行一元件晶片切割工藝，形成多個(gè)獨(dú)立的封裝管芯。
2、 如權(quán)利要求1所述的切割方法，其中該預(yù)切割道的線寬小于70微米。
3、 如權(quán)利要求1所述的切割方法，其中該表面定義工藝為一蝕刻工藝。
4、 如權(quán)利要求3所述的切割方法，其中這些預(yù)切割道的線寬小于這些腔體的線寬，由此在該蝕刻工藝后這些預(yù)切割道的深度小于這些腔體的深度。
5、 如權(quán)利要求1所述的切割方法，其中該上蓋晶片切割工藝包含一蝕刻工藝。
6、 如權(quán)利要求1所述的切割方法，其中該上蓋晶片切割工藝包含利用一切割刀具進(jìn)行該上蓋晶片切割工藝。
7、 如權(quán)利要求1所述的切割方法，另包含有于該元件晶片的這些連接墊外露之后，進(jìn)行一晶片級測試。
8、 一種保護(hù)連接墊的晶片級封裝的切割方法，包含 提供第一晶片；提供一粘著層，固定該第一晶片的一背面至一晶片載具； 自該第一晶片的一正面進(jìn)行一表面定義工藝，同時(shí)形成多個(gè)腔體邊渠及多個(gè)預(yù)切割道于該第一晶片，這些腔體邊渠位于這些預(yù)切割道間并包圍部分的第一晶片，且各該預(yù)切割道的深度小于各該腔體邊渠的深度；移除該祐著層、該晶片載具及被這些腔體邊渠包圍的部分第一晶片；接合該第一晶片的該背面至第二晶片，形成一上蓋晶片，以在該上蓋晶片的一正面形成多個(gè)定義于這些預(yù)切割道間的腔體；提供一元件晶片，該元件晶片的一表面設(shè)有多個(gè)元件以及多個(gè)連接墊； 接合該上蓋晶片與該元件晶片，使這些腔體與該元件晶片形成多個(gè)氣密腔，各自密封這些元件；自該上蓋晶片的一背面進(jìn)行一上蓋晶片切割工藝，沿著這些預(yù)切割道切割該上蓋晶片，使得未與該元件晶片接合的部分該上蓋晶片脫離，以暴露出該元件晶片的這些連接墊； 進(jìn)行一晶片級測試；以及進(jìn)行一元件晶片切割工藝，形成多個(gè)獨(dú)立封裝的管芯。
9、 如權(quán)利要求8所述的切割方法，其中該第二晶片包含一玻璃晶片或 一石英晶片。
10、 如權(quán)利要求8所述的切割方法，其中該預(yù)切割道的線寬小于70微米。
11、 如權(quán)利要求8所述的切割方法，其中各該腔體與各該預(yù)切割道的線 寬比小于10比1。
12、 如權(quán)利要求8所述的切割方法，其中該表面定義工藝為一蝕刻工藝。
13、 如權(quán)利要求12所述的切割方法，其中這些預(yù)切割道的線寬小于這 些腔體邊渠的線寬，由此于該蝕刻工藝后這些預(yù)切割道的深度小于這些腔體 邊渠的深度。
14、 如權(quán)利要求8所述的切割方法，其中該上蓋晶片切割工藝包含一蝕刻工藝。
15、 如權(quán)利要求8所述的切割方法，其中該上蓋晶片切割工藝包含利用 一切割刀具進(jìn)行該上蓋晶片切割工藝。
全文摘要
本發(fā)明公開了一種保護(hù)連接墊的晶片級封裝的切割方法，在一上蓋晶片的正面形成多個(gè)腔體及預(yù)切割道，且各該預(yù)切割道的深度小于各該腔體的深度，接著將該上蓋晶片與表面設(shè)有多個(gè)元件及多個(gè)連接墊的元件晶片接合，再進(jìn)行一上蓋晶片切割工藝，沿著這些預(yù)切割道切穿該上蓋晶片，并移除未與該元件晶片接合的部分該上蓋晶片，以暴露出這些連接墊，最后進(jìn)行一元件晶片切割工藝，形成多個(gè)封裝管芯。
文檔編號H01L21/50GK101388348SQ20071015374
公開日2009年3月18日 申請日期2007年9月14日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者蔡君偉, 邵世豐 申請人:探微科技股份有限公司