專利名稱：芯片封裝結(jié)構(gòu)及其制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝結(jié)構(gòu)，特別是涉及一種具有電磁干擾(EMI)屏 蔽功能的芯片封裝結(jié)構(gòu)及其制程(CHIP PACKAGE AND FABRICATING PROCESS THEREOF)。
背景技術(shù)：
在集成電路的制造中，封裝結(jié)構(gòu)的最終尺寸是較為重要的問題。隨著集 成電路的整合水準(zhǔn)以及功能增強(qiáng)，與外部電路進(jìn)行連接所需要的導(dǎo)電引線 的數(shù)目亦不斷增加。此外，隨著芯片的運(yùn)作速度變高，無法再忽視在運(yùn)作期 間芯片所產(chǎn)生的熱量以及外部電^茲場所引起的電,茲干擾(e 1 ec t romagne t i c interference, EMI)。典型的高密度面積陣列封裝(high-density area array package)為球腳格狀陣列(bal 1 grid array, BGA)型封裝結(jié)構(gòu)。然
(EMI)問題仍然無法i決，而在高密度面積陣列封i結(jié)S的設(shè)計(jì)中需要慎重 考慮該等問題。
由此可見，上述現(xiàn)有的芯片封裝結(jié)構(gòu)在產(chǎn)品結(jié)構(gòu)、制造方法與使用上 顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的 問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決的道，但長久以來一直未見適用 的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結(jié)構(gòu)及方法能夠解決 上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的 芯片封裝結(jié)構(gòu)及其制程，實(shí)屬當(dāng)前重要研發(fā)課題的一，亦成為當(dāng)前業(yè)界極需 改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的芯片封裝結(jié)構(gòu)存在的缺陷，本發(fā)明人基于從事此類 產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識，并配合學(xué)理的運(yùn)用，積極 加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的芯片封裝結(jié)構(gòu)及其制程，能夠改進(jìn)一般 現(xiàn)有的芯片封裝結(jié)構(gòu)及其制程，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè) 計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，克服現(xiàn)有的芯片封裝結(jié)構(gòu)存在的缺陷，而提 供一種新型的芯片封裝結(jié)構(gòu)，所要而的技術(shù)問題是使其將導(dǎo)電膜配置于封 裝膠體的上方，以在芯片封裝結(jié)構(gòu)中形成共用平面，從而為芯片封裝結(jié)構(gòu)
解決電磁千擾(EMI)問題，使產(chǎn)品可達(dá)成優(yōu)良的電氣效能以及較高的可靠 度,非常適于實(shí)用。
本發(fā)明的另一目的在于，克服現(xiàn)有的芯片封裝制程存在的缺陷，而提 供一種新的芯片封裝制程，所要解決的技術(shù)問題是使其芯片封裝結(jié)構(gòu)內(nèi)配 置導(dǎo)電膜于封裝膠體的上方，進(jìn)而可以解決電磁干擾(EMI)問題，從而更加 適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù) 本發(fā)明提出的一種芯片封裝結(jié)構(gòu)，其包括 一承載器，具有一承載面與相 對的一背面，且該承載器具有多個(gè)共用接點(diǎn)位于該承載面外圍； 一芯片，配 置于該承載面上，并電性連接至該承載器；多個(gè)第一導(dǎo)電元件，分別配置于 該些共用接點(diǎn)上； 一封裝膠體，配置于該承載面上，并至少包覆該芯片；以 及一導(dǎo)電膜，配置于該封裝膠體之上，并經(jīng)由該些第一導(dǎo)電元件電性連接 至該些共用接點(diǎn)。
本發(fā)明的目的及解決其技術(shù)問題還可釆用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。 前述的芯片封裝結(jié)構(gòu)，其中所述的第 一導(dǎo)電元件包括多個(gè)第 一焊球。 前述的芯片封裝結(jié)構(gòu)，其中所述的第一導(dǎo)電元件圍繞該封裝膠體配置。 前述的芯片封裝結(jié)構(gòu)，其更包括一導(dǎo)電接合層，其配置于該導(dǎo)電膜與該
些第一導(dǎo)電元件之間。
前述的芯片封裝結(jié)構(gòu)，其中所述的封裝膠體覆蓋該承載面，并包覆該芯
片與該些第一導(dǎo)電元件，且該封裝膠體暴露出該些第一導(dǎo)電元件的頂部。 前述的芯片封裝結(jié)構(gòu)，其中所述的導(dǎo)電膜直接貼合于該封裝膠體的頂
面，以連接該些第一導(dǎo)電元件。
前述的芯片封裝結(jié)構(gòu)，其中其更包括多個(gè)第二導(dǎo)電元件，其分別配置于
該導(dǎo)電膜與所對應(yīng)的該些第 一導(dǎo)電元件之間。
前述的芯片封裝結(jié)構(gòu)，其中所述的第二導(dǎo)電元件包括多個(gè)第二焊球。
前述的芯片封裝結(jié)構(gòu)，其中所述的導(dǎo)電膜為一金屬膜。
前述的芯片封裝結(jié)構(gòu)制程，其中所述的芯片以倒裝芯片方式經(jīng)由多個(gè)
導(dǎo)電凸塊電性連接至該承載器或者是以打線方式經(jīng)由多條導(dǎo)線電性連接至
該承載器。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本 發(fā)明提出的一種芯片封裝結(jié)構(gòu)制程，其包括提供一承載器，其中該承載器 具有一承載面與相對的一背面，且該承載器具有多個(gè)共用接點(diǎn)位于該承載 面外圍；配置一芯片于該承載面上，并使該芯片電性連接至該承載器；形成 一封裝膠體于該承載面上，且該封裝膠體至少包覆該芯片；形成多個(gè)第一導(dǎo) 電元件于所對應(yīng)的該些接點(diǎn)上；以及提供一導(dǎo)電膜于該封裝膠體之上，并使 該導(dǎo)電膜經(jīng)由該些第一導(dǎo)電元件電性連接至該些共用接點(diǎn)。本發(fā)明的目的及解決其技術(shù)問題另外還采用以下技術(shù)方案來實(shí)現(xiàn)。依
據(jù)本發(fā)明提出的一種芯片封裝結(jié)構(gòu)制程，其包括提供一承載器，其中該 承載器具有一承載面與相對的一背面，且該承載器具有多個(gè)共用接點(diǎn)位于 該承載面外圍；配置一芯片于該承載面上，并使該芯片電性連接至該承載 器；形成多個(gè)第 一導(dǎo)電元件于所對應(yīng)的該些接點(diǎn)上；形成一封裝膠體，使其 覆蓋該承載面并包覆該芯片與該些第 一導(dǎo)電元件，且該封裝膠體暴露出該 些第一導(dǎo)電元件的頂部；提供一導(dǎo)電膜，并在該導(dǎo)電膜的一表面上形成多 個(gè)第二導(dǎo)電元件；以及將該導(dǎo)電膜配置于該封裝膠體之上，并使該些第二 導(dǎo)電元件對應(yīng)連接該些第一導(dǎo)電元件，其中該導(dǎo)電膜經(jīng)由該些第一導(dǎo)電元 件與該些第二導(dǎo)電元件電性連接至該些共用接點(diǎn)。
本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實(shí)現(xiàn)。依 據(jù)本發(fā)明提出的一種芯片封裝結(jié)構(gòu)制程，其包括提供一承載器，其中該 承載器具有一承載面與相對的一背面，且該承載器具有多個(gè)共用接點(diǎn)位于 該承載面外圍；配置一芯片于該承載面上，并使該芯片電性連接至該承載
器；形成多個(gè)第一導(dǎo)電元件于所對應(yīng)的該些接點(diǎn)上；形成一封裝膠體，使其
覆蓋該承載面并包覆該芯片與該些第 一導(dǎo)電元件，且該封裝膠體暴露出該
些第一導(dǎo)電元件的頂部；以及形成一導(dǎo)電膜于該封裝膠體的頂面，以使該 導(dǎo)電膜經(jīng)由該些第 一導(dǎo)電元件電性連接至該些共用接點(diǎn)。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案 可知，本發(fā)明的主要技術(shù)內(nèi)容如下
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，該芯片封裝結(jié)構(gòu)包括承載器、芯片、多 個(gè)第一導(dǎo)電元件、封裝膠體以及導(dǎo)電膜。該承載器具有承載表面以及與承 載表面相對的背面。此外，該承載器具有位于承載表面的外圍的多個(gè)共用 接點(diǎn)。芯片配置于承載表面上且電性連接至承載器。另外，第一導(dǎo)電元件分 別配置于共用接點(diǎn)上。封裝膠體配置于承載表面上且包覆芯片。此外，導(dǎo)電 膜配置于封裝膠體上，以經(jīng)由第 一導(dǎo)電元件而與共用接點(diǎn)電性連接。
本發(fā)明還提供一種芯片封裝方法，該方法包括以下步驟提供具有承 載表面以及與承載表面相對的背面的承載器，該承載器更具有位于承載表 面的外圍的多個(gè)共用接點(diǎn)；將芯片配置于承載表面上并將芯片電性連接至 承載器；在承載表面上形成封裝膠體，其中封裝膠體包覆芯片；在對應(yīng)共 用接點(diǎn)上形成多個(gè)第一導(dǎo)電元件；以及在封裝膠體上提供導(dǎo)電膜，并經(jīng)由 第 一導(dǎo)電元件而將導(dǎo)電膜電性連接至共用接點(diǎn)。
借由上述技術(shù)方案，本發(fā)明芯片封裝結(jié)構(gòu)及其制程至少具有下列優(yōu)點(diǎn) 及有益效果本發(fā)明將導(dǎo)電膜配置于封裝膠體的上方，以在芯片封裝結(jié)構(gòu) 中形成共用平面，從而為芯片封裝結(jié)構(gòu)解決電磁干擾(EMI)問題。因此，利 用此芯片封裝結(jié)構(gòu)以及芯片封裝方法的產(chǎn)品可以達(dá)成優(yōu)良的電氣效能以及
具有較高可靠度。本發(fā)明能夠消除電磁干擾(EMI)問題，并提供優(yōu)良的電氣 效能及較高的可靠度。
綜上所述，本發(fā)明的芯片封裝結(jié)構(gòu)，將導(dǎo)電膜配置于封裝膠體上方，而 在芯片封裝結(jié)構(gòu)中形成共用平面，從而為芯片封裝結(jié)構(gòu)解決了電磁干擾 (EMI)問題，使產(chǎn)品可達(dá)成優(yōu)良的電氣效能以及較高的可靠度。本發(fā)明的芯 片封裝制程，使芯片封裝結(jié)構(gòu)內(nèi)配置導(dǎo)電膜于封裝膠體的上方，進(jìn)而可以 解決電磁干擾(EMI)問題，并可提供優(yōu)良的電氣效能。本發(fā)明具有上述諸多 優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大的改進(jìn),在技 術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的芯片封裝結(jié) 構(gòu)及其制程具有增進(jìn)的突出多項(xiàng)功效，從而更加適于實(shí)用，并具有產(chǎn)業(yè)的 廣泛利用價(jià)值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附 圖，詳細(xì)"i兌明如下。


圖1A是說明本發(fā)明 一實(shí)施例的芯片封裝結(jié)構(gòu)的示意圖。
圖1B及圖1C是繪示與圖1A的情況相比而言利用不同類型的線路基板
作為承載器的其他芯片封裝結(jié)構(gòu)的示意圖。
圖2A至圖2E是繪示本發(fā)明一實(shí)施例的圖1A至圖1C中芯片封裝結(jié)構(gòu)
的芯片封裝制程示意圖。
圖3A是說明本發(fā)明另 一實(shí)施例的芯片封裝結(jié)構(gòu)的示意圖。
圖3B及圖3C是分別繪示與圖3A的情況相比而言利用不同類型的線路
基板作為承載器的其他芯片封裝結(jié)構(gòu)的示意圖。
圖4A至圖4F是繪示本發(fā)明一實(shí)施例的圖3A至圖3C中芯片封裝結(jié)構(gòu)
的芯片封裝制程示意圖。圖5A是說明本發(fā)明又一實(shí)施例的芯片封裝結(jié)構(gòu)的示意圖。
圖5B以及圖5C是分別繪示與圖5A情況相比而言利用不同類型的線路
基板作為承載器的其他芯片封裝結(jié)構(gòu)的示意圖。
圖6A至圖6E是繪示本發(fā)明一實(shí)施例的圖5A至圖5C中芯片封裝結(jié)構(gòu)
的芯片封裝制程示意圖。
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的芯片封裝結(jié)構(gòu)及其制
程其具體實(shí)施方式
、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說明如后。
請參閱圖1A所示，是本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的示意圖。本發(fā) 明一實(shí)施例的芯片封裝結(jié)構(gòu)100,包括承載器110、芯片120、第一導(dǎo)電元 件132、封裝膠體140以及導(dǎo)電膜150。
該承載器110，具有承載表面110a以及與承載表面110a相對的背面 110b，其中，多個(gè)共用接點(diǎn)112以及接合墊114配置于承載表面110a的外 圍。值得注意的是，此實(shí)施例是以利用線路基板作為承載器110的BGA型 芯片封裝結(jié)構(gòu)100為例進(jìn)行說明，然而其并非用以限制本發(fā)明的承載器的 類型。諸如針腳格狀陣列(pin grid array, PGA)型、四邊扁平封裝(quad flat package, QFP)型等其他已知的適當(dāng)芯片封裝結(jié)構(gòu)類型亦可應(yīng)用于本 發(fā)明中。
該芯片120，配置于承載器110的承載表面110a上，且藉由進(jìn)行例如打 線接合制程(wire bonding process)而與承載器110電性連接，其中芯片120 經(jīng)由多個(gè)導(dǎo)線160而連接至承載器110的接合墊114。值得注意的是，本發(fā) 明并不限制接合的芯片120與承載器110的方式。舉例而言，在本發(fā)明的 另一實(shí)施例中可進(jìn)行倒裝芯片接合制程，以經(jīng)由多個(gè)導(dǎo)電凸塊(圖中未繪 示)連接芯片120與承載器110。
該第一導(dǎo)電元件132，分別配置于共用接點(diǎn)112上。舉例而言，第一導(dǎo) 電元件132可為焊球或諸如焊料凸塊的其他適當(dāng)?shù)膶?dǎo)電物件。在此實(shí)施例 中，亦可存在配置于承載器110的承載表面110a上的一些周邊元件102，其 中該周邊元件102可以為經(jīng)由承載器110而與芯片120電性連接的被動(dòng)元 件，諸如電容器、電阻器或電感器等。
該封裝膠體140，配置于承載器110的承載表面110a上，以包覆芯片 120、接合墊114、導(dǎo)線160以及周邊元件102。除此之外，封裝膠體140 暴露共用接點(diǎn)112及其上的第一導(dǎo)電元件132。換言之，第一導(dǎo)電元件132 圍繞封裝膠體140而配置。
該導(dǎo)電膜150，配置于封裝膠體140及第一導(dǎo)電元件132上方，以經(jīng)由 第一導(dǎo)電元件132而與共用接點(diǎn)112電性連接。在藉由共用接點(diǎn)112而將 共用電壓施加于導(dǎo)電膜150上的情況下，導(dǎo)電膜150可充當(dāng)芯片封裝結(jié)構(gòu) 100中的共用平面(如接地平面)，以提供電磁干擾(EMI)屏蔽效果。具體言 之，該實(shí)施例的導(dǎo)電膜150是由一金屬片所制成。此外，導(dǎo)電膜150的外圍 表面涂覆有諸如焊料層的導(dǎo)電接合層152。導(dǎo)電膜150經(jīng)由導(dǎo)電接合層152 而與第一導(dǎo)電元件132連接。
本發(fā)明的芯片封裝結(jié)構(gòu)100，更包括以陣列方式配置于承載器110的背 面110b上的多個(gè)焊球172以及174。該焊球172，分布于背面110b的外圍 且與共用接點(diǎn)112連接。因此，導(dǎo)電膜150可經(jīng)由焊球172而與可提供共
用電壓的外部電路電性連接。除此之外，該焊球174，分布于背面110b的中 心區(qū)域，且經(jīng)由承載器110而與接合墊114電性連接。芯片120以及周邊 元件102可經(jīng)由焊球174而與可提供驅(qū)動(dòng)信號的另一外部電路連接。
值得注意的是，在本發(fā)明中可以藉由重新配置導(dǎo)線以及承載器的內(nèi)連 線，而使芯片以及周邊元件進(jìn)一步與共用接點(diǎn)電性連接，以與導(dǎo)電膜使用相 同的共用電壓。
因此，請參閱圖1B以及圖1C所示，是繪示與圖1A的情況相比而言利 用不同類型的線路基板作為承載器的其他芯片封裝結(jié)構(gòu)的示意圖，是繪示 根據(jù)本發(fā)明的其他實(shí)施例的芯片封裝結(jié)構(gòu)，其分別利用不同類型的線路基 板作為承載器。因?yàn)樵谏鲜鰧?shí)施例中已經(jīng)描述了圖1B以及圖1C的芯片封 裝結(jié)構(gòu)中的大多數(shù)元件，所以在此不再贅述。
請參閱圖1B所示，除共用接點(diǎn)112之外，承載器IIO更具有位于承載 表面110a上的至少一個(gè)延伸接點(diǎn)，其中延伸接點(diǎn)經(jīng)由承載器110中的內(nèi)連 線190而與共用接點(diǎn)112電性連接。另外，芯片120以及接合墊114可經(jīng) 由一部分導(dǎo)線160而與延伸接點(diǎn)電性連接。因此，芯片120以及周邊元件 102可自共用接點(diǎn)112獲得共用電壓，以作為例如接地電壓。
請參閱圖1C所示，是繪示具有焊球的不同配置的另一芯片封裝結(jié)構(gòu) 100，其中用于提供共用電壓的焊球172配置于背面110b的中心區(qū)域，且經(jīng) 由承載器110中的內(nèi)連線190而與共用接點(diǎn)112電性連接。另外，用于提 供驅(qū)動(dòng)信號的焊球174分布于背面110b的外圍，且經(jīng)由承載器110而與接 合墊114電性連接。
為了提供本發(fā)明的較為詳細(xì)且清晰的揭露內(nèi)容，下文將說明上述芯片 封裝結(jié)構(gòu)100的芯片封裝制程。因?yàn)樵谏鲜鰧?shí)施例中已提及芯片封裝結(jié)構(gòu) IOO的大多數(shù)元件，所以在下文中不再重復(fù)贅述。
請參閱圖2A至圖2E所示，是繪示本發(fā)明一實(shí)施例的圖1A至圖1C中 芯片封裝結(jié)構(gòu)的芯片封裝制程示意圖。本發(fā)明一實(shí)施例的芯片封裝制程，包 括以下步驟。
首先，如圖2A所示，提供具有承載表面110a以及背面110b的承載器 110。隨后，如圖2B所示，將芯片120以及周邊元件102配置于承載器110 的承載表面110a上。芯片可經(jīng)由打線接合、倒裝芯片接合或其他適當(dāng)接合 方式而接合至承載器110。另外，周邊元件102可以藉由表面黏著技術(shù) (surface mount technology, SMT)而接合于岸義載器110上。
接下來，如圖2C所示，在承載器的承載表面110a上形成封裝膠體140 以包覆芯片120、接合墊114、導(dǎo)線160以及周邊元件102。此后，如圖2D 所示，在對應(yīng)共用接點(diǎn)112上形成第一導(dǎo)電元件132,其中第一導(dǎo)電元件 132圍繞封裝膠體140。在此實(shí)施例中，第一導(dǎo)電元件132例如是分別在每
一共用接點(diǎn)112上所形成的焊球。
隨后，如圖2E所示，提供導(dǎo)電膜150于封裝膠體140上，且該導(dǎo)電膜 150經(jīng)由第一導(dǎo)電元件132而與共用接點(diǎn)112電性連接。在將導(dǎo)電膜150提 供于封裝膠體140上之前，可先在導(dǎo)電膜150與第一導(dǎo)電元件132之間形 成導(dǎo)電接合層152，以經(jīng)由導(dǎo)電接合層152而將導(dǎo)電膜150連接至第一導(dǎo)電 元件132。之后，可在承載器110的背面110b上選擇性地形成焊球172以 及174,其中焊球172以及174經(jīng)由承載器110而分別與芯片120、周邊元 件102及/或第一導(dǎo)電元件132電性連接。
值得注意的是，如圖2A至圖2E所示的上述制程是著眼于單一芯片封 裝結(jié)構(gòu)上。然而，實(shí)際上的制程是應(yīng)用于陣列型的承載器上，且同時(shí)形成 多個(gè)芯片封裝結(jié)構(gòu)。因此，在上文所提及的步驟之后，可進(jìn)一步的對陣列 排列的芯片封裝結(jié)構(gòu)進(jìn)行單體化制程，以得到單一的芯片封裝結(jié)構(gòu)。
除了上述實(shí)施例之外，下文將說明其他類型的芯片封裝結(jié)構(gòu)及其對應(yīng) 的制程。
請參閱圖3A所示，是說明本發(fā)明的另一實(shí)施例的芯片封裝結(jié)構(gòu)的示意 圖。本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)300，包括承載器310、芯片320、第 一導(dǎo)電元件332、第二導(dǎo)電元件334、封裝膠體340以及導(dǎo)電膜350。
該承載器310,具有承載表面310a以及與承載表面310a相對的背面 310b。多個(gè)共用接點(diǎn)312及接合墊314配置于承載表面310a的外圍。值得 注意的是，此實(shí)施例是繪示利用線路基板作為承載器310的BGA型芯片封 裝結(jié)構(gòu)300，然而，本發(fā)明并不限制承載器的類型，諸如PGA型、QFP型等 其他已知的適當(dāng)芯片封裝結(jié)構(gòu)類型亦可應(yīng)用于本發(fā)明中。
該芯片320,配置于承載器310的承載表面310a上，且藉由進(jìn)行例如 打線接合制程而與承載器310電性連接，其中芯片320經(jīng)由多個(gè)導(dǎo)線360 而連接至承載器310的接合墊314。值得注意的是，本發(fā)明并不限制接合芯 片320與承載器310的方式。舉例而言，在本發(fā)明的另一實(shí)施例中可進(jìn)行倒 裝芯片接合制程，以經(jīng)由多個(gè)導(dǎo)電凸塊(圖中未繪示)連接芯片320與承載 器310。
該第一導(dǎo)電元件332，分別配置于共用接點(diǎn)312上。舉例而言，第一導(dǎo) 電元件332可以為焊球或諸如焊料凸塊的其他適當(dāng)導(dǎo)電物件。在此實(shí)施例 中，亦可存在配置于承載器310的承載表面310a上的一些周邊元件302，其 中周邊元件302可為經(jīng)由承載器310而與芯片320電性連接的被動(dòng)元件，諸 如電容器、電阻器或電感器。
該封裝膠體340，配置于承載器310的整個(gè)承載表面310a上以包覆芯 片320、第一導(dǎo)電元件332、共用接點(diǎn)312、接合墊314、導(dǎo)線360以及周 邊元件302。特定言之，該封裝膠體340是暴露每一第一導(dǎo)電元件332的頂 部。另外，導(dǎo)電膜350配置于封裝膠體340以及第一導(dǎo)電元件332上方。第 二導(dǎo)電元件334分別配置于導(dǎo)電膜350與對應(yīng)第一導(dǎo)電元件332之間，以將 導(dǎo)電膜350與共用接點(diǎn)312電性連接。在該實(shí)施例中，第二導(dǎo)電元件334 可為焊球或諸如焊料凸塊或銀膠(silver paste)的其他適當(dāng)導(dǎo)電元件。
在藉由共用接點(diǎn)312而將共用電壓施加于導(dǎo)電膜350上的情況下，導(dǎo)電 膜350可充當(dāng)芯片封裝結(jié)構(gòu)300中的共用平面(如接地平面)，以提供電磁 干擾(EMI)屏蔽效果。具體而言，該實(shí)施例的導(dǎo)電膜350可以由金屬片所制 成。隨后，第二導(dǎo)電元件334配置于導(dǎo)電膜350的外圍表面。因此，導(dǎo)電 膜350可經(jīng)由第二導(dǎo)電元件334而與第一導(dǎo)電元件332電性連接。
本發(fā)明的芯片封裝結(jié)構(gòu)300，更包括以陣列方式配置于承載器310的背 面310b上的多個(gè)焊球372以及374。該焊球372是分布于背面310b的外 圍，且與共用接點(diǎn)312連接。因此，導(dǎo)電膜350可經(jīng)由焊球372而與可提供 共用電壓的外部電路電性連接。除此之外，該焊球374是分布于背面310b 的中心區(qū)域，且經(jīng)由承載器310而與接合墊314電性連接。芯片320以及 周邊元件302可經(jīng)由焊球374而與可提供驅(qū)動(dòng)信號的另一外部電路電性連 接。
類似于圖1B以及圖1C的上述說明，可藉由重新配置導(dǎo)線360以及承 載器310的內(nèi)連線，而^f吏上述實(shí)施例的芯片320以及周邊元件302進(jìn)一步 與共用接點(diǎn)312電性連接，以與導(dǎo)電膜350使用相同的共用電壓。請參閱 圖3B以及圖3C所示，是分別繪示與圖3A的情況相比而言利用不同類型的 線路基板作為承載器的其他芯片封裝結(jié)構(gòu)的示意圖，分別是根據(jù)本發(fā)明的 其他實(shí)施例的芯片封裝結(jié)構(gòu)，其利用不同類型的線路基板作為承載器。因 為在上述實(shí)施例中已描述了圖3B以及圖3C的芯片封裝結(jié)構(gòu)中的大多數(shù)元 件，所以在此不再重復(fù)贅述。
請參閱圖3B所示，除了共用接點(diǎn)312之外，承載器300更具有位于承 載表面310a上的至少一個(gè)延伸接點(diǎn)，其中延伸接點(diǎn)經(jīng)由承載器310中的內(nèi) 連線390而與共用接點(diǎn)312電性連接。另外，芯片320以及接合墊314可 經(jīng)由一部分導(dǎo)線360而與延伸接點(diǎn)電性連接。因此，芯片320以及周邊元 件302可自共用接點(diǎn)312獲得共用電壓，以作為例如接地電壓。
請參閱圖3C所示，是繪示具有焊球的不同配置的另一芯片封裝結(jié)構(gòu) 300，其中用于提供共用電壓的焊球372配置于背面310b的中心區(qū)域，且經(jīng) 由承載器310中的內(nèi)連線390而與共用接點(diǎn)312電性連接。另夕卜，用于提供 驅(qū)動(dòng)信號的焊球374分布于背面310b的外圍，且經(jīng)由承載器310而與接合 墊314電性連4妄。
為了提供本發(fā)明的較為詳細(xì)且清晰的揭露內(nèi)容，下文將說明上述芯片 封裝結(jié)構(gòu)300的芯片封裝制程。因?yàn)樵谏鲜鰧?shí)施例中已提及芯片封裝結(jié)構(gòu)
300的大多數(shù)元件，所以在下文中不再重復(fù)贅述。
請參閱圖4A至圖4F所示，是繪示本發(fā)明一實(shí)施例的圖3A至圖3C中 芯片封裝結(jié)構(gòu)的芯片封裝制程示意圖。根據(jù)本發(fā)明的一實(shí)施例的芯片封裝 制程，包括以下步驟。
首先，如圖4A所示，提供具有承載表面310a以及背面310b的承載器 310。隨后，如圖4B所示，將芯片320以及周邊元件302配置于承載器310 的承載表面310a上。芯片藉由打線接合、倒裝芯片接合或其他適當(dāng)接合方 式而接合至承載器310。另外，周邊元件302可藉由SMT而黏著于承載器 310上。
接下來，如圖4C所示，在對應(yīng)共用接點(diǎn)312上形成設(shè)有第一導(dǎo)電元件 332。在此實(shí)施例中，第一導(dǎo)電元件332例如是分別在每一共用接點(diǎn)312上 所形成的焊球。隨后，如圖4D所示，在承載器的整個(gè)承載表面310a上形 成設(shè)有封裝膠體340以包覆芯片320、周邊元件302、共用接點(diǎn)312、接合 墊314、導(dǎo)線360以及第一導(dǎo)電元件332。值得注意的是，封裝膠體340應(yīng) 暴露每一第一導(dǎo)電元件332的頂部。
之后，如圖4E所示，提供導(dǎo)電膜350并在導(dǎo)電膜350的表面上形成第 二導(dǎo)電元件334。在此實(shí)施例中，第二導(dǎo)電元件334例如是在導(dǎo)電膜350上 所形成的多個(gè)焊^^。
隨后，如圖4F所示，將導(dǎo)電膜350配置于封裝膠體340上，并將導(dǎo)電 膜350上的第二導(dǎo)電元件334連接至對應(yīng)第一導(dǎo)電元件332，其中導(dǎo)電膜 350經(jīng)由第一導(dǎo)電元件332以及第二導(dǎo)電元件334而電性連接至共用接點(diǎn) 312。此后，可以在承載器310的背面310b上選擇性地形成焊球372以及 374，其中該焊球372以及"4經(jīng)由承載器310而分別與芯片320、周邊元件 302及/或第一導(dǎo)電元件332電性連接。
值得注意的是，圖4A至圖4F所示的上述制程是著眼于單一芯片封裝 結(jié)構(gòu)上。實(shí)際上，上述制程是應(yīng)用于陣列型承載器上，且同時(shí)形成多個(gè)芯 片封裝結(jié)構(gòu)。因此，可以在上文所提及的步驟之后，可進(jìn)一步對陣列排列 的芯片封裝結(jié)構(gòu)進(jìn)^f亍單體化制程，以得到單一芯片封裝結(jié)構(gòu)。
請參閱圖5A所示，是說明本發(fā)明的又一實(shí)施例的芯片封裝結(jié)構(gòu)的示意 圖。根據(jù)本發(fā)明的又一實(shí)施例的芯片封裝結(jié)構(gòu)500,包括承載器510、芯片 520、第一導(dǎo)電元件532、封裝膠體540以及導(dǎo)電膜550。
該承載器510，具有承載表面510a以及與承載表面510a相對的背面 510b。多個(gè)共用接點(diǎn)512以及接合墊514配置于承載表面510a的外圍。值 得注意的是，此實(shí)施例繪示是利用線路基板作為承載器510的BGA型芯片 封裝結(jié)構(gòu)500，然而，并不限制承載器的類型，諸如PGA型、QFP型等其他 已知的適當(dāng)芯片封裝結(jié)構(gòu)類型亦可應(yīng)用于本發(fā)明中。
該芯片520，配置于承載器51Q的承載表面510a上，且藉由進(jìn)行例如 打線接合制程而與承載器510電性連接，其中該芯片520經(jīng)由多個(gè)導(dǎo)線560 而連接至承載器510的接合墊514。值得注意的是，本發(fā)明并不限制接合芯 片520與承載器510的方式。舉例而言，在本發(fā)明的另一實(shí)施例中可實(shí)行 倒裝芯片接合制程，以經(jīng)由多個(gè)導(dǎo)電凸塊(圖中未繪示)連接芯片520與承 載器510。
該第一導(dǎo)電元件532,分別配置于共用接點(diǎn)512上。舉例而言，第一導(dǎo)電 元件532可為焊球或諸如焊料凸塊的其他適當(dāng)導(dǎo)電物件。在此實(shí)施例中，亦 可存在配置于承載器510的承載表面510a上的一些周邊元件502，其中周 邊元件502可為經(jīng)由承載器510而與芯片520電性連接的被動(dòng)元件，諸如 電容器、電阻器或電感器。
該封裝膠體540，配置于承載器510的整個(gè)承載表面510a上，以包覆 芯片520、第一導(dǎo)電元件532、共用接點(diǎn)512、接合墊514、導(dǎo)線560以及 周邊元件502。特定言之，該封裝膠體540是暴露每一第一導(dǎo)電元件532的 頂部。另外，導(dǎo)電膜550直接附著于封裝膠體540的頂面上以與第一導(dǎo)電 元件532連接。
在藉由共用接點(diǎn)512而將共用電壓施加于導(dǎo)電膜550上的情況下，導(dǎo)電 膜550可充當(dāng)芯片封裝結(jié)構(gòu)500中的共用平面(如接地平面)，以提供電磁 干擾(EMI)屏蔽效果。具體言之，該實(shí)施例的導(dǎo)電膜550例如是將導(dǎo)電材料 噴涂于封裝膠體540的頂面上所形成。因此，導(dǎo)電膜550可經(jīng)由第一導(dǎo)電 元件532而與共用接點(diǎn)512電性連接。
本發(fā)明的芯片封裝結(jié)構(gòu)500，更包括以陣列方式配置于承載器510的背 面510b上的多個(gè)焊球572以及574。該焊球572分布于背面510b的外圍且 與共用接點(diǎn)512連接。因此，導(dǎo)電膜550可經(jīng)由焊球572而與可提供共用 電壓的外部電路電性連接。除此之外，該焊球574分布于背面510b的中心 區(qū)域，且經(jīng)由承載器510而與接合墊514電性連接。芯片520以及周邊元 件502可經(jīng)由焊球574而與可提供驅(qū)動(dòng)信號的另一外部電路連接。
類似于圖1B、圖1C以及圖3B、圖3C的上述說明，可藉由重新配置導(dǎo) 線560以及承載器510的內(nèi)連線，而使上述實(shí)施例的芯片520以及周邊元 件502進(jìn)一步與共用接點(diǎn)512電性連接，以與導(dǎo)電膜550共用共用電壓。請 參閱圖5B以及圖5C所示，是分別繪示與圖5A情況相比而言利用不同類型 的線路基板作為承載器的其他芯片封裝結(jié)構(gòu)的示意圖，利用與圖5A相比的 不同類型的線路基板作為承載器的其他芯片封裝結(jié)構(gòu)，因?yàn)樵谏鲜鰧?shí)施例 中已描述了圖5B以及圖5C的芯片封裝結(jié)構(gòu)中的大多數(shù)元件，所以在此不 再重復(fù)贅述。
請參閱圖5B所示，除共用接點(diǎn)512之外，承載器510更具有位于承載表面510a上的至少一個(gè)延伸接點(diǎn)，其中延伸接點(diǎn)經(jīng)由承載器510中的一內(nèi)連 線而與共用接點(diǎn)512電性連接。另外，芯片520以及接合塾514可經(jīng)由導(dǎo) 線560的一部分而與延伸接點(diǎn)電性連接。因此，芯片520以及周邊元件502 可自共用接點(diǎn)512獲得共用電壓，以作為例如接地電壓。
請參閱圖5C所示，是繪示具有焊球的不同配置的另一芯片封裝結(jié)構(gòu) 500，其中用于提供共用電壓的焊球572是配置于背面510b的中心區(qū)域，且 經(jīng)由承載器510中的內(nèi)連線而與共用接點(diǎn)512電性連接。另外，用于提供 驅(qū)動(dòng)信號的焊球574是分布于背面510b的外圍，且經(jīng)由承載器510而與接 合墊514電性連接。
為了提供本發(fā)明的較為詳細(xì)且清晰的揭露內(nèi)容，下文將說明上述芯片 封裝結(jié)構(gòu)500的芯片封裝制程。因?yàn)樵谏鲜鰧?shí)施例中已提及芯片封裝結(jié)構(gòu) 500的大多數(shù)元件，所以在下文中不再重復(fù)贅述。
請參閱圖6A至圖6E所示，是繪示本發(fā)明一實(shí)施例的圖5A至圖5C中 芯片封裝結(jié)構(gòu)的芯片封裝制程示意圖。本發(fā)明一實(shí)施例的芯片封裝制程，包 括以下步驟。
首先，如圖6A所示，提供具有承載表面510a以及背面510b的承載器 510。隨后，如圖6B所示，將芯片520以及周邊元件502配置于承載器510 的承載表面510a上。芯片藉由打線接合、倒裝芯片接合或其他適當(dāng)接合方 式而接合至承載器510。另外，周邊元件502可藉由SMT而黏著于承載器 510上。
接下來，如圖6C所示，在對應(yīng)共用接點(diǎn)512上形成第一導(dǎo)電元件532 (請 參閱圖6D)。在該實(shí)施例中，第一導(dǎo)電元件532例如是在每一共用接點(diǎn)512 上所形成的焊球。隨后，如圖6D所示，在承載器的整個(gè)承載表面510a上 形成封裝膠體540，以包覆芯片520、周邊元件502、共用接點(diǎn)512、接合 墊514、導(dǎo)線560以及第一導(dǎo)電元件532。值得注意的是，封裝膠體540應(yīng) 暴露每一第一導(dǎo)電元件532的頂部。
之后，如圖6E所示，藉由將導(dǎo)電材料噴涂于封裝膠體540的頂面上而 形成導(dǎo)電膜550。因此，導(dǎo)電膜550可經(jīng)由第一導(dǎo)電元件532而電性連接至 共用接點(diǎn)512。此后，可在承載器510的背面510b上選擇性地形成焊球572 以及574，其中焊球572以及574經(jīng)由承載器510而分別與芯片520、周邊 元件502及/或第一導(dǎo)電元件532電性連接。
值得注意的是，圖6A至圖6E所示的上述制程是著眼于單一芯片封裝 結(jié)構(gòu)上。實(shí)際上，上述制程則是應(yīng)用于陣列型承載器上，且同時(shí)形成多個(gè) 芯片封裝結(jié)構(gòu)。因此，可在上文所提及的步驟之后，可以進(jìn)一步的對陣列 排列的芯片封裝結(jié)構(gòu)進(jìn)行單體化制程，以得到單一芯片封裝結(jié)構(gòu)。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上
的限制，雖然本發(fā)明已經(jīng)以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí) 施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以 上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方 案的范圍內(nèi)。
權(quán)利要求
1、一種芯片封裝結(jié)構(gòu)，其特征在于其包括一承載器，具有一承載面與相對的一背面，且該承載器具有多個(gè)共用接點(diǎn)位于該承載面外圍；一芯片，配置于該承載面上，并電性連接至該承載器；多個(gè)第一導(dǎo)電元件，分別配置于該些共用接點(diǎn)上；一封裝膠體，配置于該承載面上，并至少包覆該芯片；以及一導(dǎo)電膜，配置于該封裝膠體之上，并經(jīng)由該些第一導(dǎo)電元件電性連接至該些共用接點(diǎn)。
2、 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的第一導(dǎo) 電元件包括多個(gè)第一焊球。
3、 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的第一導(dǎo) 電元件圍繞該封裝膠體配置。
4、 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于其更包括一導(dǎo)電接 合層，其配置于該導(dǎo)電膜與該些第一導(dǎo)電元件之間。
5、 如權(quán)利要求l所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的封裝膠 體覆蓋該承載面，并包覆該芯片與該些第一導(dǎo)電元件，且該封裝膠體暴露 出該些第一導(dǎo)電元件的頂部。
6、 如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的導(dǎo)電膜 直接貼合于該封裝膠體的頂面，以連接該些第 一導(dǎo)電元件。
7、 如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于其中更包括多個(gè)第 二導(dǎo)電元件，其分別配置于該導(dǎo)電膜與所對應(yīng)的該些第一導(dǎo)電元件之間。
8、 如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的第二導(dǎo) 電元件包括多個(gè)第二焊球。
9、 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的導(dǎo)電膜 為一金屬膜。
10、 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于其中所述的芯片 以倒裝芯片方式經(jīng)由多個(gè)導(dǎo)電凸塊電性連接至該承載器或者是以打線方式 經(jīng)由多條導(dǎo)線電性連接至該承載器。
11、 一種芯片封裝結(jié)構(gòu)制程，其特征在于其包括以下步驟 提供一承載器，其中該承載器具有一承載面與相對的 一背面，且該承載器具有多個(gè)共用接點(diǎn)位于該承載面外圍；配置一芯片于該承載面上，并使該芯片電性連接至該承載器； 形成一封裝膠體于該承載面上，且該封裝膠體至少包覆該芯片； 形成多個(gè)第一導(dǎo)電元件于所對應(yīng)的該些接點(diǎn)上；以及提供一 導(dǎo)電膜于該封裝膠體之上，并使該導(dǎo)電膜經(jīng)由該些第一導(dǎo)電元 件電性連接至該些共用接點(diǎn)。
12、 一種芯片封裝結(jié)構(gòu)制程，其特征在于其包括提供一承載器，其中該承載器具有一承載面與相對的 一背面，且該承載 器具有多個(gè)共用接點(diǎn)位于該承載面外圍；配置一芯片于該承載面上，并使該芯片電性連接至該承載器；形成多個(gè)第一導(dǎo)電元件于所對應(yīng)的該些接點(diǎn)上；形成一封裝膠體，使其覆蓋該承載面并包覆該芯片與該些第一導(dǎo)電元 件，且該封裝膠體暴露出該些第一導(dǎo)電元件的頂部；提供一導(dǎo)電膜，并在該導(dǎo)電膜的一表面上形成多個(gè)第二導(dǎo)電元件；以及將該導(dǎo)電膜配置于該封裝膠體之上，并使該些第二導(dǎo)電元件對應(yīng)連接 該些第一導(dǎo)電元件，其中該導(dǎo)電膜經(jīng)由該些第一導(dǎo)電元件與該些第二導(dǎo)電 元件電性連接至該些共用接點(diǎn)。
13、 一種芯片封裝結(jié)構(gòu)制程，其特征在于其包括以下步驟 提供一承載器，其中該承載器具有一承載面與相對的 一背面，且該承載器具有多個(gè)共用接點(diǎn)位于該承載面外圍；配置一芯片于該承載面上，并使該芯片電性連接至該承載器；形成多個(gè)第一導(dǎo)電元件于所對應(yīng)的該些接點(diǎn)上；形成一封裝膠體，使其覆蓋該承載面并包覆該芯片與該些第 一導(dǎo)電元 件，且該封裝膠體暴露出該些第一導(dǎo)電元件的頂部；以及形成一導(dǎo)電膜于該封裝膠體的頂面，以使該導(dǎo)電膜經(jīng)由該些第 一導(dǎo)電 元件電性連接至該些共用接點(diǎn)。
全文摘要
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)及其制程。該芯片封裝結(jié)構(gòu)，包括承載器、芯片、多個(gè)第一導(dǎo)電元件、封裝膠體以及導(dǎo)電膜。承載器具有承載表面以及與承載表面相對的背面。此外，承載器具有位于承載表面的外圍的多個(gè)共用接點(diǎn)。芯片配置于承載表面上且電性連接至承載器。另外，第一導(dǎo)電元件分別配置于共用接點(diǎn)上。封裝膠體配置于承載表面上且包覆芯片。此外，導(dǎo)電膜配置于封裝膠體以及第一導(dǎo)電元件上方，以經(jīng)由第一導(dǎo)電元件而與共用接點(diǎn)電性連接。本發(fā)明更提供一種用于制造此芯片封裝結(jié)構(gòu)的方法，該芯片封裝結(jié)構(gòu)能夠預(yù)防電磁干擾問題，并可提供優(yōu)良的電氣效能。
文檔編號H01L25/00GK101188226SQ20071016533
公開日2008年5月28日 申請日期2007年10月26日 優(yōu)先權(quán)日2006年11月30日
發(fā)明者安載善, 崔守珉, 李?？? 車尚珍, 金炯魯 申請人:日月光半導(dǎo)體制造股份有限公司