專利名稱：適用于多種封裝模式的集成電路的制作方法
技術領域：
本發(fā)明關于一種集成電路，特別是一種適用于多種封裝模式的集成電路。
背景技術：
近幾年來，集成電路(integrated circuit; IC)不斷地朝向微小化、 集成化的方向前進。在單一 IC里綜合多種功能，致使其具有系統(tǒng)化的能力， 乃IC發(fā)展的目標之一。然而，綜合多種功能的IC可能造成制造步驟復雜及 微芯片(die)面積過大，進而導致產(chǎn)品合格率降低。因而會將兩種制造差異 較大或較難綜合的功能分成不同微芯片制造，而后再利用多微芯片 (multi-die)封裝技術，在一封裝體內封裝多種不同功能的微芯片，以達到 系統(tǒng)化的目的。
請參考圖1,為公知的單一微芯片(single-die)封裝結構。邏輯微芯 片110上設有接合墊(pad) 120，可通過接合線(bonding wire)的方式連 接封裝體(圖中未示)的引腳(lead) 130，以作為整個封裝體的輸出/輸入 引腳(I/O pin)。
請參考圖2，為公知的多微芯片封裝結構。于圖2中包含有一邏輯微芯 片IIO及一存儲微芯片150,其中存儲微芯片150于該封裝結構中設置于邏 輯微芯片110的上方。邏輯微芯片110上設有一組接合墊120，用以連接封 裝體(圖中未示)的引腳130。再者，邏輯微芯片110上設有另一組接合墊 122，用以連接同一封裝內、位于其上方的存儲微芯片150的接合墊160，以 使邏輯微芯片110可存取存儲微芯片150上的數(shù)據(jù)。此外，存儲微芯片150 亦可具有另一組接合墊162,以連接封裝體(圖中未示)的引腳130。
隨著制造的演進，掩模和晶片價格高漲，通常要夠多的銷售量才能維持 夠低的研發(fā)和微芯片生產(chǎn)成本。然而現(xiàn)今市場，尤其是消費性電子產(chǎn)品，經(jīng) 常有許多細部規(guī)格的微小差異，導致任何一個產(chǎn)品市場規(guī)模都有限。傳統(tǒng)微 芯片在選擇不同封裝時，多為幾種模式1.不同腳位數(shù)目，但封裝類型相同； 2.相同腳位數(shù)目，但通過選擇不同接合墊接出，提供不同功能，例如輸出32-bits (32位)DRAM (Dynamic Random Access Memory; 動態(tài)隨機存取存 儲器)數(shù)據(jù)引腳(DataPin)，支持外掛32-Bi ts SDRM;和只接出16Bits SDRAM (Synchronous Dynamic Random Access Memory; 同步動態(tài)隨機存取存儲器)， 僅支持外掛16-Bits SDRAM; 3.相同腳位數(shù)目，但通過內部接合墊連接方式， 選擇不同內部電路功能。如某一接合墊連接至電壓源引腳(VDDPin)時，支 持32-Bits SDRAM;連4妄至地線引肚卩(GND Pin)時，支持16-Bits SDRAM, 亦即所謂的接合線選擇機制(bonding option )。然而，目前的微芯片設計只 能單獨提供一種封裝模式單一微芯片封裝或多微芯片封裝，因此邏輯微芯 片廠商必須設計不同的電路布局及數(shù)量的接合墊，以符合下游廠商的需求， 以致于無法有效地節(jié)省微芯片的開發(fā)及生產(chǎn)成本。

發(fā)明內容
鑒于以上的問題，本發(fā)明的目的之一在于提供一種適用于多種封裝模式 成本的問題。
本發(fā)明的目的之一在于提供一種適用于多種封裝模式的集成電路，可根 據(jù)不同封裝選擇不同信號，致使一個芯片可以支持不同產(chǎn)品應用。
本發(fā)明的目的之一在于提供一種適用于多種封裝模式的集成電路，可增 加芯片的應用靈活性。
本發(fā)明的目的之一在于提供一種適用于多種封裝模式的集成電路，可共 用接合墊。
本發(fā)明的目的之一在于提供一種適用于多種封裝模式的集成電路，可降 低接合墊數(shù)目。
本發(fā)明的目的之一在于提供一種適用于多種封裝模式的集成電路，可降 低芯片面積。
本發(fā)明提出一種適用于多種封裝模式的集成電路包含核心電路、多個 接合墊以及選擇模塊。其中，選擇模塊耦接于核心電路及多個接合墊之間， 選擇模塊包含多個選擇電路，用以依據(jù)控制信號來決定核心電路通過選擇模 塊與多個接合墊之間的導通狀態(tài)。當控制信號為第一數(shù)值時，核心電路與多 個接合墊之間處于第一導通狀態(tài)，集成電路用于單微芯片封裝中，而當控制 信號為第二數(shù)值時，核心電路與多個接合墊之間處于第二導通狀態(tài)，集成電路用于多微芯片封裝中。
有關本發(fā)明的特征與實施，配合附圖進行最佳實施例詳細說明如下。


圖l為公知的單微芯片(single-die)封裝結構的示意圖2為公知的多微芯片(multi-die)封裝結構的示意圖3為根據(jù)本發(fā)明第一實施例的集成電路的示意圖4為圖3的集成電路于單微芯片封裝下的結構示意圖5為圖3的集成電路于多微芯片封裝下的結構示意圖6為根據(jù)本發(fā)明第二實施例的集成電路的示意圖7為根據(jù)本發(fā)明第三實施例的集成電路的示意圖8為根據(jù)本發(fā)明第四實施例的集成電路的示意圖9為圖8的集成電路于單微芯片封裝下的結構示意圖10為圖8的集成電路于多微芯片封裝下的結構示意圖；以及
圖11為根據(jù)本發(fā)明第五實施例的集成電路的示意圖。
主要元件符號說明
110邏輯^[敖芯片
120接合墊
122接合墊
130引腳
150存儲微芯片
160接合墊
162接合墊
200集成電路
210核心電3各
212 第一核心電路
214 第二核心電路
220a接合墊群
220b接合墊群
220c接合墊群
220d接合墊群220e接合墊群 2 2 Of接合墊群 230接合墊 230a接合墊 230b接合墊 2 30c "l妻合墊 2 30e纟妻合墊 232a接合墊 2 32b接合墊 232c接合墊 2 32d接合墊 234a接合墊 2 34b 4妾合墊 234c纟妻合墊 234d接合墊 2 36a接合墊 2 36b接合墊 236c接合墊 236d 4妻合墊 236e接合墊 236f接合墊 236g接合墊 236h接合墊 236i纟妻合墊 236j接合墊 250接合墊 250a接合墊 250b 4妻合墊 250c 4妻合墊 270選擇電路 272a選擇電路272b選擇電3各 272c選擇電路 272d選擇電3各 274a選擇電3各 274b選擇電3各 274c選擇電3各 274d選擇電路 280緩沖器 290控制電路 292 寄存器 300第一封裝體 302基板 310 引腳 310a引腳 310b引扭卩 310c引腳 310d引腳 310e引腳 312a引腳 312b引腳 312c引腳 312d引腳 312e引腳 312f引腳 312g引腳 312h引腳 312i引腳 314a引腳 314b引腳 314c引腳 314d引腳314e引腳 400集成電路 410接合墊 410a接合墊 410b接合墊 410c接合墊 410d接合墊 410e接合墊 412a接合墊 412b接合墊 412c接合墊 412d接合墊 412e接合墊 500第二封裝體 510a引腳 510b引腳 510c引腳 510d引腳 510e引腳 512a引腳 512b引腳 512c引腳 512d引腳 512e引腳 600第三封裝體 610a引腳 610b引腳 610c引腳 610d引腳 610e引腳
具體實施例方式
以下舉出具體實施例以詳細說明本發(fā)明的內容，并以附圖作為輔助說明。 說明中提及的符號為參照附圖符號。
參照圖3，為根據(jù)本發(fā)明一實施例的集成電路200，適用于多種模式的封 裝，例如單微芯片封裝、多微芯片封裝等。此集成電路200包括核心電 路210、多個4妻合墊230、 250、選擇電路270和控制電路290。
在此，核心電路210指用來提供該集成電路的主要核心功能的電路部份， 一般來說，核心電路210會具有一個或多個信號輸入/輸出端信號。于本實施 例中，為了達到可以適用于多種封裝模式，信號輸入端耦接至選擇電路270， 而選4奪電路270則耦接于二個接合墊230a、 250a與核心電3各210的信號輸入 端之間；信號輸出端則耦接至二個接合墊230c、 250c?？刂齐娐?90會根據(jù) 集成電路200的封裝模式而輸出一控制信號給選擇電路270,以致使選擇電 路270根據(jù)控制信號，而將核心電路210的信號輸入端與接合墊230a、 250a 中之一電導通。于此，控制電路290上可具有寄存器292，用以存儲決定集 成電路200使用于何種封裝模式所需的參數(shù)值，以輸出控制選擇電路270所 需的控制信號，而寄存器292中所存儲的數(shù)值則可經(jīng)由固件或軟件程序代碼 來寫入變更。再者，雖然于本實施例中，上述控制信號系由控制電路290依 其寄存器292的參數(shù)值來決定，但是本發(fā)明并不以此為限，諸如接合線選擇 (bonding option)等其他常見的才莫式選才奪才幾制，亦可于此使用。
如此一來，此集成電路200即可應用于多種才莫式的封裝。舉例來說，當 此集成電路200 (為方便說明以下稱第一集成電路200 )應用于單微芯片封裝 時(請參照圖3及4 ),將此集成電路200設置于第一封裝體300的基板302 上，再利用接合線技術(bonding )，通過設置于基板302上的引腳310a、 310b、 310c、 310d、 310e,分別將第一集成電路200的接合墊230與另 一封裝體(為 方便說明以下稱第二封裝體500 )電連接。其中，第一封裝體300與第二封 裝體500 —般設置于一印刷電路板(printed circuit board)上，其間通過 連接于其各自的引腳310a、 310b、 310c、 310d、 310e/510a、 510b、 510c、 510d、 510e的電路板上的導線(wiring)而相互連接。于此，第二封裝體500 可為 SDRAM (Synchronous Dynamic Random Access Memory; 同步動態(tài)隨機 存取存儲器)，其上具有另 一集成電路(為方便說明以下稱第二集成電路400 ), 換句話說，第一集成電路200的接合墊230通過第一封裝體300的引腳310a/310b/ 310c/310d/310e、第二封裝體500的引腳510a/510b/510c/510d/ 510e、及其間的電路板導線，連接至第二集成電路400上的接合墊 410a/410b/410c/410d/410e,舉例來說，接合墊230a通過引腳310a及引腳 510a連接至第二集成電路400上的接合墊410a，而接合墊230c通過引腳310c 及引腳510c連接至第二集成電路400上的接合墊410c。此時，選擇電路270 即是將核心電路21G的信號輸入端與接合墊230電導通。
而當此集成電路200 (為方便說明以下稱第一集成電路200 )應用于多微 芯片封裝時(請參照圖3及5)，于第一集成電路200上設置有另一集成電路 (為方便說明以下稱第二集成電路400 )，例如存儲微芯片，并且通過接合 墊250與接合墊410而彼此電連接。其中，第一集成電路200的接合墊230 部份會對應于接合墊250，即耦接至同一選擇電路270或同一信號輸出端。 第一集成電路200則設置于第一封裝體300的基板302上，并利用未與接合 墊250對應的接合墊230電連接基板302上的引腳310。舉例來說，接合墊 250a耦接至第二集成電路400上的接合墊410a，而對應于接合墊250a的接 合墊230a則不與引腳310a電連接；同樣地，接合墊250c耦接至第二集成電 路400上的接合墊41 Oc，而對應于接合墊25Oc的接合墊230c則不與引腳31 Oc 電連接；而未對應于4妾合墊250的接合墊230e則電連接至引腳310e。此時， 選擇電路270即是將核心電路210的信號輸入端與接合墊250電導通。
以另一種方式表示，接合墊230、 250可分成用以耦接外部電路的第一接 合墊(即接合墊230 ),以及用以耦接另一個集成電路的第二接合墊(即接合 墊250 )。換句話說，當應用于單微芯片封裝時，選擇電路270根據(jù)接收到的 控制信號，而將核心電路210的信號輸入端與第一接合墊(即接合墊230a) 電導通；當應用于多微芯片封裝時，選擇電路270根據(jù)接收到的控制信號， 而將核心電路210的信號輸入端與第二接合墊(即接合墊250a )電導通。
并且，于核心電路210的信號輸出端與接合墊230c、 250c之間可耦接緩 沖器280,用以緩沖，或者說是加強驅動，核心電路210所欲輸出的信號。
其中，選擇電路270可利用多路轉換器來實現(xiàn)，此多路轉換器的輸入端 連接至接合墊230a、 250a、輸出端連接至核心電路210的信號輸入端，以及 其控制端則連接至控制電路290,以接收控制信號。舉例來說，當此集成電 路200應用于單微芯片封裝時，控制電路290會輸出一控制信號1給選擇電 路270,因而致使選擇電路270將核心電路210的信號輸入端與接合墊230a電導通；反之，當應用于多微芯片封裝時，控制電路290則會輸出一控制信 號0給選擇電路270,因而致使選擇電路270將核心電路210的信號輸入端 與接合墊250a電導通。
于此，接合墊230、 250可為單向傳輸(如圖3所示)，亦可為雙向傳輸 (如圖6所示)。當采用單向傳輸?shù)慕雍蠅|230、 250時，核心電路210的信 號輸出端與選擇電路270耦接至不同的接合墊230c、 250c/230a、 250a,如 圖3所示。而當采用雙向傳輸?shù)慕雍蠅|230、 250時，核心電路210的信號輸 出端與選^^電路270則耦接至相同的接合墊230b、 250b,如圖6所示。
參照圖7，為根據(jù)本發(fā)明另一實施例的集成電路200,適用于一第一模式 與一第二模式的封裝，例如單微芯片封裝與多微芯片封裝。集成電路200 包括多個核心電路(為方便說明，以下以第一核心電路212與第二核心電 路214為例)、多個接合墊230和選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d。
依序相鄰的接合墊232a、 232b/232c、 232d/234a、 234b/234c、 234d可 分別歸類為4妻合墊群220a/220b/220c/220d，且接合墊群220a、 220b/220c、 2 2 0d會分別對應于第 一核心電路212與第二核心電3各214 。
選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d耦接于接 合墊230與第一核心電路212或第二核心電路214之間。
當集成電路200為第一模式的封裝時，選擇電路272a、 272b、 274a、 274b 將第 一核心電路212與所對應的接合墊群22 0a 、 22 0c內的接合墊232a 、 232b、 234a、 234b電導通，以及選擇電路272c、 272d、 274c、 274d將第二核心電 路214與所對應的接合墊群220b、 220d內的接合墊232c、 232d、 234c、 234d 電導通。而當集成電路200為第二模式的封裝時，選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d將同一核心電路與彼此至少相距一預定距離 的接合墊230電導通，即選擇電路272a、 272b、 274b、 274d將第一核心電路 212與接合墊232b、 232d、 234b、 234d電導通，且選擇電路272c、 272d、 274a、 274c將第二核心電路214與接合墊232a、 232c、 234a、 234c電導通。其中， 此預定距離為根據(jù)接合線規(guī)則(bonding rule)所訂定的距離。
于此，可通過一控制電路29G來根據(jù)第一模式或第二模式的封裝(即根 據(jù)集成電路200欲應用的封裝模式)輸出控制信號，以控制選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d的切換，即選4奪電3各272a、 272b、272c、 272d、 274a、 274b、 274c、 274d依據(jù)控制信號將接合墊230與核心電 路(例如第一核心電路212和第二核心電路214)電導通。其中，控制電 路290上可具有寄存器292，用以存儲決定集成電路200使用于何種封裝模 式所需的參數(shù)值，以輸出控制選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d所需的控制信號。
舉例來說，于此選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d可利用多路轉換器來實現(xiàn)，這些多路轉換器耦接于核心電路與接合墊之 間；當集成電路200應用于第一模式的封裝時，控制電路290會輸出一控制 信號1給選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d，因 而致使選4奪電路272a、 272b、 274a、 274b將第一核心電路212與接合墊群 220a、 220c內的接合墊232a、 232b、 234a、 234b電導通，以及選擇電3各272c、 272d、 274c、 274d將第二核心電路214與接合墊群220b、 220d內的接合墊 232c、 232d、 234c、 234d電導通；反之，當應用于第二模式的封裝時，控制 電路290則會輸出一控制信號0給選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d，因而致使選4爭電路272a、 272b、 274b、 274d將第一核心 電路212與接合墊232b、 232d、 234b、 234d電導通，且選擇電路272c、 272d、 274a、 274c將第二核心電路214與接合墊232a、 232c、 234a、 234c電導通。
每一核心電路(第一核心電路212與第二核心電路214)具有一個或多 個信號輸入/輸出端信號，分別耦接至選擇電路的輸出與輸入，且信號輸入端 與信號輸出端可分別相互對應。舉例來說，參照圖7，其中第一核心電路212 的信號輸入端耦接至選擇電路272a、 272b，而其所對應的信號輸出端則耦接 至選擇電路274a、 274b、 274d;以及第二核心電^各214的信號輸入端耦^妻至 選才奪電路272c、 272d,而其所對應的信號輸出端則耦接至選擇電路274a、 274c、 274d。
并且，耦接于核心電路(第一核心電路212和/或第二核心電路214)的 信號輸出端的選擇電路274a、 274b、 274c、 274d與接合墊234a、 234b、 234c、 234d之間可耦接緩沖器280,以緩沖核心電路(第一核心電路212/第二核心 電路214)欲輸出的信號。
于此，接合墊230可為單向傳輸(如圖7所示)，亦可為雙向傳輸(如圖 8所示)。當采用單向傳輸?shù)慕雍蠅|230時，同一核心電路(第一核心電路212/ 第二核心電路214)的信號輸入端與信號輸出端經(jīng)由選擇電路272a、 272b、272c、 272d、 274a、 274b、 274c、 274d，而耦接至不同的接合墊232a、 232b、 232c、 232d /234a、 234b、 234c、 234d，如圖7所示。
而當采用雙向傳輸?shù)慕雍蠅|236a、 236b、 236c、 236d時，同一核心電路 (第一核心電路212/第二核心電路214)的信號輸入端與信號輸出端經(jīng)由選 擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d，而耦接至相同 的接合墊236a、 236b、 236c、 236d，如圖8所示。并且，當集成電路200應 用于第一模式的封裝時，第一核心電路212與接合墊群220e電導通，第二核 心電路214與接合墊群220f電導通，而當集成電路200應用于第二^f莫式的封 裝時，第一核心電路212和第二核心電路214則依序交錯與接合墊236a、 236b、 236c、 236d電導通。于此，雖以依序交錯為例，然實際上，只要同一核心電 路所耦接至接合墊彼此相距符合接合線規(guī)則(bonding rule)的預定距離即 可。
因此，集成電路200即可應用于多種模式的封裝。舉例來說，當集成電 路200 (為方便說明以下稱第一集成電路200 )應用于單微芯片封裝時(請參 照第8及9圖)，將集成電路200設置于第一封裝體300的基板302上，將第 一集成電路200上的接合墊230電連接至設置于基板302上的引腳312a、 312b、 312c、 312d、 312e、 312f、 312g、 312h、 312i。其中，接合墊群220f 的接合墊經(jīng)由引腳312e、 312f、 312g、 312h、 312i電連接至第二封裝體500 的引腳512a、 512b、 512c、 512d、 512e，而接合墊群220e的接合墊經(jīng)由引 腳312a、 312b、 312c、 312d電連接至第三封裝體600的引腳610a、 610b、 610c、 610d,而一般來說，第一、第二、及第三封裝體300、 500、 600均設 置于一印刷電^各板上。此時，選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d是將第一核心電路212與接合墊群220e電導通，以及將第二核 心電路214與接合墊群220f電導通。其中，第二封裝體500可為SDRAM，其 上具有另一集成電路(為方便說明以下稱第二集成電路400 )，于此第一集成 電路200可經(jīng)由其接合墊群220f、引腳312e、 312f、 312g、 312h、 312i及 引腳510a/510b/510c/510d/510e連接至第二集成電路400上的接合墊，以使 第二核心電路214可以存取存儲于第二集成電路400上的數(shù)據(jù)；而第三封裝 體600可為一功能電路，于此第一集成電路200可經(jīng)由其接合墊群220e及引 腳312a、 312b、 312c、 312d連接至第三封裝體600的引腳610a、 610b、 610c、 610d,以控制第三封裝體600的運作。而當集成電路200 (為方便說明以下稱第一集成電路200 )應用于多微芯 片封裝時(請參照圖7、 8及10),第一集成電路200則設置于第一封裝體300 的基板302上，且于第一集成電路200上設置有另一集成電路(為方便說明 以下稱第二集成電路400 )，例如存儲微芯片。于此，第一集成電路200通 過接合墊236b、 236d、 236f、 236h、 236j分別與第二集成電路400的接合墊 412a、 412b、 412c、 412d、 412e而彼此電連接，而第一集成電路200上不相 鄰的接合墊236a、 236c、 236e、 236g、 236i則經(jīng)由設置于第一封裝體300的 基板302上的引腳314a、 314b、 314c、 314d、 314e，而電連接第三封裝體600 的引腳610a、 610b、 610c、 610d、 610e，以控制第三封裝體600的運作。此 時，選擇電路272a、 272b、 272c、 272d、 274a、 274b、 274c、 274d是將同一 核心電路與不相鄰的接合墊230電導通，例如選擇電路272a、 272b、 274b、 274d將第一核心電路212與接合墊232b、 232d、 234b、 234d電導通，且選 擇電路272c、 272d、 274a、 274c將第二核心電路214與接合墊232a、 232c、 234a、 234c電導通。
通過如上述將欲接合線連接至同一集成電路的接合墊切換成間隔一預定 距離、或是其間隔有其他接合墊的設計，則本實施例的集成電路(或微芯片) 使用于多微芯片封裝時，即可符合接合線規(guī)則對于接合線之間須具有一定距 離間隔的要求。同時，當切換成單微芯片封裝模式時，連接到同一外部封裝 體的多個接合墊，又可以切換成集中在連續(xù)的位置配置，而方便印刷電路板 上的導線布局。
此外在另一實施例中，接合墊230可在某一模式下屬于輸入接合墊 (input pad),而在另一種模式下屬于輸出接合墊(output pad)如圖11所示。 于此實施例中，當控制電路290輸出控制信號1給選擇電路274a、 274b、274c、 274d時，因而致使選擇電路274a、 274b將第一核心電路212的信號輸出端 與接合墊236a、 236b電導通。同樣的，也使得選擇電路274c、 274d將第二 核心電路214的信號輸出端與接合墊236c、 236d電導通。因此，于此實施例 中當控制信號為1的模式下，接合墊230屬于輸出接合墊。于此，當集成電 路200應用于控制信號為1的模式封裝時，第一核心電路212與接合墊群220e 電導通，第二核心電路214與接合墊群220f電導通。
反之，當控制電路290輸出控制信號0給選擇電路272a、 272b、 272c、 272d時，因而致使選擇電路272a、 272b將第一核心電路212的信號輸入端與接合墊236b、 236d電導通。同樣地，也使得選擇電路272c、 272d將第二 核心電路214的信號輸入端與接合墊236a、 236c電導通。因此，于此實施例 中當控制信號為0的模式下，接合墊230屬于輸入接合墊。于此，當集成電 路200應用于控制信號為0的模式封裝時，第一核心電路212和第二核心電 路214則依序交錯與接合墊236a、 236b、 236c、 236d電導通。
因此，圖ll的應用例子，可通過調整控制信號為1，而應用于單微芯片 封裝，可參照上述圖9的詳細說明。反之，當控制信號為O時，則可應用多 微芯片封裝，可參照上述圖10的詳細說明。
如上所述，第3-6圖中的實施例與第7-11圖中的實施例不同的處在于 前者系有部份接合墊乃位于集成電路當中較靠近內側的位置，以方便于多微 芯片封裝時與同一封裝體中的其他微芯片相連接；而后者則將所有的接合墊 均設置于集成電路的邊緣上，再利用依序交錯的接合墊配置來滿足多微芯片 封裝時對接合線規(guī)則的要求。但是不論是哪一種實施方式，本發(fā)明通過電路 設計，可根據(jù)不同封裝選擇不同信號，致使一個芯片可以支持不同產(chǎn)品應用， 進而增加芯片的應用靈活性，且有效地降低接合墊數(shù)目和芯片面積。舉例來 說，若一應用為單芯片包裝208腳位，其中有80腳位為對另一特定芯片的對 接信號，因此采取舊的方式，必須至少有外部接合墊208個和內部接合墊80 個，共288個。但根據(jù)本發(fā)明的芯片可以保持208個接合墊，不需增加80 個接合塾，并且可改用128腳位的封裝體；或者保持288個接合墊，但再采 用多芯片封裝時，仍有額外80個接合墊的腳位，可以輸出其余應用信號， 增加更多的產(chǎn)品功能。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明。任何 所屬技術領域中的普通技術人員，在不脫離本發(fā)明的精神和范圍的情況下， 可進行各種更動與修改。因此，本發(fā)明的保護范圍以所提出的權利要求的范 圍為準。
權利要求
1. 一種適用于多種封裝模式的集成電路，包含一核心電路；多個接合墊；以及一選擇模塊，耦接于該核心電路及該多個接合墊之間，該選擇模塊包含多個選擇電路，用以依據(jù)一控制信號來決定該核心電路通過該選擇模塊與該多個接合墊之間的導通狀態(tài)；其中當該控制信號為一第一數(shù)值時，該核心電路與該多個接合墊之間處于一第一導通狀態(tài)，該集成電路用于一單微芯片封裝中，而當該控制信號為一第二數(shù)值時，該核心電路與該多個接合墊之間處于一第二導通狀態(tài)，該集成電路用于一多微芯片封裝中。
2. 如權利要求1所述的集成電路，其中該接合墊包括 多個第一接合墊，用以耦接外部電路；以及 多個第二接合墊，用以耦接一微芯片；其中，該核心電路耦接至該第 一接合墊中之一與該第二接合墊中之一； 以及該選擇電路耦接至該第 一接合墊中之一 與該第二接合墊中之一 。
3. 如權利要求2所述的集成電路，其中該集成電路用于該單微芯片封 裝時，該選擇電路將該核心電路與該第一接合墊電導通。
4. 如權利要求2所述的集成電路，其中該集成電路用于該多微芯片封 裝時，該選擇電路將該核心電路與該第二接合墊電導通。
5. —種適用于多種封裝模式的集成電路，包括 多個接合墊；一核心電3各，包4舌 一信號輸入端；以及一信號輸出端，耦接至該接合墊中的二個； 一控制電路，用以根據(jù)該模式輸出一控制信號；以及 一選擇電路，耦接于該接合墊中的二個與該信號輸入端之間，用以根據(jù) 該控制信號將該信號輸入端與該接合墊中的二個其中之一電導通。
6. 如權利要求5所述的集成電路，其中該接合墊包括 多個第一接合墊，用以耦接外部電路；以及多個第二接合墊，用以耦接另一微芯片；其中，該信號輸出端耦接至該第 一接合墊中之一與該第二接合墊中之一； 以及該選擇電路耦接至該第 一接合墊中之一 與該第二接合墊中之一 。
7. 如權利要求6所述的集成電路，其中當應用的該模式為一多微芯片 封裝時，該選擇電路將該信號輸入端與該第二接合墊電導通。
8. 如權利要求6所述的集成電路，其中當應用的該模式為一單微芯片 封裝時，該選擇電路將該信號輸入端與該第 一接合墊電導通。
9. 如權利要求5所述的集成電路，其中該選擇電路為一多路轉換器， 具有連接該接合墊的多個輸入端、連接該信號輸入端的一輸出端以及連接該 控制電路的一控制端。
10. —種集成電路，適用于一第一模式與一第二模式的封裝，包括 多個接合墊群，每一接合墊群具有依序相鄰的多個接合墊； 多個核心電路，對應于該接合墊群；以及多個 選擇電路，耦接于該接合墊與該核心電路之間，當該微芯片為該第 一模式的封裝時，該選擇電路將該核心電路分別與所對應的該接合墊群內的 該接合墊電導通；以及當該微芯片為該第二模式的封裝時，該選擇電路將同 一該核心電^各與4皮此相3巨一預定距離的該4妻合墊電導通。
11. 如權利要求10所述的集成電路，還包括一控制電路，用以選擇性根據(jù)該第一模式和該第二模式的封裝輸出 一控 制信號；其中，該選擇電路依據(jù)該控制信號將該接合墊與該核心電路電導通。
12. 如權利要求10所述的集成電路，其中每一該核心電路包括 至少一信號輸入端，耦接至該選擇電路；以及至少一信號輸出端，對應于該信號輸入端，耦4妻至該選擇電路，當該才妻 合墊為單向傳輸時，相對應的該信號輸入端與該信號輸出端經(jīng)由該選擇電路 電導通至不同的該接合墊。
13. 如權利要求1Q所述的集成電路，其中每一該核心電路包括 至少一信號輸入端，耦接至該選擇電路；以及至少一信號輸出端，對應于該信號輸入端，耦接至該選4奪電路，當該才妄 合墊為雙向傳輸時，相對應的該信號輸入端與該信號輸出端經(jīng)由該選4奪電路 電導通至相同的該接合墊。
14.如權利要求10所述的集成電路，還包括 多個緩沖器，電連接該選擇電路與該接合墊。
全文摘要
一種適用于多種封裝模式的集成電路包含核心電路、多個接合墊以及選擇模塊。其中，選擇模塊耦接于核心電路及多個接合墊之間，選擇模塊包含多個選擇電路，用以依據(jù)控制信號來決定核心電路通過選擇模塊與多個接合墊之間的導通狀態(tài)。當控制信號為第一數(shù)值時，核心電路與多個接合墊之間處于第一導通狀態(tài)，集成電路用于單微芯片封裝中，而當控制信號為第二數(shù)值時，核心電路與多個接合墊之間處于第二導通狀態(tài)，集成電路用于多微芯片封裝中。
文檔編號H01L23/48GK101442050SQ200710193639
公開日2009年5月27日 申請日期2007年11月23日 優(yōu)先權日2007年11月23日
發(fā)明者張賢鈞, 林佐柏, 林宗祺, 洪嘉隆 申請人:瑞昱半導體股份有限公司