專利名稱：電子冷卻裝置、圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子冷卻裝置及其制造方法。
背景技術(shù)：
像微處理器這樣的集成電路(IC)裝置設(shè)計為以極高速運行。因此，在 運行時IC裝置本身會產(chǎn)生大量的熱。為了滿足對動態(tài)隨機存取存儲器 (DRAM)裝置或者中央處理單元(CPU)的高速性能的要求，要在IC裝 置中使用高速輸入/輸出電路，因而會產(chǎn)生更大量的熱。因此，進行了很多研 究力圖減少發(fā)熱。
半導體中電子信號的載流子包括電子和空穴等。通常，隨著溫度的上升， 載流子的濃度會迅速增加。由于溫度造成的載流子的濃度增加是控制裝置運 行的主要限制因素。
為了減少載流子的熱限制，在計算機等設(shè)備的內(nèi)部可安裝散熱片和/或風 扇，以降低或驅(qū)散電子裝置內(nèi)產(chǎn)生的熱。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種電子冷卻裝置及其制造方法，該電子冷卻裝置 能夠有效降低和/或驅(qū)散集成電路內(nèi)產(chǎn)生的熱。
在一個實施例中，制造電子冷卻裝置的方法可包括步驟在半導體襯底
上形成絕緣層；在所述絕緣層上形成第一硅化物層和第二硅化物層；在第一 硅化物層和第二硅化物層上均形成p型半導體和n型半導體，使得所述p型 半導體和n型半導體相互分離；在所述p型半導體和n型半導體上形成第一
介電層，并暴露所述n型半導體和p型半導體的上表面；在所述第一硅化物 層的n型半導體和所述第二硅化物層的p型半導體上形成第三硅化物層；在 所述第三硅化物層上形成第二介電層；以及蝕刻所述第二介電層和第一介電 層，形成接觸孔，所述接觸孔暴露所述第一硅化物層和第二硅化物層的上表 面。
在另一實施例中， 一種制造可冷卻圖像傳感器的方法可包括步驟在第 一導體和第二導體上均形成多對p型半導體本體和n型半導體本體，使得多
對p型半導體本體和n型半導體本體中的各對p型半導體本體和n型半導體 本體與其它對p型半導體本體和n型半導體本體相互分離；在所述多對p型 半導體本體和n型半導體本體上形成第一介電層；暴露所述多個n型半導體 本體和p型半導體本體的上表面；在各對p型半導體本體和n型半導體本體 的最內(nèi)側(cè)的半導體本體上形成第三導體；在所述第三導體上形成第二介電層 以形成冷卻裝置；以及將圖像傳感器連接至所述冷卻裝置。
在再一實施例中，電子冷卻裝置可包括絕緣層，位于半導體襯底上； 第一導體和第二導體，位于所述絕緣層上；多個成對p型半導體本體和n型 半導體本體，分別位于所述第一導體和第二導體上；第一介電層，位于所述 p型半導體本體與n型半導體本體之間；第三導體，將所述第一導體的n型 半導體與所述第二導體的p型半導體相連接；第二介電層，位于所述第三導 體上；以及多個接觸孔，穿過所述第一層間層和第二層間層，暴露所述第一 導體和第二導體的上表面。
在又一實施例中， 一種冷卻式圖像傳感器可包括CMOS圖像傳感器； 以及如上所述的電子冷卻裝置。
將本發(fā)明的電子冷卻裝置及其制造方法應(yīng)用于半導體集成裝置，能夠驅(qū) 散或降低集成電路內(nèi)產(chǎn)生的熱，特別可以使圖像傳感器在高溫下、在使用的 延長期內(nèi)更有效地和/或熱致噪聲更低地運行。此外，能夠有效控制由于光電 轉(zhuǎn)換產(chǎn)生的暗電流，得到更高的放大倍數(shù)，獲得清晰圖像，因此能夠提高 CMOS圖像傳感器的質(zhì)量。
下面在附圖和說明書中提供一個或多個實施例的細節(jié)。通過說明書、附 圖以及權(quán)利要求書，其它特點將顯而易見。 >


圖1至圖9為剖視圖，用于示出制造根據(jù)本發(fā)明實施例的電子冷卻裝置 的示例性方法。
圖10為根據(jù)本發(fā)明實施例的示例性電子冷卻裝置的布局圖。
具體實施例方式
以下參照附圖詳細描述根據(jù)本發(fā)明多個實施例的電子冷卻裝置及其制 造方法。
圖9為根據(jù)一實施例的電子冷卻裝置的剖視圖。根據(jù)該實施例的電子冷 卻裝置利用珀耳帖效應(yīng)，由多個p型半導體本體和多個n型半導體本體串聯(lián) 構(gòu)成。
參照圖9，在半導體襯底10上設(shè)置有絕緣層20。作為例子，絕緣層20 可包括氧化鋁層。特別地，絕緣層20的厚度范圍可為10pm至30(^m?？筛?據(jù)采用了該示例性冷卻裝置的設(shè)備的發(fā)熱量來選定絕緣層20的目標厚度。 發(fā)熱量越大，絕緣層20的厚度越大。
在絕緣層20上設(shè)置有第一導體30和第二導體31 (例如硅化物層)，并 且使得第一導體30和第二導體31相互分離。
在第一硅化物層30和第二硅化物層31上均設(shè)置有p型半導體本體41 和n型半導體本體42。通常，互補的半導體本體41和42成對(即每型一個) 配置在導體30和31上。這樣，導體30和31上半導體本體41和42的排列 可以反轉(zhuǎn)(例如，可將p型半導體本體41設(shè)置在第一硅化物層30最接近第 二硅化物層31的一端上，而n型半導體本體42可設(shè)置在p型半導體本體41 外側(cè))。
可通過在半導體層(例如非晶硅或多晶硅)中注入p型雜質(zhì)離子來獲得 p型半導體41。類似地，可通過在半導體層中注入n型雜質(zhì)離子來獲得n型 半導體42。
第一硅化物層30上的p型半導體41、 n型半導體42與第二硅化物層31 上的p型半導體41、 n型半導體42通過第一層間介電(ILD)層50而分離。 例如，第一 ILD層50可包括氧化物(例如二氧化硅)層。 t
在第一硅化物層30上的n型半導體42的上表面和第二硅化物層31上
的p型半導體41的上表面上設(shè)置有第三導體(例如硅化物層)60。因此， 第一硅化物層30上的n型半導體42與第二硅化物層31上的p型半導體41 優(yōu)選通過第三導體60電性串聯(lián)連接。
在第三硅化物層60上設(shè)置有第二ILD層70。例如，第二ILD層70可 包括氧化物(例如二氧化硅)層。通過在預(yù)定位置和/或以預(yù)定形狀蝕刻第二 ILD層70和第一 ILD層50，從而在第一 ILD層50和第二 ILD層70中設(shè)置 接觸孔80。也就是說，接觸孔80暴露出第一硅化物層30和第二硅化物層 31各自的邊緣或外側(cè)部分。這里，接觸孔80可以是單個，也可以是多個。
具有上述構(gòu)造的電子冷卻裝置利用珀耳帖效應(yīng)，并且，通過控制提供給 該電子冷卻裝置的電流的大小和持續(xù)時間，即使是在小型電子裝置中，該電 子冷卻裝置也能表現(xiàn)出極好的冷卻效果。
至于珀耳帖效應(yīng)，簡而言之，就是當電子從金屬流入半導體時，金屬中 接近費米能級的電子必定進入半導體的導帶(conduction band)。因此，當 導電電子從金屬移動到半導體時，它們的平均動能必定增加。附加的動能由 熱量的吸收得到證明。也就是說，吸收的熱量或熱能增加了電子的平均動能。 假定有大量電流流過，電子的平均動能下降，就會產(chǎn)生熱量。這樣，由于電 子通過結(jié)區(qū)(junctionregion)時電子的平均動能改變，所以能夠理解，根據(jù) 電流方向的不同，熱量可被吸收或者產(chǎn)生。
只要電流流動，就會發(fā)生這種可逆的珀耳帖效應(yīng)。電子冷卻裝置就是利 用珀耳帖效應(yīng)的半導體裝置。具體而言，當兩種不同的導體或電荷載流子(例 如p型半導體41和n型半導體42)相互結(jié)合(例如電性結(jié)合或者電容性結(jié) 合)而后通過電流時，與這種結(jié)合形成的結(jié)區(qū)電流成比例地產(chǎn)生或者吸收預(yù) 定量的熱。當電流沿相反方向流動時，是產(chǎn)生熱量還是吸收熱量與前述情況 相反。這種電子冷卻裝置的優(yōu)點在于可小型化，能夠在加電時立刻使集成 電路降溫，能夠通過連接用于簡單極性轉(zhuǎn)換的開關(guān)來實現(xiàn)冷卻和發(fā)熱。
CMOS圖像傳感器是將光學圖像轉(zhuǎn)換為電信號的半導體裝置。CMOS圖 像傳感器根據(jù)在半導體襯底或者半導體襯底上形成的外延半導體層中形成 的光電二極管中出現(xiàn)或產(chǎn)生的電荷(電子-空穴對)來產(chǎn)生這種電信號。CMOS 圖像傳感器中熱量越多，則其中產(chǎn)生的電信號中的噪聲越多。CMOS菌像傳 感器裝置中產(chǎn)生的熱效應(yīng)非常大，在集成電路(例如微處理器和DRAM)中
產(chǎn)生已知的熱效應(yīng)。
圖10為圖9的示例性電子冷卻裝置的布局圖。所示的冷卻結(jié)構(gòu)包括第
一導體和第二導體(未示出)、分別在其上的第一對半導體本體41、 42和 第二對半導體本體41、 42、以及將n型半導體本體42電連接到p型半導體 本體41的第三導體60，沿著冷卻裝置或者集成電路的一個維度(例如長度 方向或者寬度方向)延伸跨過冷卻裝置或者集成電路。在冷卻裝置或者集成 電路的另一個(與上述維度垂直的維度上平行地示出多個這樣的冷卻結(jié)構(gòu)。 在冷卻裝置或者集成電路的角部或角部附近示意性地示出至焊盤(例如第一 導體和第二導體各自的暴露的邊緣或外側(cè)部分)的接觸孔。通常，導體中緊 靠有n型半導體本體42的暴露的邊緣或外側(cè)部分施加正偏壓，導體中緊靠 有p型半導體本體41的暴露的邊緣或外側(cè)部分施加負偏壓或地電位。
圖1至圖9為剖視圖，用于示出制造根據(jù)本發(fā)明實施例的電子冷卻裝置 的方法。
參照圖l，在半導體襯底10上形成絕緣層20。作為例子，絕緣層20可 包括氧化鋁或者由氧化鋁形成，其厚度范圍可為10jim至30(^m。具體而言， 考慮到例如圖像傳感器等裝置中的發(fā)熱量，發(fā)熱量越大，絕緣層20越厚。
在絕緣層20上形成多晶硅層(未示出)，利用光刻工藝將多晶硅層圖 案化為預(yù)定形狀，從而形成相互分離的多晶硅圖案(未示出)。
參照圖2，在多晶硅圖案上沉積金屬層，然后退火以形成第一硅化物層 30和第二硅化物層31，第一硅化物層30和第二硅化物層31能夠降低接觸 電阻。未反應(yīng)的金屬(即沒有轉(zhuǎn)化為金屬硅化物的部分)可經(jīng)選擇性蝕刻去 除，如現(xiàn)有技術(shù)所知的。當然，除了金屬硅化物，也可以使用其它導電材料 (或者可層疊或堆疊的導電材料的組合)。
參照圖3，在第一硅化物層30和第二硅化物層31以及暴露的絕緣層20 上形成預(yù)定厚度的另一多晶硅層40。例如，利用無雜質(zhì)多晶硅或者n型或p 型雜質(zhì)摻雜多晶硅形成多晶硅層40。
如果多晶硅層40包括n型摻雜多晶硅，則p型雜質(zhì)可以僅注入要形成p 型半導體的區(qū)域?；蛘?，如果多晶硅層40包括p型摻雜多晶硅，則n製雜 質(zhì)可以僅注入要形成n型半導體的區(qū)域。
或者，如果多晶硅層40使用無雜質(zhì)多晶硅，則可以分別將p型雜質(zhì)和n型雜質(zhì)注入多晶硅層40，以形成p型半導體41和n型半導體42，如圖3和 圖4所示。具體而言，在多晶硅層40上形成光致抗蝕劑層，然后通過曝光 和顯影工藝形成第一光致抗蝕劑圖案100，第一光致抗蝕劑圖案100選擇性 地暴露要形成p型半導體的區(qū)域，如圖3所示。然后，利用第一光致抗蝕劑 圖案100作為離子注入掩模，將p型雜質(zhì)離子注入多晶硅層40，從而在第一 硅化物層30和第二硅化物層31上分別形成p型半導體區(qū)41 。
參照圖4，將第一光致抗蝕劑圖案100去除。然后在多晶硅層40上形成 另一光致抗蝕劑層，再通過曝光和顯影工藝形成第二光致抗蝕劑圖案200， 第二光致抗蝕劑圖案200選擇性地暴露要形成n型半導體的區(qū)域。
之后，利用第二光致抗蝕劑圖案200作為離子注入掩模，將n型雜質(zhì)離 子注入多晶硅層40，從而在第一硅化物層30和第二硅化物層31上分別形成 n型半導體區(qū)42。將第二光致抗蝕劑圖案200去除后，在第一硅化物層30 和第二硅化物層31上各形成一對p型半導體41和n型半導體42。
參照圖5，在多晶硅層40上形成又一光致抗蝕劑層，再通過光刻工藝形 成第三光致抗蝕劑圖案300，第三光致抗蝕劑圖案300暴露除了 p型半導體 41和n型半導體42之外的區(qū)域。利用第三光致抗蝕劑圖案300作為蝕刻掩 模，進行蝕刻工藝，以去除多晶硅層40位于p型半導體41與n型半導體42 之間的部分。
參照圖6，去除第三光致抗蝕劑圖案300。經(jīng)過蝕刻步驟，第一硅化物 層30和第二硅化物層31上的p型半導體41和n型半導體42全部相互分離。
參照圖7，在所得到的包括p型半導體41和n型半導體42的結(jié)構(gòu)上形 成第一ILD層50。通常，通過化學氣相沉積(CVD)形成第一ILD層50， 化學氣相沉積可以是等離子體增強化學氣相沉積(PECVD)，輔以高密度等 離子體(HDP-CVD)、低壓(LP)或大氣壓(AP)。之后，利用毯覆式蝕 刻(blanket etching)(例如回蝕)或者化學機械拋光(CMP)將第一 ILD 層50平坦化，從而暴露出p型半導體本體41和n型半導體本體42的上表 面。優(yōu)選地，第一ILD層50的頂面(上表面)與p型半導體本體41和n型 半導體本體42的頂面基本上共面。 f
之后，在p型半導體41、 n型半導體42以及第一ILD層50上沉積多晶 硅層(未示出)。在多晶硅層上形成光致抗蝕劑層(未示出)，然后利用光
刻工藝將光致抗蝕劑層圖案化形成光致抗蝕劑圖案(未示出)。然后，利用 光致抗蝕劑圖案作為蝕刻掩模來蝕刻多晶硅層，從而在第一硅化物層30上
的n型半導體42上和第二硅化物層31上的p型半導體41上形成多晶硅圖 案。之后，在多晶硅圖案上沉積金屬層以形成能夠降低接觸電阻的第三硅化 物層60。第三硅化物層60將第一硅化物層30上的n型半導體42與第二硅 化物層31上的p型半導體41串聯(lián)連接。對于第一硅化物層30和第二硅化 物層31，可用第三導體代替第三硅化物層60，第三導體包括任意導電材料 (或者可層疊或堆疊的導電材料的組合)。
參照圖8，在所得到的包括第三硅化物層60的結(jié)構(gòu)上形成第二 ILD層 70，然后進行平坦化工藝(通常通過CMP進行)。例如，第二ILD層70可 包括氧化物(例如Si02)或者由氧化物形成。
參照圖9，將第一 ILD層50和第二 ILD層70 (它們堆疊在半導體襯底 10上)的邊緣或外側(cè)部分蝕刻掉，以形成多個接觸孔80。例如，可通過這 樣的方式來形成接觸孔80:在第二ILD層70上形成光致抗蝕劑圖案，然后 進行蝕刻工藝。
形成用于提供外部電壓的接觸孔80后，使得第一硅化物層30和第二硅 化物層31的表面暴露，從而完成電子冷卻裝置。之后可用導電材料(例如 鋁、鎢或者銅等金屬)填充接觸孔80。
根據(jù)本發(fā)明實施例的電子冷卻裝置及其制造方法，能夠制造利用珀耳帖 效應(yīng)的半導體電子冷卻裝置。在一個實施例中，該電子冷卻裝置與集成電路 或者圖像傳感器獨立制作(例如就像用于臨界尺寸為1拜、2 ,、 5拜或 者lOpm的裝置那樣，使用較低分辨率光刻術(shù)及處理設(shè)備)。之后，實質(zhì)上 利用任意芯片至芯片接合(die-to-die bonding)技術(shù)將集成電路或者圖像傳 感器安裝或接合在冷卻裝置上。在一個實施例中，將集成電路或者圖像傳感 器以及要接合在一起的冷卻裝置的表面進行等離子體處理(例如清潔表面和 /或增加平均表面粗糙度)，然后利用熱導電粘合劑將集成電路或者圖像傳感 器與冷卻裝置接合在一起。
此外，可以將根據(jù)本發(fā)明實施例的電子冷卻裝置及其制造方法應(yīng)用于半 導體集成裝置，以驅(qū)散或降低集成電路內(nèi)產(chǎn)生的熱，特別是對于圖像傳感器 而言，可以使其在高溫下、在使用的延長期內(nèi)更有效地和/或熱致噪聲更低地運行。
此外，能夠有效控制由于光電轉(zhuǎn)換產(chǎn)生的如光電流這樣的暗電流，從而 得到更高的放大倍數(shù)，獲得清晰圖像。因此，能夠提高互補金屬氧化物半導 體(CMOS)圖像傳感器的質(zhì)量。
本說明書中所有對"一個實施例"、"實施例"、"示例性實施例"等 等的參考表示結(jié)合實施例說明的具體特征、結(jié)構(gòu)或者特性都包括在本發(fā)明的 至少一個實施例中。說明書中不同地方出現(xiàn)的措辭不一定都參照同一實施 例。此外，當結(jié)合任一實施例說明具體特征、結(jié)構(gòu)或者特性時，認為這些特 征、結(jié)構(gòu)或者特性與其它實施例的結(jié)合處于本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)的范圍 內(nèi)。
雖然參照多個示例性實施例進行了說明，但應(yīng)當理解，本領(lǐng)域技術(shù)人員 能夠構(gòu)思落入本發(fā)明原理的精神和范圍內(nèi)的各種其它變型和實施例。更具體 而言，在說明書、附圖及所附權(quán)利要求書的范圍之內(nèi)，對于各組成部分和/ 或?qū)ο蟮慕M合排列能夠作出各種變型和改型。除了各組成部分和/或排列的變 型和改型之外，各種替代性使用對于本領(lǐng)域技術(shù)人員來說也是顯而易見的。
權(quán)利要求
1、一種制造裝置的方法，包括步驟在第一硅化物層和第二硅化物層上均形成p型半導體本體和n型半導體本體，使得所述p型半導體本體和n型半導體本體相互分離；在所述p型半導體本體和n型半導體本體上形成第一介電層，并暴露所述n型半導體本體和p型半導體本體的上表面；在所述第一硅化物層上的n型半導體本體上和所述第二硅化物層上的p型半導體本體上形成第三硅化物層；在所述第三硅化物層上形成第二介電層；以及蝕刻所述第二介電層和第一介電層以形成接觸孔，所述接觸孔暴露所述第一硅化物層和第二硅化物層的上表面。
2、 如權(quán)利要求1所述的方法，還包括步驟在形成所述p型半導體本 體和所述n型半導體本體的步驟之前，在半導體襯底上形成絕緣層，然后在 所述絕緣層上形成所述第一硅化物層和第二硅化物層。
3、 如權(quán)利要求l所述的方法，其中，形成所述p型半導體本體和所述n 型半導體本體的步驟包括在所述第一硅化物層和第二硅化物層上形成多晶硅層；以及 在所述多晶硅層中注入雜質(zhì)。
4、 如權(quán)利要求2所述的方法，其中，所述絕緣層包括氧化鋁層。
5、 如權(quán)利要求2所述的方法，其中，所述絕緣層的厚度范圍為10 ,至 300 (im。
6、 如權(quán)利要求3所述的方法，其中，所述多晶硅層包括n型摻雜多晶 硅，并且形成所述p型半導體本體的步驟包括在所述n型摻雜多晶硅的預(yù)定 區(qū)域中注入p型雜質(zhì)。
7、 如權(quán)利要求3所述的方法，其中，所述多晶硅層包括p型摻雜多晶 硅，并且形成所述n型半導體本體的步驟包括在所述p型慘雜多晶硅的預(yù)定 區(qū)域中注入n型雜質(zhì)。
8、 如權(quán)利要求1所述的方法，其中，所述第一介電層和第二介電層均 包括氧化物。
9、 一種制造可冷卻圖像傳感器的方法，包括步驟在第一導體和第二導體上均形成多對p型半導體本體和n型半導體本 體，并使所述多對p型半導體本體和n型半導體本體中的各對p型半導體本 體和n型半導體本體與其它對p型半導體本體和n型半導體本體相互分離； 在所述多對p型半導體本體和n型半導體本體上形成第一介電層； 暴露所述n型半導體本體和p型半導體本體的上表面； 在各對p型半導體本體和n型半導體本體的最內(nèi)側(cè)的半導體本體上形成 第三導體；在所述第三導體上形成第二介電層以形成冷卻裝置；以及 將圖像傳感器連接至所述冷卻裝置。
10、 如權(quán)利要求9所述的方法，還包括步驟蝕刻所述第二介電層和第 一介電層以形成接觸孔，所述接觸孔暴露所述第一導體和第二導體的上表 面。
11、 一種電子冷卻裝置，包括 絕緣層，位于半導體襯底上；第一硅化物層和第二硅化物層，位于所述絕緣層上； 第一對p型半導體本體和n型半導體本體，位于所述第一硅化物層上； 第二對p型半導體本體和n型半導體本體，位于所述第二硅化物層上； 第一介電層，位于所述p型半導體本體與n型半導體本體之間； 第三硅化物層，位于所述第一硅化物層的n型半導體和所述第二硅化物 層的p型半導體上，并將所述第一硅化物層的n型半導體與所述第二硅化物層的p型半導體相連接；第二介電層，位于所述第三硅化物層上；以及多個接觸孔，穿過所述第一介電層和第二介電層，暴露所述第一硅化物 層和第二硅化物層的上表面。
12、 如權(quán)利要求11所述的電子冷卻裝置，其中，所述絕緣層包括氧化鉛層。
13、 如權(quán)利要求11所述的電子冷卻裝置，其中，所述絕緣層的厚度范 圍為lO0nm至300 nm。
14、 如權(quán)利要求11所述的電子冷卻裝置，其中，所述p型半導體本體 包括p型雜質(zhì)。
15、 如權(quán)利要求11所述的電子冷卻裝置，其中，所述n型半導體本體 包括n型雜質(zhì)。
16、 如權(quán)利要求12所述的電子冷卻裝置，其中，各所述接觸孔是單個 或者多個。
17、 如權(quán)利要求11所述的電子冷卻裝置，其中，所述第一介電層和第 二介電層均包括氧化物層。
18、 一種冷卻式圖像傳感器，包括 CMOS圖像傳感器；以及 如權(quán)利要求11所述的電子冷卻裝置。
全文摘要
本發(fā)明提供一種電子冷卻裝置、圖像傳感器及其制造方法。該方法包括步驟在半導體襯底上形成絕緣層，在絕緣層上形成第一硅化物層和第二硅化物層，在第一硅化物層和第二硅化物層上均形成分離的成對p型半導體和n型半導體，在p型半導體和n型半導體上形成第一層間介電(ILD)層，暴露n型半導體和p型半導體的上表面，在第一硅化物層和第二硅化物層各自的一個半導體上形成第三硅化物層，在第三硅化物層上形成第二ILD層，及蝕刻第二ILD層和第一ILD層以形成接觸孔，接觸孔暴露第一硅化物層和第二硅化物層的上表面。本發(fā)明能夠驅(qū)散或降低集成電路內(nèi)產(chǎn)生的熱，使圖像傳感器在高溫下、在使用的延長期內(nèi)更有效地和/或熱致噪聲更低地運行。
文檔編號H01L35/34GK101207175SQ20071019937
公開日2008年6月25日 申請日期2007年12月20日 優(yōu)先權(quán)日2006年12月20日
發(fā)明者韓昌勛 申請人:東部高科股份有限公司