專利名稱：浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有《種可多次寫入與擦除的單柵極非
揮發(fā)性存儲(chǔ)器及其操作方法，特別是指種不需控制
柵極即可進(jìn)行多次寫入與擦除的浮動(dòng)單柵極的非揮發(fā)
性存儲(chǔ)器及操作方法
北 冃旦 足技術(shù)
一般而言存儲(chǔ)器元件通?？煞譃閮纱箢?，即揮
發(fā)性存儲(chǔ)器與非揮發(fā)性存儲(chǔ):器o n_ Voli 1e memory)兩種。而所謂的揮發(fā)性存儲(chǔ)器是指存儲(chǔ)器內(nèi)的資料須
仰賴持續(xù)性的電源供應(yīng)才能維持和保存相對(duì)的，非
揮發(fā)性存儲(chǔ)器則思謂著即使遇到了電源中斷，內(nèi)部
存儲(chǔ)器的資料仍得以保持一段很長(zhǎng)的時(shí)間，所以被廣
泛使用于電子產(chǎn)口上
而在單柵極的非揮發(fā)性存儲(chǔ)器的結(jié)構(gòu)中一般都需
要兩個(gè)晶體管或是由 一 個(gè)晶體管與 一 個(gè)電容來(lái)搭配 組。舉例來(lái)說(shuō)，如圖1所示的利用單晶體管與電容所構(gòu)成的單柵極非揮發(fā)性存儲(chǔ)器100，苴主要包含有
半導(dǎo)體襯底110、 ——位于半導(dǎo)體襯底上的曰 曰曰體管
12 0與一電容器13 0與電性連接曰 曰曰體管120
與電容器130的單浮接?xùn)艠O140在這樣的設(shè)計(jì)
下，使得整個(gè)非揮發(fā)性存儲(chǔ)器的面積相當(dāng)?shù)凝嫶蠖?br> 成使用上的限制
有鑒于此，本發(fā)明遂針對(duì)上述己知技術(shù)的缺占 / 、、、，
提出一種僅需要單晶體管即可進(jìn)行運(yùn)作的浮動(dòng)單柵
極的非揮發(fā)性內(nèi)存及其操作方法，以有效克服上述的
面積問題。再者本發(fā)明的浮動(dòng)?xùn)艠O的非揮發(fā)性存儲(chǔ)器
無(wú)須使用控制柵極，即可進(jìn)行資料的寫入與擦除更
有降低設(shè)計(jì)的復(fù)雜度

發(fā)明內(nèi)容
本發(fā)明的主要巨的在提供種浮動(dòng)單柵極的非揮
發(fā)性存儲(chǔ)器及操作方法，其僅需浮動(dòng)?xùn)艠O結(jié)構(gòu)，
即可進(jìn)行資料的寫入與讀取，無(wú)須額外的搭配曰 曰曰體管
或者電容，能大幅度地的降低非揮發(fā)性存儲(chǔ)器的面積。
本發(fā)明的次要目的在于提供 一 種浮動(dòng)單柵極的非 揮發(fā)性存儲(chǔ)器及其操作方法，其無(wú)須使用控制柵極即 可進(jìn)行資料的寫入與讀取，而使得整個(gè)設(shè)計(jì)更為簡(jiǎn)化。
為達(dá)上述的目的，本發(fā)明提供 一 種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器，其特征在于，其包含有
一半導(dǎo)體襯底；以及
_■ 日 曰曰體管，其包含有
~"■介電層，位于該半導(dǎo)體襯底表面；
單浮動(dòng)?xùn)艠O，其位于該介電層上；以及
個(gè)離子摻雜區(qū)，其位于該介電層兩偵' 的i〗多半
導(dǎo)體襯底內(nèi)以分別作為源極及漏極。
其中該半導(dǎo)體襯底為P型半導(dǎo)體襯底。
其中該離子摻雜區(qū)是摻雜第一型的離子，而i〗亥半
導(dǎo)體襯底則摻雜第二型的離子，且該第 一 型的離子與
該第二型的離子是相異的。
中該半導(dǎo)體襯底為 P型半導(dǎo)體襯底，則該離子
摻雜區(qū)為N型摻雜區(qū)。
本發(fā)明尚提供 一 種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)
器，其特征在于，其包含有
半導(dǎo)體襯底；
—阱區(qū)，其位于該半導(dǎo)體襯底內(nèi)，以及
曰 曰曰體管，其包含有
介電層，位于該阱區(qū)上；
—單浮動(dòng)?xùn)艠O，其位于該介電層上；以及
一個(gè)離子摻雜區(qū)，其位于該介電層兩'側(cè)的該阱區(qū)內(nèi)，以分別作為源極及漏極。
其中該半導(dǎo)體襯底與該離子摻雜區(qū)是摻雜第 一 型 的離子，而該阱區(qū)則摻雜第二型的離子，且該第一型 的離子與該第二型的離子是相異的。
其中該半導(dǎo)體襯底與該離子摻雜區(qū)是慘雜N型離 子，而該阱區(qū)則摻雜P型的離子。
本發(fā)明還 一 種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的操 作方法，該非揮發(fā)性存儲(chǔ)器是包括一 P型半導(dǎo)體襯底 與 一 設(shè)置于該P(yáng)型半導(dǎo)體襯底上的晶體管，該晶體管 包括 一 浮動(dòng)?xùn)艠O與二個(gè)分設(shè)于該浮動(dòng)?xùn)艠O的側(cè)邊的離 子摻雜區(qū)，其是用以作為源極及漏極，該操作方法的 特征在于
于該P(yáng)型半導(dǎo)體襯底、該源極與該漏極分別施加 一襯底電壓Vsub、 一源極電壓Vs與 一 漏極電壓Vd，并 滿足下列條件
寫入時(shí)，滿足Vsub為接地；及
Vd> 〉 Vs ^ 0 ;及
擦除時(shí) ，滿足Vsub為接地；及￥<^=￥5>〉0
或Vd〉 Vs〉 0 ;及
讀取時(shí)，滿足Vsub為接地；及 Vd> Vs= 0 。苴中寫入時(shí)，未選到的該浮動(dòng)單柵極的非揮發(fā)性
存儲(chǔ)器條件是滿足vs# 0 ，或不接電位。
本發(fā)明又提供 一 種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器
的操作方法，該非揮發(fā)性存儲(chǔ)器是包括一 N型半導(dǎo)體
襯底、—"畫一位于該N型半導(dǎo)體襯底內(nèi)的P型阱與一設(shè)置
于該p型阱上的晶體管，該晶體管包括 一 浮動(dòng)?xùn)艠O與
個(gè)分設(shè)于該浮動(dòng)?xùn)艠O的側(cè)邊的離子摻雜區(qū)，其:是用
以作為源極及漏極，該操作方法的特征在于
于該N型半導(dǎo)體襯底、該P(yáng)型阱、該源極與該漏
極分別施加 一 襯底電壓vsub、 一 P型阱電壓vpwe 1 1、
源極電壓Vs與 一 漏極電壓vd ，并滿足下列條件:
寫入時(shí)，滿足Vsub為電源，Vpweii= Q ; 及
vd〉〉Vs ^ 0 ; 及
擦除時(shí)，滿足Vsub為電源，Vpweli= 0 ; 及
vd二Vs〉 〉 0 ;或Vd〉 Vs〉 0 ;
讀取時(shí)，滿足Vsub為電源，Vpwel!二0; 及
vd〉Vs= 0 。
中寫入時(shí)，未選到的該浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器條件是滿足Vs^0，或不接電位。


以下由具體實(shí)施例及附圖的詳加說(shuō)明，當(dāng)更容易 了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功 效，其中
圖1是已知的單柵極的非揮發(fā)性存儲(chǔ)器的結(jié)構(gòu)剖
面示意圖。
圖2是本發(fā)明的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的 一實(shí)施例的結(jié)構(gòu)剖面示意圖。
圖3 ( a )是本發(fā)明的第 一 實(shí)施例的設(shè)有四個(gè)端點(diǎn)
的結(jié)構(gòu)示意圖。
圖3 (b)是圖3 (a)的等效電路圖。 圖4是本發(fā)明的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的 另 一 實(shí)施例的結(jié)構(gòu)剖面示意圖。
具體實(shí)施例方式
請(qǐng)參閱圖2 ，其是本發(fā)明的浮動(dòng)單柵極的非揮發(fā)
性存儲(chǔ)器結(jié)構(gòu)的第 一 實(shí)施例示意圖。如圖所示，本發(fā)
明的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)200包含有
一 p型半導(dǎo)體襯底2 Q 2;以及至少位于P型半導(dǎo)
體襯底上的NMOS晶體管(NM0SFET)204
此NM0S晶體管2 0 4包含有 一 位于P型半導(dǎo)體襯 底2 0 2表面上的介電層2 0 6; —設(shè)于介電層2 06上的浮動(dòng)?xùn)艠O2 0 8 ;兩分設(shè)于第 一 介電層2 0 6
兩側(cè)的P型半導(dǎo)體襯底內(nèi)2 0 2的N型離子摻雜區(qū)，
其是分別作為源極2 1 0與漏極2 1 2 ;以及 一 位于
源極2 1 0與漏極2 1 2間的P型半導(dǎo)體襯底2 0 2 內(nèi)的溝道2 1 4 。
此浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)為設(shè)有三個(gè) 端點(diǎn)的結(jié)構(gòu)，如圖3 ( a )所示，該三個(gè)端點(diǎn)分別為源 極2 1 0 、漏極2 1 2與P型半導(dǎo)體襯底2 0 2連接 結(jié)構(gòu)，并于P型半導(dǎo)體襯底2 0 2 、源極2 1 0與漏 極2 1 2分別施加襯底電壓VSilb 、源極電壓Vs與漏極 電壓Vd ，而構(gòu)成如圖3 ( b )所示的等效電路。
而此單柵極非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)的低電壓操作過(guò) 程的條件如下
寫入時(shí)
a. Vsub為接地(=0 );
b. 源極/漏極接面崩潰電壓(junction breakdown voltage) >Vd〉〉Vs^ 0 。由于漏極電壓〉〉源極電 壓，在浮動(dòng)?xùn)艠O及漏極重疊處，造成極大的電位差， 進(jìn)而產(chǎn)生熱空穴而達(dá)成浮動(dòng)?xùn)艠O電荷數(shù)量的改變的目 的，并得到寫入的效果。如果漏極流到源極的電流夠 大，還可以將源極、漏極直接接通造成短路，而得到 永久寫入的效果。寫入時(shí)，未選到的該浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器條件是滿足vs# 0， 或不接電位
除時(shí)
Vsub為接地(二 0 );
b.源極/漏極接面崩潰電壓〉vd= Vs〉 >0 。由于
漏極電壓與源極電壓〉〉o ，浮動(dòng)?xùn)艠O的電位會(huì)受到
漏極電壓與源極電壓的影響而產(chǎn)生電位，進(jìn)而將電子
由溝道吸上，而產(chǎn)生擦除的效果。
或，a.Vsub為接地；
b.源極/漏極接面崩潰電壓〉Vd〉 Vs〉 0 ;由于漏 極電壓與源極電壓有壓差且浮動(dòng)?xùn)艠O受漏極電壓與源 極電壓影響而產(chǎn)生電位，溝道上因而產(chǎn)生熱電子(電 壓差還不到產(chǎn)生熱空穴)，并由于浮動(dòng)?xùn)艠O有電位，吸 引了熱電子到浮動(dòng)?xùn)艠O，而產(chǎn)生擦除的效果。
讀取時(shí)
a. Vsub為接地(=0 );
b. Vd〉Vs= 0 。浮動(dòng)?xùn)艠O將存在著大量空穴，浮動(dòng) 柵極電位會(huì)受到漏極電壓的影響，而產(chǎn)生電位進(jìn)而形 成溝道產(chǎn)生電流，再由漏極電流大小判定Q或1 ，如 浮動(dòng)?xùn)艠O不存在空穴或源極、漏極沒有短路就不會(huì)形 成溝道，而成為斷路。
圖4是本發(fā)明的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)的第二實(shí)施例示意圖。如圖所示，本發(fā)明的浮動(dòng)單 柵極的非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)300包含有一N型半導(dǎo)
體襯底3 0 2 ; —位于N型半導(dǎo)體襯底3 0 2內(nèi)的P 型阱3 0 4;以及至少一位于P型阱3 0 4的NM0S晶 體管(NM0SFET) 3 0 6 。
此NM0S晶體管3 0 6包含有一位于P型阱3 0 4 表面上的介電層3 0 8; —設(shè)于介電層3 0 8上的浮 動(dòng)?xùn)艠O3 1 0 ;兩分設(shè)于第 一 介電層3 0 8兩側(cè)的P 型阱3 0 4的N型離子摻雜區(qū)，其是分別作為源極3 1 2與漏極3 1 4 ;以及 一 位于源極3 1 2與漏極3 1 4間的P型半導(dǎo)體襯底3 0 4內(nèi)的溝道3 1 6 。
對(duì)于單柵極非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)3 0 0進(jìn)行寫入 過(guò)程，是于N型半導(dǎo)體襯底3 0 2、 P型阱3 0 4、源 極3 1 0 、漏極3 1 2上分別施加襯底電壓Vsub 、 P型 阱電壓Vpwell、源極電壓Vs、漏極電壓Vd，且其電壓操 作過(guò)程的條件如下
寫入時(shí)
a. Vsub為電源，Vpweii= 0 。
匚源極/漏極接面崩潰電壓〉￥(1〉>￥5^0。由于 漏極電壓〉〉源極電壓，在浮動(dòng)?xùn)艠O及漏極重疊處， 造成極大的電位差，進(jìn)而產(chǎn)生熱空穴而達(dá)成浮動(dòng)?xùn)艠O 電荷數(shù)量的改變的目的，并得到寫入的效果，如果漏極流到源極的電流夠大，還可以將源極、漏極直接接 通造成短路，也可得到永久寫入的效果。其中寫入時(shí)，
未選到白勺該浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器條件是滿足
Vs #0，或不接電位。
擦除時(shí)
Ub為電源，vpweII= 0 。
b.源極/漏極接面崩潰電壓〉vd =vs〉〉0 。由于
漏極電壓源極電壓> 〉0 ，浮動(dòng)?xùn)艠O的電位會(huì)受到漏
極電壓源極電壓的影響而產(chǎn)生正電位，進(jìn)而將電子由
溝道吸上而產(chǎn)生擦除的效果。
或，vsub為電源，Vpwell= 0 ;及源極/漏極接面崩
潰電壓>Vd〉Vs> 0 ;由于漏極電壓與源極電壓有壓差
且浮動(dòng)極受漏極電壓與源極電壓影響而生電位，
溝道上因而產(chǎn)生熱電子(電壓差還不到產(chǎn)生熱空穴)，
并由于浮動(dòng)?xùn)艠O有電位，吸引了熱電子到浮動(dòng)?xùn)艠O，
而產(chǎn)生擦除的效果
讀取時(shí)
Vsub為電源，'Vpwe11= 0 。
b,vd> vs= 0 。如浮動(dòng)?xùn)艠O，存在大量空穴，浮動(dòng)
柵極的電位會(huì)受到漏極電壓的影響而產(chǎn)生電位進(jìn)而形
成溝道產(chǎn)生電流，再由漏極電流大小判定0或1 ?；?br> 是源極、漏極直接接通成短路，也可由漏極電流大小判定0或1 ，如浮動(dòng)?xùn)艠O不存在空穴或源極、漏極沒 有短路就不會(huì)形成溝道，成為斷路。
上述圖2的單柵極非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)2 0 0 ，
是在一 P型硅晶圓的襯底上制造而得，隔離結(jié)構(gòu)2 1
6是由標(biāo)準(zhǔn)隔離模塊工藝來(lái)完成；在形成基本的隔離
結(jié)構(gòu)26的后，NM0S晶體管2 0 2的溝道214是
由離子布植來(lái)形成；再沉積 一 多晶硅層且以微影蝕刻
進(jìn)行圖案化將多晶硅形成單浮動(dòng)?xùn)艠O2 0 8 ;接著，進(jìn)行離子布植以形成NM0S晶體管2 0 2的源極2 1
0、漏極212。最后，再金屬化之后，便完成單柵
極非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)2 0 0的制作。
使用相同工藝，圖的單柵極非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)
300，是在N型硅晶圓的襯底上以相同工藝形成隔
離結(jié)構(gòu)316、iP型阱3 0 4 ，并在P型阱3 04進(jìn)行
如上所述的NM0S晶體管工藝所完成，在本發(fā)明中，上
述工藝是指般CMOS的制造流程。
綜上所述，本發(fā)明揭示 一 種僅需要單 一 晶體管即
可進(jìn)行運(yùn)作的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器及操作
方法，以有效克服上述的面積問題。再者本發(fā)明的浮
動(dòng)?xùn)艠O的非揮發(fā)性存儲(chǔ)器無(wú)須使用控制柵極，即可進(jìn)
行資料的寫入與擦除，更有降低工藝的復(fù)雜度。 唯以上所述的，僅為本發(fā)明的較佳實(shí)施例而已，并非用來(lái)限定本發(fā)明實(shí)施的范圍。即凡是依本發(fā)明權(quán) 利要求范圍所述的特征及精神所為的均等變化或修 飾，均應(yīng)包括于本發(fā)明的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1、一種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器，其特征在于，其包含有一半導(dǎo)體襯底；以及一晶體管，其包含有一介電層，位于該半導(dǎo)體襯底表面；一單浮動(dòng)?xùn)艠O，其位于該介電層上；以及二個(gè)離子摻雜區(qū)，其位于該介電層兩側(cè)的該半導(dǎo)體襯底內(nèi)，以分別作為源極及漏極。
2 、如權(quán)利要求1所述的浮動(dòng)單柵極的非揮發(fā)性 存儲(chǔ)器，其特征在于，其中該半導(dǎo)體襯底為P型半導(dǎo) 體襯底。
3 、如權(quán)利要求1所述的浮動(dòng)單柵極的非揮發(fā)性 存儲(chǔ)器，其特征在于，其中該離子摻雜區(qū)是摻雜第一 型的離子，而該半導(dǎo)體襯底則摻雜第二型的離子，且 該第一型的離子與該第二型的離子是相異的。
4 、如權(quán)利要求3所述的浮動(dòng)單柵極的非揮發(fā)性 存儲(chǔ)器，其特征在于，其中該半導(dǎo)體襯底為P型半導(dǎo) 體襯底，則該離子摻雜區(qū)為N型摻雜區(qū)。
5 、一種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器，其特征 在于，其包含有一半導(dǎo)體襯底；一阱區(qū)，其位于該半導(dǎo)體襯底內(nèi)，以及—-介電層，位于該阱區(qū)上；單浮動(dòng)?xùn)艠O，其位于該介電層上；以及個(gè)離子摻雜區(qū)，其位于該介電層兩側(cè)的該阱區(qū)內(nèi)，以分別作為源極及漏極。
6 、如權(quán)利要求5所述的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器，其特征在于,其中該半導(dǎo)體襯底與該離子摻雜區(qū)是摻雜第 一 型的離子，而該阱區(qū)則摻雜第二型的離子，且該第 一 型的離子與該第二型的離子是相異的。
7 、如權(quán)利要求6所述的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器，其特征在于，其中該半導(dǎo)體襯底與該離子摻雜區(qū)是摻雜N型離子，而該阱區(qū)則摻雜P型的離子。
8 、一種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的操作方法，該非揮發(fā)性存儲(chǔ)器是包括一 P型半導(dǎo)體襯底與一設(shè)置于該p型半導(dǎo)體襯底上的晶體管，該晶體管包括 一浮動(dòng)?xùn)艠O與二個(gè)分設(shè)于該浮動(dòng)?xùn)艠O的側(cè)邊的離子摻 雜區(qū)，其是用以作為源極及漏極，該操作方法的特征在于于該P(yáng)型半導(dǎo)體襯底、該源極與該漏極分別施加—襯底電壓vsub、--源極電壓Vs與 一 漏極電壓vd ，并輛足下列條件寫入時(shí)，滿足Vsub為接地；及vd> 〉vs ^及擦除時(shí)，滿足Vsub為接地；及Vd二 Vs> > 0或Vd > vs >0;及讀取時(shí)，滿足Vsub為接地；及vd> vs= 0 ,
9、如權(quán)利要求8所述的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)明. 奮的操作方法，其特征在于，其中寫入時(shí)，未選到的該浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器條件是滿足Vs0，或不接電位
10、 一種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的操作方法，該非揮發(fā)性存儲(chǔ)器是包括一 N型半導(dǎo)體襯底、一位于該N型半導(dǎo)體襯底內(nèi)的P型阱與一設(shè)置于該P(yáng) 型阱上的晶體管，該晶體管包括 一 浮動(dòng)?xùn)艠O與二個(gè)分 設(shè)于該浮動(dòng)?xùn)艠O的側(cè)邊的離子摻雜區(qū)，其是用以作為 源極及漏極，該操作方法的特征在于于該N型半導(dǎo)體襯底、該P(yáng)型阱、該源極與該漏極分別施加 一 襯底電壓Vsub、 一 P型阱電壓Vpwell、 一 源極電壓Vs與 一 漏極電壓Vd ，并滿足下列條件寫入時(shí)，滿足vsub為電源， Vd> 〉 Vs ^ 0 ;及 擦除時(shí)，滿足Vsub為電源，Vd= Vs〉 〉 0 ;或Vd〉 Vs〉讀取時(shí)，滿足Vsub為電源，Vd〉 Vs= 0 。
11 、如權(quán)利要求i o所述的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的操作方法，其特征在于'其中寫入時(shí)， 未選到的該浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器條件是滿足Vs# 0 ，或不接電位。Vpweu= 0 ;及Vpweii= 0 ;及 0 ;Vpweii= 0 ;及
全文摘要
本發(fā)明提供一種浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器及其操作方法，此非揮發(fā)性存儲(chǔ)器是在半導(dǎo)體襯底內(nèi)嵌晶體管結(jié)構(gòu)，晶體管包含一浮動(dòng)單柵極、一介電層與二個(gè)位于介電層兩側(cè)的半導(dǎo)體襯底內(nèi)的離子摻雜區(qū)。此外，本發(fā)明的浮動(dòng)單柵極的非揮發(fā)性存儲(chǔ)器的存儲(chǔ)單元乃可由逆向偏壓進(jìn)行多次寫入、擦除以及讀取等操作。
文檔編號(hào)H01L29/66GK101471382SQ200710305589
公開日2009年7月1日 申請(qǐng)日期2007年12月27日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者楊明蒼, 林信章, 黃文謙 申請(qǐng)人:億而得微電子股份有限公司