專利名稱：利用溝槽隔離形成的無閉鎖垂直瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種瞬態(tài)電壓抑制二極管(transient voltage suppressing;
TVS )的電路結(jié)構(gòu)及其制造方法。尤其涉及一種使用溝槽隔離技術(shù)來制造垂 直瞬態(tài)電壓抑制二極管陣列的改良的電路結(jié)構(gòu)及其制造方法，用以解決閉鎖 效應(yīng)這一技術(shù)性上的困難。
2、 先前技術(shù)
傳統(tǒng)技術(shù)中，對(duì)于瞬態(tài)電壓抑制二極管(TVS)陣列結(jié)構(gòu)的設(shè)計(jì)與制造 方法一直存在著一種技術(shù)性上的困難。該技術(shù)性的困難，也就是指在瞬態(tài)電 壓抑制二極管陣列結(jié)構(gòu)中的多個(gè)PN結(jié)二極管通常是使用標(biāo)準(zhǔn)的互補(bǔ)式金屬 氧化物半導(dǎo)體(CMOS)制程步驟來形成在半導(dǎo)體襯底上，因此，往往會(huì)產(chǎn)生固 有的PNP寄生晶體管與NPN寄生晶體管。在靜電放電(electrostatic discharge; ESD)的情況下或發(fā)生瞬態(tài)電壓時(shí)，會(huì)有較大的電壓施加于瞬態(tài)電壓抑制二極 管陣列結(jié)構(gòu)，寄生NPN晶體管或寄生PNP晶體管就會(huì)開啟并觸發(fā)閉鎖 (latch-up)效應(yīng)，而導(dǎo)致一種突然且猛烈的電壓驟回(snapback)現(xiàn)象。這種
突然且猛烈的驟回現(xiàn)象極有可能會(huì)對(duì)于系統(tǒng)的穩(wěn)定性產(chǎn)生不可預(yù)期的影響甚 至造成損害。另外，在瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)中的寄生NPN晶體管或 寄生PNP晶體管的閉鎖效應(yīng)可能會(huì)進(jìn)一步導(dǎo)致其它突如其然或不可預(yù)期的 電壓-電流瞬態(tài)(transient)變化。然而，由瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)中 寄生NPN晶體管或寄生PNP晶體管的閉鎖現(xiàn)象所造成的技術(shù)性難題卻無法 輕易地獲得解決。
特別是，瞬態(tài)電壓抑制二極管通常用于防止集成電路遭受突然的過電壓 而產(chǎn)生損害。 一種集成電路被設(shè)計(jì)為在正常范圍的電壓下運(yùn)行。然而，在許 多情況下，例如靜電放電時(shí)，電流會(huì)快速地產(chǎn)生瞬態(tài)變化并且減輕，而高電 壓可能就會(huì)突如其然且無法控制地對(duì)于電路造成沖擊。當(dāng)發(fā)生這種過電壓的
7情況時(shí)，就需要瞬態(tài)電壓抑制二極管去執(zhí)行防護(hù)功能來避免可能會(huì)對(duì)集成電 路造成的傷害。隨著越來越多的器件是通過集成電路來實(shí)現(xiàn)的，集成電路將 變得很容易受到過電壓的損害，而對(duì)于瞬態(tài)電壓抑制二極管的損害防護(hù)的需 求也將隨之增加。瞬態(tài)電壓抑制二極管的典型應(yīng)用包含有通用串行總線
(USB)電源與數(shù)據(jù)線防護(hù)、數(shù)字影像接口 (Digital video interface)、高速以 太網(wǎng)絡(luò)(Ethemet)、筆記本計(jì)算機(jī)、顯示器以及平面顯示器等。
圖1A與圖IB分別顯示一種瞬態(tài)電壓抑制二極管器件的電路圖與電流-電壓圖。 一種理想的瞬態(tài)電壓抑制二極管應(yīng)當(dāng)可以在輸入電壓Vin小于擊穿 電壓Vb時(shí)，將電流全部加以阻擋，即獲得零電流(zero-current),從而最小 化漏電流。再者，理想上，當(dāng)輸入電壓Vin大于擊穿電壓Vb時(shí)，瞬態(tài)電壓 抑制二極管在這種情況下應(yīng)該具有接近零的電阻，以致于瞬態(tài)電壓能夠被有 效地抑制下來。 一種利用具有擊穿電壓的PN結(jié)器件來實(shí)現(xiàn)的瞬態(tài)電壓抑制 二極管可以在瞬態(tài)輸入電壓超過擊穿電壓的情況時(shí)，允許電流傳導(dǎo)而獲得瞬 態(tài)電壓的防護(hù)。然而，如圖1B中所示，由于PN結(jié)類型的瞬態(tài)電壓抑制二極 管具有高電阻，因此不具有少數(shù)載子并且其抑制效果不佳。同樣地，利用雙 極型NPN/PNP來實(shí)現(xiàn)的瞬態(tài)電壓抑制二極管具有雙極型晶體管的雪崩觸發(fā)
(avalanche-triggered)啟動(dòng)，雪崩電流會(huì)隨雙極增益而放大，而基極將會(huì)涌 進(jìn)少數(shù)載子，且雙極型瞬態(tài)電壓抑制二極管能夠獲得較佳的抑制電壓。
隨著電子技術(shù)的發(fā)展，越來越多的器件與應(yīng)用需要瞬態(tài)電壓抑制二極管 陣列結(jié)構(gòu)來提供靜電放電(ESD)防護(hù)，特別是針對(duì)于高帶寬數(shù)據(jù)總線的防護(hù)。 圖2A為一種四溝道瞬態(tài)電壓抑制二極管的電路圖；圖2B是瞬態(tài)電壓抑制二 極管陣列結(jié)構(gòu)的側(cè)面剖視圖，僅僅顯示了該陣列器件的核心部份。如圖2A 與圖2B所示的瞬態(tài)電壓抑制二極管陣列包含串聯(lián)的若干個(gè)高壓側(cè)控向二極 管(high-side steering diode)與低壓偵lj控向二極管(low-side steering diode)， 其中高壓側(cè)控向二極管連接到Vcc，低壓側(cè)控向二極管連接到接地電位。高 壓側(cè)控向二極管與低壓側(cè)控向二極管還并聯(lián)一主線齊納二極管(Zener diode),控向二極管比齊納二極管小了許多并具有較低的結(jié)電容(junction capacitance)。此外，如圖2C所示，這樣的實(shí)施方法進(jìn)一步產(chǎn)生另一個(gè)問題， 也就是由于寄生NPN晶體管與寄生PNP晶體管所導(dǎo)致的硅控整流器(SCR) 操作產(chǎn)生的閉鎖效應(yīng)。主線齊納二極管擊穿會(huì)觸發(fā)其上的寄生NPN晶體管開啟，進(jìn)一步開啟硅控整流器而造成閉鎖效應(yīng)。在高溫時(shí)，即使寄生NPN晶體 管并未開啟，但流經(jīng)寄生NPN晶體管的NP結(jié)的高的漏電流可能也會(huì)開啟硅 控整流器，從而導(dǎo)致閉鎖效應(yīng)。為了抑制由寄生PNP晶體管與寄生NPN晶 體管所導(dǎo)致的硅控整流器操作產(chǎn)生的閉鎖效應(yīng)，如圖2B所示，實(shí)施在半導(dǎo) 體襯底上的實(shí)際器件需要在半導(dǎo)體襯底上橫向延伸一段距離，此距離可以高 達(dá)10微米或更多，但是其抑制效果通常不夠有效。
如圖3A與圖3B所示，其說明在以太網(wǎng)絡(luò)差分保護(hù)電路(Ethernet differential protection circuit)由于寄生PNP晶體管上的閉鎖效應(yīng)所導(dǎo)致的特 殊困難。在此以太網(wǎng)絡(luò)防護(hù)電路中，Vcc與接地管腳都是以浮置(floating) 方式設(shè)置的。然而，在這個(gè)設(shè)計(jì)中的寄生的硅控整流器結(jié)構(gòu)并不足夠弱，仍 會(huì)導(dǎo)致如圖3B所示的突變電壓的驟回現(xiàn)象。這樣的突發(fā)與強(qiáng)烈的驟回現(xiàn)象 可能會(huì)對(duì)于系統(tǒng)的穩(wěn)定性造成不可預(yù)期的影響甚至產(chǎn)生傷害。由于寄生PNP 晶體管本來就存在于互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)的制程中，且實(shí)際上 Vcc與接地管腳浮置會(huì)讓閉鎖效應(yīng)惡化，這些困難并無法輕易地獲得解決。 另外，也需要額外的埋入層(buried layers)來抑制寄生PNP晶體管的增益， 這將導(dǎo)致復(fù)雜的器件結(jié)構(gòu)與極高的制造成本。
因此，在電路設(shè)計(jì)和器件制造領(lǐng)域，仍然需要提供一種新穎改良的電路 結(jié)構(gòu)與制造方法來解決以上所述的各種困難。尤其是，目前仍然需要提供新 穎改良的瞬態(tài)電壓抑制二極管電路，以便能夠有效率并容易地防止寄生PNP 晶體管或寄生NPN晶體管的閉鎖效應(yīng)。

發(fā)明內(nèi)容
本發(fā)明一方面在于提供一種嶄新的與改良的瞬態(tài)電壓抑制二極管陣列結(jié) 構(gòu)，通過使用閉鎖隔離溝槽來防止寄生PNP晶體管或寄生NPN晶體管的閉 鎖效應(yīng)，從而克服前述傳統(tǒng)瞬態(tài)電壓抑制二極管陣列所造成的諸多困難與限 制。
本發(fā)明的另一方面在于提供一種使用隔離溝槽的無閉鎖垂直瞬態(tài)電壓抑 制二極管陣列結(jié)構(gòu)，將絕緣溝槽設(shè)置在二極管之間，使得相鄰的二極管之間 的橫向距離能夠被縮短，而不涉及閉鎖效應(yīng)。
簡(jiǎn)單來說，本發(fā)明的一個(gè)較佳實(shí)施例公開一種瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其包含若干個(gè)形成在半導(dǎo)體襯底上的二極管，以作為不同導(dǎo)電類型的
若干個(gè)摻雜區(qū)域，從而構(gòu)成若干個(gè)PN結(jié)。該瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu) 進(jìn)一步包含有設(shè)置在前述二極管之間的一絕緣溝槽，用于隔離并防止寄生 PNP晶體管或寄生NPN晶體管所造成的閉鎖效應(yīng)(latch-up)。
本發(fā)明進(jìn)一步公開一種集成有瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的電子器件 的制造方法。此制造方法包含以下步驟通過摻雜具有不同導(dǎo)電類型的若干 個(gè)摻雜區(qū)域，在半導(dǎo)體襯底上制造瞬態(tài)電壓抑制二極管陣列，從而在這些摻 雜區(qū)域之間的PN結(jié)之間形成若干個(gè)二極管。此制造方法進(jìn)一步包含以下步 驟在上述摻雜區(qū)域之間形成絕緣溝槽，用來隔離摻雜區(qū)域，并用來防止在 半導(dǎo)體襯底上不同導(dǎo)電類型的摻雜區(qū)域之間的寄生PNP晶體管或寄生NPN 晶體管所引發(fā)的閉鎖效應(yīng)。
通過對(duì)照附圖閱讀對(duì)本發(fā)明的較佳實(shí)施例的詳細(xì)描述，本發(fā)明的目的和 優(yōu)點(diǎn)對(duì)于本領(lǐng)域內(nèi)的技術(shù)人員來說是顯而易見的。


圖式說明
圖1A是一種傳統(tǒng)的瞬態(tài)電壓抑制二極管器件的電路圖，圖IB是電流-電壓(I-V)圖，即電流對(duì)應(yīng)電壓圖，用來說明瞬態(tài)電壓抑制二極管器件的反 向特性；
圖2A是一種傳統(tǒng)的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)電路圖，該瞬態(tài)電壓 抑制二極管陣列包含若干個(gè)連接輸入/輸出(I/O)襯墊的高壓側(cè)二極管與低 壓側(cè)二極管，還具有一并聯(lián)所述高壓側(cè)二極管與低壓側(cè)二極管的主線齊納二 極管；
圖2B是應(yīng)用了圖2A所示的一種傳統(tǒng)的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的 側(cè)面剖視圖2C是圖2B中器件的電位閉鎖效應(yīng)的等效電路圖3A是一種根據(jù)如圖2B所示的以太網(wǎng)絡(luò)差分保護(hù)電路的電路圖，該保 護(hù)電路需要將Vcc與GND管腳浮置，且需要埋入層來抑制具有防護(hù)電路結(jié) 構(gòu)的寄生硅控整流器(SCR)的增益；
圖3B是一種用來說明一種靜電放電防護(hù)或瞬態(tài)電壓抑制二極管操作的電流-電壓(I-V)圖，當(dāng)使用傳統(tǒng)的瞬態(tài)電壓抑制二極管陣列時(shí)，會(huì)導(dǎo)致不 可預(yù)期的突發(fā)與強(qiáng)烈的驟回現(xiàn)象的發(fā)生；
圖4是根據(jù)本發(fā)明所提供的一種使用溝槽隔離的瞬態(tài)電壓抑制二極管陣 列結(jié)構(gòu)的側(cè)面剖視圖，其明顯減少寄生NPN晶體管或寄生PNP晶體管的閉 鎖效應(yīng)；
圖5是根據(jù)本發(fā)明所提供的另一種使用溝槽隔離的瞬態(tài)電壓抑制二極管 陣列結(jié)構(gòu)的側(cè)面剖視圖，其明顯減少寄生PNP或NPN晶體管的閉鎖效應(yīng)； 以及
圖6是用以說明本發(fā)明的一種靜電放電防護(hù)或瞬態(tài)電壓抑制二極管操作 的電流-電壓(I-V)圖，由于減少了閉鎖效應(yīng)，而可明顯減輕驟回現(xiàn)象。
具體實(shí)施例方式
圖4是根據(jù)本發(fā)明所提供的一種新穎改良的瞬態(tài)電壓抑制二極管陣列結(jié) 構(gòu)的部份的側(cè)面剖視圖。如圖所示，此部份的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu) 100具有兩個(gè)溝道，兩溝道設(shè)置在N型襯底101的上表面的N型外延層105 上，而N型襯底lOl的下表面則連接到施以電壓Vcc的陽極端llO。該瞬態(tài) 電壓抑制二極管陣列連接在設(shè)置在下表面的陽極端110與設(shè)置在連接接地電 壓的上表面上的陰極端120之間。瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)100進(jìn)一步 包含連接到第一輸入輸出(10)端135的第一高壓側(cè)二極管125與第一低壓 側(cè)二極管130。另外，瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)100進(jìn)一步包含連接到 第二輸入輸出(IO)端150的第二高壓側(cè)二極管140與第二低壓側(cè)二極管145。 第一高壓側(cè)二極管125是形成來作為P型摻雜區(qū)域125-P與N型外延層105 之間的PN結(jié)。第一低壓側(cè)二極管130是形成來作為N型摻雜區(qū)域135-N與 設(shè)置在陰極端120下方的P型體區(qū)160之間的PN結(jié)，且第一輸入輸出(IO) 襯墊135連接到第一低壓側(cè)二極管130的N型摻雜區(qū)域135-N,還連接到第 一高壓側(cè)二極管125的P型摻雜區(qū)域125-P。第二低壓側(cè)二極管145是形成 來作為N型摻雜區(qū)域145-N與設(shè)置在陰極端120下方的P型體區(qū)160之間的 PN結(jié)，且第二輸入輸出(10)襯墊150連接到第二低壓側(cè)二極管145的N 型摻雜區(qū)域145-N,還連接到第二高壓側(cè)二極管140的P型摻雜區(qū)域140-P。 較大區(qū)域的齊納二極管170是由P型體區(qū)160與N型外延層105之間的PN結(jié)形成的。NPN晶體管能夠被齊納二極管170觸發(fā)，且NPN晶體管是由N 型射極區(qū)域155、 P型體區(qū)160與N型襯底101所形成的，從而并不需要太 大的電阻就可傳導(dǎo)大的瞬態(tài)電流。另外，瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)100 進(jìn)一步包含第一絕緣溝槽180-1，其形成在第一高壓側(cè)二極管125與第一低 壓側(cè)二極管130之間。瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)100進(jìn)一步包含第二絕 緣溝槽180-2，其形成在第二高壓側(cè)二極管140與第二低壓側(cè)二極管145之 間。絕緣溝槽可以防止寄生NPN與PNP晶體管所造成的閉鎖效應(yīng)，而所述 的寄生NPN與PNP晶體管是固有形成在由高壓側(cè)與低壓側(cè)二極管所形成的 多個(gè)PN結(jié)之間的。
圖5是根據(jù)本發(fā)明所提供的另一個(gè)新穎改良的實(shí)施方式的瞬態(tài)電壓抑制 二極管陣列結(jié)構(gòu)的側(cè)面剖視圖。除了在器件100'中具有額外的若干個(gè)提供了 更好的隔離作用的溝槽外，圖5中的器件100'類似于圖4中的器件100。溝 槽1S0，-1與180，-2將低壓側(cè)二極管與主線齊納二極管區(qū)域分隔開來，因此擊 穿橫向NPN，而橫向NPN是由N型區(qū)域155、 P型體區(qū)160與低壓側(cè)二極 管陰極區(qū)域135-N與145-N所構(gòu)成。
圖6是用來說明本發(fā)明的一種靜電放電(ESD)防護(hù)或瞬態(tài)電壓抑制二 極管操作的電流-電壓(I-V)圖，由于減低了閉鎖效應(yīng)，而可明顯減輕驟回 現(xiàn)象。如電流-電壓圖所示，電流-電壓曲線210顯示出在瞬態(tài)電壓抑制二極 管陣列結(jié)構(gòu)中半導(dǎo)體襯底上不同摻雜區(qū)域之間所形成的寄生NPN晶體管或 寄生PNP晶體管的閉鎖效應(yīng)，可能將導(dǎo)致以高電壓及電流去開啟寄生NPN 晶體管或寄生PNP晶體管，因此引發(fā)一種突發(fā)的驟回現(xiàn)象。因?yàn)榻^緣溝槽 180-1與180-2的作用，閉鎖效應(yīng)將獲得減輕，而且驟回現(xiàn)象會(huì)大大地減少。 如電流-電壓曲線210即是在發(fā)生驟回現(xiàn)象時(shí)所取得的曲線，其突發(fā)的電壓變 化會(huì)強(qiáng)烈地引起系統(tǒng)的不穩(wěn)定。
雖然本發(fā)明以前述的實(shí)施例公開如上，然其并非用來限定本發(fā)明。在不 脫離本發(fā)明的精神和范圍內(nèi)，所進(jìn)行的改動(dòng)與潤(rùn)飾，均屬本發(fā)明的專利保護(hù) 范圍。關(guān)于本發(fā)明所界定的保護(hù)范圍請(qǐng)參考權(quán)利要求書。
1權(quán)利要求
1. 一種瞬態(tài)電壓抑制二極管(TVS)陣列結(jié)構(gòu)，其包含若干個(gè)二極管，形成在一半導(dǎo)體襯底上，作為不同導(dǎo)電類型的若干個(gè)摻雜區(qū)域，用來構(gòu)成若干個(gè)PN結(jié)；以及一絕緣溝槽，設(shè)置在所述的二極管之間，用來隔離并防止寄生PNP晶體管或寄生NPN晶體管在該半導(dǎo)體襯底上不同導(dǎo)電類型的摻雜區(qū)域之間所引發(fā)的閉鎖效應(yīng)。
2. 如權(quán)利要求1所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 PN結(jié)形成在所述的半導(dǎo)體襯底上，作為垂直PN結(jié)，該半導(dǎo)體襯底包含 的第一導(dǎo)電類型與第二導(dǎo)電類型的若干個(gè)電極分別連接到設(shè)置在半導(dǎo)體 襯底上表面的高電壓與設(shè)置在半導(dǎo)體襯底下表面的低電壓。
3. 如權(quán)利要求1所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，進(jìn)一步包含有至少二 個(gè)設(shè)置在所述絕緣溝槽之間的垂直堆棧PN結(jié)，所述PN結(jié)之間在該半導(dǎo) 體襯底上具有較大橫向?qū)挾龋瑥亩鴺?gòu)成一齊納二極管。
4. 如權(quán)利要求3所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 齊納二極管進(jìn)一步被設(shè)置在其兩側(cè)的絕緣溝槽隔離，并使該齊納二極管和 所述瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)中的其他二極管隔離，以此防止閉鎖效 應(yīng)的發(fā)生。
5. 如權(quán)利要求1所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)進(jìn)一步包含至少二個(gè) 輸入/輸出(I/O)接觸襯墊，每一輸入/輸出接觸襯墊與二個(gè)PN結(jié)接觸， 分別作為通過絕緣溝槽進(jìn)行隔離的一高壓側(cè)二極管與一低壓側(cè)二極管，所 述的絕緣溝槽上覆蓋著絕緣層，而所述的絕緣層上覆蓋所述的輸入/輸出 接觸襯墊。
6. 如權(quán)利要求1所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的半導(dǎo)體襯底進(jìn)一步包含一N-型襯底，用以支撐一N-型外延層，其中所述 的PN結(jié)在該半導(dǎo)體襯底上形成垂直PN結(jié)，該半導(dǎo)體襯底具有一陽極與 一陰極，該陽極設(shè)置在半導(dǎo)體襯底下表面，連接到一高電壓，該陰極設(shè)置 在半導(dǎo)體襯底上表面，連接到一低電壓。
7. 如權(quán)利要求6所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 半導(dǎo)體襯底進(jìn)一步包含一 P-型體區(qū)，該P(yáng)-型體區(qū)設(shè)置在該N-型外延層上 的二個(gè)絕緣溝槽之間，其中該體區(qū)進(jìn)一步包圍著一齊納N-型摻雜區(qū)域， 而形成一垂直堆棧PN結(jié)，從而在所述的二個(gè)絕緣溝槽之間構(gòu)成一齊納二 極管。
8. 如權(quán)利要求6所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 餓半導(dǎo)體襯底進(jìn)一步包含一 P-型體區(qū)，該P(yáng)-型體區(qū)設(shè)置在該N-型外延層 上的二個(gè)絕緣溝槽之間，其中該體區(qū)進(jìn)一步包圍著一N-型摻雜區(qū)域，從 而和該P(yáng)-型體區(qū)形成一 PN結(jié)，用來作為所述瞬態(tài)電壓抑制二極管陣列結(jié) 構(gòu)的低壓側(cè)二極管。
9. 一種瞬態(tài)電壓抑制二極管(TVS)陣列結(jié)構(gòu)，其設(shè)置在一半導(dǎo)體襯底上， 且該半導(dǎo)體襯底支撐著具有第一導(dǎo)電類型的外延層，其特征在于，所述的 瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)進(jìn)一步包含開設(shè)在所述外延層上的若干個(gè)絕緣溝槽，且在外延層上的二個(gè)絕緣溝 槽之間具有一第二導(dǎo)電類型的體區(qū)；以及一齊納摻雜區(qū)域，為第一導(dǎo)電類型，且位于所述的體區(qū)上，用來構(gòu)成 一齊納二極管，該齊納二極管包含垂直堆棧PN結(jié)，用來負(fù)載一瞬態(tài)電流 以抑制一瞬態(tài)電壓。
10. 如權(quán)利要求9所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 齊納二極管進(jìn)一步被二個(gè)鄰近該齊納二極管設(shè)置的絕緣溝槽加以隔離，從 而使該齊納二極管與該垂直瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的另一二極管 相隔離，從而防止一閉鎖效應(yīng)的發(fā)生。
11. 如權(quán)利要求9所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 體區(qū)進(jìn)一步包含一第一導(dǎo)電類型的低壓側(cè)二極管摻雜區(qū)域，用以構(gòu)成一低 壓側(cè)二極管；以及該外延層進(jìn)一步包含一第二導(dǎo)電類型的摻雜區(qū)域，該摻 雜區(qū)域和該外延層形成一 PN結(jié)而構(gòu)成一高壓側(cè)二極管，用來通過一輸入 /輸出(I/O)接觸襯墊電性連接到該低壓側(cè)二極管。
12. 如權(quán)利要求9所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 外延層進(jìn)一步包含若干個(gè)垂直PN結(jié)所構(gòu)成的若干個(gè)二極管，并電性連接 到第一導(dǎo)電類型與第二導(dǎo)電類型的若干個(gè)電極，用來分別連接到分別設(shè)置 在該半導(dǎo)體襯底上表面與下表面上的高電壓和低電壓。
13. 如權(quán)利要求9所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述的 半導(dǎo)體襯底進(jìn)一步包含一N-型外延層，用以支撐一N-型外延層，從而在 該N-型外延層上形成若干個(gè)PN結(jié)作為該半導(dǎo)體襯底上的垂直PN結(jié)，且 該半導(dǎo)體襯底具有一陽極與一陰極，該陽極設(shè)置在該半導(dǎo)體襯底下表面以 連接到一高電壓，該陰極設(shè)置在該半導(dǎo)體襯底上表面以連接到一低電壓。
14. 如權(quán)利要求13所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述 的體區(qū)為一P-型體區(qū)，并設(shè)置在該N-型外延層上的二個(gè)絕緣溝槽之間， 其中該P(yáng)-型體區(qū)進(jìn)一步包圍著一齊納N-型摻雜區(qū)域，而形成一垂直堆棧 PN結(jié)，從而在二個(gè)絕緣溝槽之間構(gòu)成一齊納二極管。
15. 如權(quán)利要求13所述的瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)，其特征在于，所述 的體區(qū)為一 P-型體區(qū)，并設(shè)置在該N-型外延層上的二個(gè)絕緣溝槽之間， 其中該P(yáng)-型體區(qū)進(jìn)一步包圍著一 N-型摻雜區(qū)域，而和該P(yáng)-型體區(qū)形成一 PN結(jié)，以來作為該無閉鎖垂直瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的低壓側(cè)二 極管。
16. —種瞬態(tài)電壓抑制二極管(TVS)陣列結(jié)構(gòu)的制造方法，該方法大體上依照一垂直式半導(dǎo)體功率器件的制造過程，所述的方法包含在半導(dǎo)體襯底上具有第一導(dǎo)電類型的外延層上開設(shè)若干個(gè)絕緣溝槽， 然后使用一體區(qū)掩膜在二個(gè)絕緣溝槽之間摻雜一具有第二導(dǎo)電類型的體 區(qū)；以及使用一源極掩膜來植入若干個(gè)具有第一導(dǎo)電類型的摻雜區(qū)域，以構(gòu)成 若干個(gè)二極管，其中，所述的絕緣溝槽將二極管加以隔離，并防止寄生PNP 晶體管或寄生NPN晶體管在該半導(dǎo)體襯底上不同導(dǎo)電類型的摻雜區(qū)域之間 所引發(fā)的閉鎖效應(yīng)。
17. 如權(quán)利要求16所述的制造方法，其特征在于，所述的方法進(jìn)一步包含以 下步驟使用一接觸掩膜植入遠(yuǎn)離該體區(qū)的若干個(gè)具有第二導(dǎo)電類型的摻 雜區(qū)域，用來與該外延層構(gòu)成若干個(gè)高壓側(cè)二極管，并利用通過所述絕緣 溝槽的若干個(gè)輸入/輸出(I/O)接觸襯墊來連接到被體區(qū)包圍的低壓側(cè)二 極管。
18. 如權(quán)利要求16所述的制造方法，其特征在于，所述植入若干個(gè)具有第二 導(dǎo)電類型的摻雜區(qū)域從而構(gòu)成若干個(gè)二極管的步驟還進(jìn)一步包含有以下 步驟形成一具有較大寬度的齊納摻雜區(qū)域，其中，該齊納摻雜區(qū)域和該 外延層中的體區(qū)形成若干個(gè)垂直堆棧PN結(jié)，用以構(gòu)成一齊納二極管。
19. 如權(quán)利要求18所述的制造方法，其特征在于，所述的開設(shè)若干個(gè)絕緣溝 槽的步驟還進(jìn)一步包含以下步驟鄰近該齊納二極管開設(shè)若干個(gè)絕緣溝 槽，將該齊納二極管加以隔離，用以防止不同導(dǎo)電類型的摻雜區(qū)域之間的 閉鎖效應(yīng)的發(fā)生。
20. 如權(quán)利要求16所述的制造方法進(jìn)一步包含在該半導(dǎo)體襯底的下表面沉積 一金屬層，用來作為該垂直瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的電極。
21. 如權(quán)利要求16所述的制造方法進(jìn)一步包含在該半導(dǎo)體襯底的表面沉積一 金屬層，并對(duì)該金屬層進(jìn)行圖案化，用來作為若干個(gè)輸入/輸出接觸襯墊，并作為該垂直瞬態(tài)電壓抑制二極管陣列結(jié)構(gòu)的電極，且該電極的導(dǎo)電類型 和形成在該半導(dǎo)體襯底的下表面的電極的導(dǎo)電類型相反。
全文摘要
一種大體上按照垂直半導(dǎo)體功率器件制程來制造瞬態(tài)電壓抑制二極管(TVS)陣列結(jié)構(gòu)的方法，此方法包含以下步驟在半導(dǎo)體襯底上的具有第一導(dǎo)電類型的外延層上開設(shè)若干個(gè)隔離溝槽，并在二個(gè)隔離溝槽之間應(yīng)用體區(qū)掩膜來摻雜具有第二導(dǎo)電類型的體區(qū)。此方法進(jìn)一步包含以下步驟使用源極掩膜來植入若干個(gè)具有第一導(dǎo)電類型的摻雜區(qū)域，以構(gòu)成若干個(gè)二極管，其中，若干個(gè)隔離溝槽隔離并阻止由于不同導(dǎo)電類型的摻雜區(qū)域之間的閉鎖效應(yīng)所引發(fā)的寄生PNP晶體管或寄生NPN晶體管。
文檔編號(hào)H01L23/58GK101506974SQ200780031756
公開日2009年8月12日 申請(qǐng)日期2007年11月30日 優(yōu)先權(quán)日2006年11月30日
發(fā)明者馬督兒·博德 申請(qǐng)人:萬國(guó)半導(dǎo)體股份有限公司