專利名稱：銻基cmos器件的制作方法
銻基cmos器件
背景技術(shù)：
當(dāng)前的大多數(shù)集成電路均基于元素周期表中的IV族元素硅。眾所周知，與硅相比，諸如砷化鎵(GaAs)、銻化銦(InSb)、磷化銦(InP)以及砷化鎵銦(InGaAs)的III-V族元素的化合物具有優(yōu)越得多的半導(dǎo)體屬性，包括更高的電子遷移率和飽和速度。因此這些材料可以提供優(yōu)越的器件性能。


圖i是示出了 m-v族材料cmos器件的截面?zhèn)纫晥D。
圖2是示出了襯底的截面?zhèn)纫晥D。
圖3是示出了在襯底上的成核層的截面?zhèn)纫晥D。
圖4是示出了成核層上的第一緩沖層的截面?zhèn)纫晥D。
圖5是示出了第一緩沖層上的第二緩沖層的截面?zhèn)纫晥D。
圖6是示出了底部緩沖層上的NMOS和PMOS底部阻擋層的截面?zhèn)纫晥D。
圖7是示出了底部阻擋層上的NMOS和PMOS量子阱溝道層的截面?zhèn)纫晥D。
圖8是示出了量子阱溝道層上的NMOS和PMOS間隔體層的截面?zhèn)纫晥D。
圖9是將從成核層到間隔體層示出為均厚層而不是分離的層的截面?zhèn)纫晥D。
圖10是示出了間隔體層上的NMOS和PMOS S -摻雜層的截面?zhèn)纫晥D。圖11是示出了 S -摻雜層上的NMOS和PNOS頂部阻擋層的截面?zhèn)纫晥D。
圖12是示出了頂部阻擋層上的NMOS和PMOS源極/漏極層的截面?zhèn)纫晥D。
圖13是示出了 NMOS和PMOS部分之間形成的溝槽隔離的截面?zhèn)纫晥D。
圖14示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)。
具體實(shí)施例方式
在各個(gè)實(shí)施例中，描述了涉及形成m-v族材料半導(dǎo)體器件的裝置和方法。在下面的描述中，將描述各個(gè)實(shí)施例。然而，相關(guān)領(lǐng)域的技術(shù)人員將意識(shí)到，在無(wú)需一個(gè)或者多個(gè)具體細(xì)節(jié)，或利用其它替代和/或其它的方法、材料或部件可以實(shí)施各個(gè)實(shí)施例。在其它示例中，沒有具體示出或描述眾所周知的結(jié)構(gòu)、材料或操作，以避免使本發(fā)明的各個(gè)實(shí)施例的方案晦澀難懂。類似地，出于解釋的目的，闡述了具體的數(shù)字、材料以及配置，以便提供對(duì)本發(fā)明的透徹的理解。然而，可以在無(wú)需具體的細(xì)節(jié)的情況下實(shí)施本發(fā)明。此外，應(yīng)理解圖中所示的各個(gè)實(shí)施例是示意性的表示而未必是按比例繪出的。
在整個(gè)說(shuō)明書中提及的"一個(gè)實(shí)施例"或"實(shí)施例"意味著結(jié)合所述實(shí)施例描述的特定特征、結(jié)構(gòu)、材料或特性至少包括在本發(fā)明的一個(gè)實(shí)施例中，但是并不表示它們存在于每個(gè)實(shí)施例中。因此，在整個(gè)說(shuō)明書的各個(gè)地方出現(xiàn)的用語(yǔ)"在一個(gè)實(shí)施例中"或"在實(shí)施例中"未必是指本發(fā)明的同一實(shí)施例。此外，在一個(gè)或多個(gè)實(shí)施例中可以釆用適當(dāng)?shù)姆绞綄?duì)特定的特征、結(jié)構(gòu)、材料或特性進(jìn)行組合。在其它實(shí)施例中可以包括各種其它的層和/或結(jié)構(gòu)，和/或可以省略所描述的特征。
下面以最有助于理解本發(fā)明的方式將各種操作依次描述為多個(gè)離散的操作。然而，所描述的順序不應(yīng)被理解為暗示了這些操作必須依賴于順序。特別地，這些操作無(wú)需以所介紹的順序來(lái)執(zhí)行?？梢圆捎门c所描述的實(shí)施例不同的順序(連續(xù)的或并行的)來(lái)執(zhí)行所描述的操作。在其它實(shí)施例中，可以執(zhí)行各種附加操作，和/或省略所描述的操作。
圖i是示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的m-v族材料CMOS器件ioo
的截面?zhèn)纫晥D。該CMOS器件100包括具有諸如晶體管等NMOS器件的NMOS部分160和具有諸如晶體管等PMOS器件的PMOS部分170。在NMOS部分160和PMOS部分170之間存在將NMOS器件與PMOS器件隔離的溝槽隔離142。在該實(shí)施例中，器件100包括硅襯底102。襯底102上是銻化鋁(AlSb)成核層104。成核層104上是可以被稱為第一緩沖層108的銻化鋁(AlSb)緩沖層108。緩沖層108上是可以被稱為第二緩沖層112的銻化鋁銦
(InAlSb)緩沖層112。在器件100的NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料形成成核層104，這將簡(jiǎn)化器件100的制備。類似地，在器件100的NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料形成第一緩沖層108，且在器件100的NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料形成第二緩沖層112。因?yàn)橄蛏现钡降诙彌_層112， NMOS部分160和PMOS部分170都基本相同，所以制作器件100更容易且不存在熱膨脹系數(shù)失配的問題，所述問題可能存在于NMOS和PMOS部分上具有不同材料的III-V族器件中。
在實(shí)施例中，在高電阻率p型或n型Si襯底102的鄰位(切割)表面上形成III-V成核層104，所述Si襯底102在整個(gè)襯底表面上具有規(guī)則的雙臺(tái)階(100)平臺(tái)(terrace)陣列。鄰位表面是Si襯底102的例如但不限于
(211)、 (511)、 (013)以及(711)面的較高階晶面。具有雙臺(tái)階平臺(tái)的鄰位襯底表面能夠抑制第一 III-V緩沖層108中的反相疇(APD)。在具有附著到非極性硅襯底102的III族原子的層的第一極性晶疇接觸(meet)具有附著到硅襯底102的V族原子的層的第二極性晶疇時(shí)產(chǎn)生APD。在層中提供可能對(duì)半導(dǎo)體器件的操作不利的復(fù)合產(chǎn)生中心的這些第一和第二晶疇的邊界處可能形成晶體不連續(xù)性。術(shù)語(yǔ)"極性"是指ni-v化合物半導(dǎo)體的成分之間的部分離子鍵合特性。
在NMOS部分160中的第二緩沖層112上有NMOS底部阻擋層114，而在NMOS部分170中的第二緩沖層112上有PMOS底部阻擋層116。在所示的實(shí)施例中，在NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料來(lái)形成NMOS和PMOS底部阻擋層114、 116。 NMOS和PMOS底部阻擋層114、 116兩者都是銻化鋁銦(InAlSb)層。在其它實(shí)施例中，可以在不同的時(shí)間和/或由不同的材料來(lái)形成NMOS和PMOS底部阻擋層114、 116。在一個(gè)實(shí)施例中，底部阻擋層116是銻化鎵鋁(AlxGai_xSb，x=0.2-1.0)。在一些實(shí)施例中，下阻擋層114包括大約10%到100%之間的鋁，(AlxIm-xSb， x=0.1-1.0)。在特定的實(shí)施例中，下阻擋層114是含15%的鋁的AlxIm.xSb (Alo.15Ina85Sb)。在另一實(shí)施例中，PMOS底部阻擋層116可以包括基本不存在In的AlSb。在一些實(shí)施例中，第二緩沖層112可以包括與底部阻擋層114/116相同的材料和成分。
在NMOS部分160中的NMOS底部阻擋層114上有NMOS量子阱118，而在PMOS部分170中的PMOS底部阻擋層116上有PMOS量子阱120。在所示的實(shí)施例中，在NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料來(lái)形成NMOS和PMOS量子阱118、 120。在一個(gè)實(shí)施例中，NMOS和PMOS量子阱118、 120兩者都是銻化銦(InSb)層。在其它實(shí)施例中，可以在不同的時(shí)間和/或由不同的材料來(lái)形成NMOS和PMOS量子阱118、120，以便提供改進(jìn)的PMOS器件的性能。在另一實(shí)施例中，PMOS量子阱120包括銻化鎵銦(InxGaLxSb， x=0.1-l)。
量子阱118和120可以足夠厚，以便提供足夠的溝道電導(dǎo)。在特定的實(shí)施例中，量子阱118、 120的厚度在大約10nm到大約50nm之間。在某些實(shí)施例中，量子阱層118、 120的厚度在將引入由于晶格失配而引起的其它缺陷的臨界厚度以下。量子阱層U8、 120可以由下阻擋層114、 116、頂部阻擋層122、 124、或兩者施加應(yīng)變。
在一個(gè)實(shí)施例中，III-V緩沖層108的晶格間距大于硅襯底102的晶格間距，而m-V量子阱(QW)層118/120的晶格間距大于III-V緩沖層108的晶格間距。在另一實(shí)施例中，成核層104包括銻化鎵(GaSb)，而緩沖層108包括在硅襯底102和QW層118/120之間形成的AlSb。在另一實(shí)施例中，緩沖材料108的晶格常數(shù)可以由硅襯底102的晶格間距逐漸增加至QW器件層118/120的晶格間距。
應(yīng)當(dāng)理解，可以采用其它的ni-v緩沖結(jié)構(gòu)將各個(gè)in-v器件層與si襯
底類似地結(jié)合。例如，在本發(fā)明的另一實(shí)施例中，成核層104和緩沖層108包括形成在硅襯底102和QW器件層118/120之間的具有砷化鎵(GaAs)和AlSb的復(fù)合結(jié)構(gòu)。對(duì)緩沖層的選擇可以基于用于器件隔離的較大帶隙材料。
在NMOS部分160中的NMOS量子阱118上有NMOS間隔體層U2，而在NMOS部分170中的PMOS量子阱120上有PMOS間隔體層124。在所示的實(shí)施例中，在nmoS部分160和pmos部分170兩者中同時(shí)由相同的材料來(lái)形成NMOS間隔體層122、 124。 NMOS和PMOS間隔體層122、124是銻化鋁銦(InAlSb)層。在其它實(shí)施例中，可以在不同時(shí)間和/或由不同的材料來(lái)形成NMOS和PMOS間隔體層122、124。在所示的實(shí)施例中，直到間隔體層122、 124， NMOS部分和PMOS部分160、 170基本上相同，這意味著與其中NMOS部分160和PMOS部分170不同的器件100相比，形成所述間隔體層122、 124和所述間隔體層122、 124以下的層簡(jiǎn)單且不存在CTE問題。
在特定的實(shí)施例中，NMOS量子阱118是InSb且間隔體層122是InAlSb，而PMOS量子阱120是InGaAs且間隔體層124是AlGaSb。根據(jù)阻擋層114、 116以及間隔體層122、 124的材料和成分，壓縮應(yīng)變量可以在NMOS和PMOS量子阱118、 120以內(nèi)。此外，量子阱層118、 120中誘發(fā)的應(yīng)變量可以通過(guò)控制其厚度以及與下阻擋層114、 116和間隔體層122、124的晶格失配來(lái)調(diào)整。在具體的實(shí)施例中，量子阱層118被施加壓縮應(yīng)變，其中量子阱118是InSb，而下阻擋層114、頂部阻擋層130以及間隔體層122包括含15%鋁的AlxIriLxSb。例如，InSb的NMOS量子阱118和InxAl^Sb的阻擋層之間的應(yīng)變?nèi)Q于InxAlj.xSb層中的鋁。Al的量較高可以導(dǎo)致InSb量子阱118中較高的壓縮應(yīng)變。對(duì)于PMOS 170和給定成分的阻擋層成分Gaa3Ala7Sb，能夠通過(guò)改變InxGai.xSb量子阱120材料中的銦的含量來(lái)改變壓縮應(yīng)變。
在NMOS部分160中的NMOS間隔體層122上有NMOS S -摻雜層126，而在NMOS部分170中的PMOS間隔體層124上有PMOS S -摻雜層128。NMOS S -摻雜層126摻雜有碲。PMOS S -摻雜層128摻雜有鈹。
在NMOS S -摻雜層126上有NMOS頂部阻擋層130，而在PMOS S -摻雜層128上有PMOS頂部阻擋層132。在所示的實(shí)施例中，在NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料來(lái)形成NMOS和PMOS頂部阻擋層130、 132。 NMOS和PMOS頂部阻擋層130、 132兩者都是銻化鋁銦(InAlSb)層。在其它實(shí)施例中，可以在不同的時(shí)間和/或由不同的材料來(lái)形成NMOS和PMOS頂部阻擋層130、 132。在一些實(shí)施例中，NMOS底部阻擋層114、間隔體層122以及頂部阻擋層130基本上由相同的材料構(gòu)成，PMOS底部阻擋層116、間隔體層124以及頂部阻擋層132基本上由相同的材料構(gòu)成(盡管PMOS層可以不同于NMOS層)。例如，在實(shí)施例中， NMOS量子阱118包括InSb，而NMOS底部阻擋層114、間隔體層122以 及頂部阻擋層130包括InQ.8Al。.2Sb。
NMOS部分160上的器件還具有NMOS源極和漏極層138、柵極電介 質(zhì)層146以及柵極144。類似地，PMOS部分170上的器件還具有PMOS 源極和漏極層140、柵極電介質(zhì)層150以及柵極148。如圖所示，這些器件 是凹槽柵極器件，但是可以利用其它類型的器件來(lái)代替。
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了襯底102的截面?zhèn)纫晥D。在 所示的實(shí)施例中，襯底102包括高電阻率p型或n型鄰位硅材料?？梢酝?過(guò)從錠上切割襯底102來(lái)制備鄰位表面。在特定的實(shí)施例中，以與[110]方 向成2到12度之間的角度來(lái)切割(100)襯底表面。鄰位表面是硅襯底102 的較高階晶面，諸如但不限于(211)、 (511)、 (013)、 (711)面。具有雙臺(tái) 階平臺(tái)的鄰位襯底表面能夠抑制第一III-V緩沖層108中的反相疇(APD)。 通過(guò)小于大約1016載流子/(^3的低摻雜濃度來(lái)實(shí)現(xiàn)高電阻率。在其它實(shí)施 例中，可以采用其它材料。例如，襯底102可以包括鍺，可以是絕緣體上 硅襯底102，可以包括砷化鎵(GaAs)，或可以包括其它材料。
圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了襯底102上的成核層104的 截面?zhèn)纫晥D。在所示的實(shí)施例中，成核層104包括化學(xué)計(jì)量的銻化鋁(AlSb)。 其通過(guò)分子束外延(MBE)來(lái)形成。其厚度大約在100A至500A之間。在 其它實(shí)施例中，GaSb或GaAs成核層104的厚度生長(zhǎng)到100A至500A之間。 在替代實(shí)施例中，可以利用其它適用的成核層104。
可以以避免緩沖膜中的反相疇(APD)的方式來(lái)形成緩沖108的第一 層。成核層104可以有助于防止這種情況。可以在300C到600C之間的溫 度下利用遷移增強(qiáng)外延(MEE)來(lái)形成成核層104。 MEE以與原子層沉積 (ALD)類似的方式來(lái)進(jìn)行。因?yàn)橐坏族元素引導(dǎo)到襯底102，將會(huì) 存在其間V族源和III族源關(guān)閉器(shutter)兩者都閉合(關(guān)閉)的維持時(shí) 間(hold time),所以MEE具有大約0.1um/hr的相對(duì)較低的生長(zhǎng)速度。該 維持時(shí)間適應(yīng)V族物質(zhì)的相對(duì)較低的遷移率。因?yàn)镮II族物質(zhì)的表面遷移率 相對(duì)較高，所以對(duì)于m族物質(zhì)而言不需要維持時(shí)間。在特定的MEE實(shí)施 例中，將襯底102表面暴露到銻(Sb)源大約10秒，以便在在最下面的平臺(tái)水平面上形成Sb單層。然后將Sb源關(guān)閉大約60秒的維持時(shí)間。該相對(duì) 較長(zhǎng)的維持時(shí)間允許Sb物質(zhì)在硅襯底102的表面上遷移，以確保最下面的 平臺(tái)水平面的鍵合位點(diǎn)被填充。然后，將襯底102的表面暴露到鎵(Ga) 或鋁(Al)源大約10秒鐘。由于Ga或Al的表面遷移率高，所以不需要維 持時(shí)間。接下來(lái)，重新打開Sb，持續(xù)大約10秒，然后將其再次關(guān)閉一定的 維持時(shí)間。重復(fù)該處理，以形成厚度足以填充硅襯底102的所有平臺(tái)的GaSb 或AlSb成核層104，在特定實(shí)施例中厚度大約為150A。在實(shí)施例中，AlSb 成核溫度在300C到600C之間。在特定的AlSb實(shí)施例中，MEE生長(zhǎng)溫度 大約在400C到大約570C之間。較高溫度的實(shí)施例可以得到較高質(zhì)量的膜。 在其它實(shí)施例中，能夠利用MEE來(lái)形成諸如但不限于GaAs或GaSb等替 代緩沖材料的成核層104。
在另一實(shí)施例中，利用常規(guī)的MBE (無(wú)遷移增強(qiáng))在鄰位硅襯底102 上形成成核層104。較之MEE實(shí)施例，利用常規(guī)的MBE的該特定實(shí)施例 的相對(duì)較高的流量提供了較高的膜生長(zhǎng)速度，且因此提供了較高的產(chǎn)量。 在特定的MBE成核實(shí)施例中，大約在400C到570C之間的溫度下在硅襯 底102上形成AlSb。因?yàn)榕cGaAs膜的砷(As)相比，相對(duì)低的蒸汽壓力 以及銻(Sb)的高粘著系數(shù)，所以高流量的實(shí)施例很好地適用于AlSb。在 其它實(shí)施例中，形成諸如但不限于GaAs或GaSb等的替代緩沖材料的成核 層104。
圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了成核層104上的第一緩沖層 108的截面?zhèn)纫晥D。在所示的實(shí)施例中，第一緩沖層108包括銻化鋁(AlSb)。 其厚度大約為1到5微米。在其它實(shí)施例中，其可以具有足夠的厚度，所 述厚度使得其底部表面存在的大多數(shù)缺陷在其頂部表面已經(jīng)降低到期望的 量?？梢圆捎萌魏芜m當(dāng)?shù)姆椒▉?lái)形成第一緩沖層108。
可以在比用于成核層104的溫度更高的溫度下執(zhí)行第一緩沖層108的 該生長(zhǎng)。盡管第一緩沖層108可以被視為且被示出為與成核層104分離的 層，但是隨著層108使從成核層104開始的m-V緩沖層增厚，層104、 108 兩者都可以被視為緩沖和滑移位錯(cuò)。由于層108是在較高的生長(zhǎng)溫度下形 成的，所以108的膜質(zhì)量可能比成核層104的膜質(zhì)量更優(yōu)越。同樣，在形 成層108期間，因?yàn)闃O性成核層104可以減少形成APD的危險(xiǎn)，所以流率可以相對(duì)較高。在實(shí)施例中，在500C到700C范圍內(nèi)的生長(zhǎng)溫度下在GaSb 或AlSb成核層104上生長(zhǎng)AlSb膜108。在特定的實(shí)施例中，在大約510C 到大約570C之間的生長(zhǎng)溫度下在GaSb成核層104上生長(zhǎng)AlSb膜108。
在另一實(shí)施例中，不利用成核層104，在具有例如但不限于(100)等 較低階晶面表面的常規(guī)硅襯底102上形成III-V緩沖層108。無(wú)需成核步驟
來(lái)生長(zhǎng)m-v緩沖層108，且允許m-v緩沖層108形成反相疇。在實(shí)施例中，
在500C到700C之間的溫度下執(zhí)行單步生長(zhǎng)。 一旦膜厚度大于大約1.5um， 反相疇基本上消除且緩沖層108變?yōu)閱萎?。在特定的?shí)施例中，在具有0 度切割面的常規(guī)(100)硅襯底102上形成包括大約1.5到2.0um之間的AlSb 的m-V緩沖層108。
圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了第一緩沖層108上的第二緩 沖層112的截面?zhèn)纫晥D。在所示的實(shí)施例中，第二緩沖層112包括銻化鋁 銦(Ini_xAlxSb: x-O.l-l.O)。其厚度大約在1到5微米之間。在其它實(shí)施例 中其可以具有使得其底部表面存在的大多數(shù)缺陷在其頂部表面不存在的足
夠的厚度?？梢圆捎萌魏芜m當(dāng)?shù)姆椒▉?lái)形成第二緩沖層112。
如參考圖l所描述的那樣，在所示的實(shí)施例中，NMOS和PMOS部分 160、 170在該制備階段基本相同。在NMOS和PMOS部分160、 170兩者 上將成核層104、第一緩沖層108以及第二緩沖層112中的每一個(gè)形成為均 厚層。因此形成圖5中所示的結(jié)構(gòu)相對(duì)簡(jiǎn)單，且NMOS和PMOS部分160、 170之間不存在熱膨脹系數(shù)(CTE)失配。
圖6是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了底部緩沖層112上的NMOS 和PMOS底部阻擋層114、 116的截面?zhèn)纫晥D。在所示的實(shí)施例中，底部阻 擋層114、 116是彼此橫向相鄰的分離的層114、 116。在不同的時(shí)間和/或由 不同的材料來(lái)形成分離的NMOS和PMOS底部阻擋層114、 116。例如在形 成NMOS底部阻擋層114時(shí)可以掩蔽PMOS部分170，然后在形成PMOS 底部阻擋層116時(shí)可以掩蔽NMOS部分160。 NMOS底部阻擋層114可以 包括InAlSb，而PMOS底部阻擋層116可以包括AlGaSb。
通常，底部阻擋層114、 116由帶隙比上覆的量子阱118、 120的帶隙更 高的材料形成。底部阻擋層114、 116具有足夠的厚度，以向晶體管溝道中 的電荷載流子提供勢(shì)壘。在一個(gè)實(shí)施例中，底部阻擋層114是厚度在2um到5um之間的InAlSb。在另一實(shí)施例中，底部阻擋層114、 116的厚度為幾 微米以進(jìn)一步降低量子阱118、 120中的缺陷密度。底部阻擋層114、 116 也可以是完全不受限的(follyrelaxed)。在一些實(shí)施例中，底部阻擋層114、 116包括大約10%到100%的鋁(AlxIm.xSb， x-O.l-l.O)。在特定的實(shí)施例中， 底部阻擋層114、 116是含15。/。的鋁的AlxIn^Sb (Al0.15In0.85Sb)。
在替代實(shí)施例中，PMOS部分170包括GaSb成核層104和緩沖層108、 AlxGai.xSb底部阻擋層116以及InxGa,-xSb量子阱120。在實(shí)施例中，PMOS 部分170包括AlSb成核層和緩沖層、InxAl^Sb底部阻擋層116以及InSb 量子阱120。
此外，用于NMOS的底部阻擋層114可以是漸變的。在一個(gè)實(shí)施例中， 底部阻擋層114由與緩沖層108的界面處的x=1.0 (AlSb)基本線性地漸變 至與量子阱層118的界面處的x=0 (InSb)。在該實(shí)施例中，漸變的下阻擋 層114和隨后生長(zhǎng)的量子阱層118在它們的界面處可以是晶格匹配的，且 漸變的底部阻擋層114不會(huì)在InSb量子阱層118中引入應(yīng)變。
在另一實(shí)施例中，NMOS底部阻擋層114由與NMOS緩沖層108的界 面處的x-1.0(AlSb)線性地漸變至與NMOS量子阱層118的界面處的x-0.15 (Al(U5lno.85Sb)。在該實(shí)施例中，NMOS底部阻擋層114在隨后生長(zhǎng)的NMOS 量子阱層U8中引入應(yīng)變。在一些實(shí)施例中，NMOS底部阻擋層114以小 于25%Al/um的速度漸變。在一個(gè)實(shí)施例中，NMOS底部阻擋層114以 5%Al/um的速度漸變?；蛘撸琋MOS底部阻擋層114可以利用鋁濃度遞減 的一系列層而分步漸變。在一個(gè)實(shí)施例中，NMOS下阻擋層114以鋁增量 為5% (x=0.05)的一系列遞減來(lái)分步漸變。
在其它的實(shí)施例中，還可以將其它材料用于底部阻擋層114、 116。可 以采用任何適當(dāng)?shù)姆椒▉?lái)形成NMOS和PMOS底部阻擋層114、 116。在一 些實(shí)施例中，底部阻擋層IM、 116的厚度在100-500埃之間，盡管可以采 用其它的厚度。
盡管被示為彼此橫向相鄰的分離的層114、 116，但是在其它的實(shí)施例 中這些層114、 116可以是單個(gè)均厚層的區(qū)域。因此，在這些其它實(shí)施例中， 因?yàn)樵贜MOS部分160和PMOS部分170兩者中同時(shí)由相同的材料來(lái)形成 NMOS和PMOS底部阻擋層114、 116，所以NMOS和PMOS底部阻擋層114、 116基本相同。在該實(shí)施例中，底部阻擋層114、 116可以包括In^AlxSb (x=0.1-1.0)。在特定的實(shí)施例中，底部阻擋層114/116是含15%鋁的 AlxIn!-xSb (Al0.15In0.85Sb)o
圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出了底部阻擋層114、 116上的 NMOS和PMOS量子阱溝道層118、 120。在所示的實(shí)施例中，量子阱溝道 層118、 120是彼此橫向相鄰的分離的層118、 120。在不同的時(shí)間和/或由 不同的材料來(lái)形成分離的量子阱溝道層118、 120。例如，在形成NMOS量 子阱溝道層118時(shí)可以掩蔽PMOS部分170，然后在形成PMOS量子阱溝 道層118時(shí)可以掩蔽NMOS部分160。 NMOS量子阱溝道層118可以包括 InSb，而PMOS量子阱溝道層120可以包括含大約20%到50°/。的In的 InxGai-xSb。對(duì)于PMOS部分，在一些實(shí)施例中QW溝道層120可以是 InxGa"xSb (x=0.2-0.5)，而底部阻擋層116可以是AlxGa,_xSb (x=0.3-1.0)。 在其它的實(shí)施例中還可以采用其它材料?？梢圆捎萌魏芜m當(dāng)?shù)姆椒▉?lái)形成 NMOS和PMOS量子阱溝道層118、120。在該實(shí)施例中，量子阱溝道層118、 120的厚度在50-300埃之間，盡管可以采用其它的厚度。
盡管被示為彼此橫向相鄰的分離的層118、 120，但是在其它實(shí)施例中 這些層118、 120可以是單個(gè)等厚層的區(qū)域。因此在這些實(shí)施例中，因?yàn)樵?NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料來(lái)形成NMOS 和PMOS量子阱溝道層118、 120，所以NMOS和PMOS量子阱溝道層118、 120基本相同。量子阱溝道層118、 120可以都包括化學(xué)計(jì)量的InSb。
圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了量子阱溝道層118、 120上的 NMOS和PMOS間隔體層122、 124的截面?zhèn)纫晥D。在所示的實(shí)施例中， NMOS和PMOS間隔體層122、 124是彼此橫向相鄰的分離的層122、 124。 彼此橫向相鄰的分離的NMOS和PMOS間隔體層122、 124在不同的時(shí)間 形成，和/或可以包括不同的材料?？梢圆捎萌魏芜m當(dāng)?shù)姆椒▉?lái)形成NMOS 和PMOS間隔體層122、 124。在該實(shí)施例中，間隔體層122、 124的厚度 在20到100埃之間，盡管可以采用其它的厚度。間隔體層122、 124可以 包括InAlSb。
量子阱118/120可以具有足夠的厚度，以提供足夠的溝道電導(dǎo)。在特定 的實(shí)施例中，量子阱118/120的厚度在大約10nm到大約50nm之間。在某個(gè)實(shí)施例中，量子阱118/120的厚度在將引入由于晶格失配而引起的其它缺 陷的厚度以下?？梢酝ㄟ^(guò)底部阻擋層114/116、間隔體層122、 124、頂部阻 擋層130/132或任意組合來(lái)對(duì)量子阱層118/120施加應(yīng)變。
間隔體層122/124可以與頂部阻擋層130/132具有相同的材料成分。在 一些實(shí)施例中，可以將間隔體層122、 124和頂部阻擋層130、 132視為相 同頂部阻擋層的不同部分。它們可以具有相同的材料成分且可以一起工作 以執(zhí)行相同的功能。
盡管被示為彼此橫向相鄰的分離的層122、 124，但是在其它實(shí)施例中 這些層122、 124可以是單個(gè)均厚層的區(qū)域。因此，在這些實(shí)施例中，因?yàn)?在NMOS部分160和PMOS部分170兩者中同時(shí)由相同的材料來(lái)形成 NMOS和PMOS間隔體層122、 124，所以NMOS和PMOS間隔體層122、 124基本相同。
圖9是將成核層104到間隔體層122、 124示出為均厚層而不是分離的 層的截面?zhèn)纫晥D。如上所述，因?yàn)榭梢酝ㄟ^(guò)均厚沉積來(lái)同時(shí)形成各個(gè)相應(yīng) 的層中的兩部分160、170，所以向上直到間隔體層122、124NMOS和PMOS 部分160、 170都可以基本相同。在其它實(shí)施例中，可以將均厚沉積用于較 低的層，然而可以在任何階段開始對(duì)NMOS和PMOS部分160、 170釆用 不同材料。通過(guò)在制備工藝中進(jìn)一步采用均厚層來(lái)使得NMOS和PMOS部 分160、 170基本相同可以使得器件100的形成更容易、更廉價(jià)，且可以降 低CTE失配?？梢酝ㄟ^(guò)在NMOS和PMOS部分160、 170上采用不同的材 料來(lái)調(diào)整器件性能。這些因素可以影響NMOS和PMOS部分160、 170在 制備過(guò)程中的哪個(gè)點(diǎn)處可以開始不同。
圖10是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了間隔體層122、 124上的 NMOS和PMOS S -摻雜層126、 128的截面?zhèn)纫晥D。NMOS S -摻雜層126 與PMOS 5 -摻雜層128包括不同的材料?？梢圆捎萌魏芜m當(dāng)?shù)姆椒▉?lái)形成 NMOS和PMOS S -摻雜層126、 128。例如，在形成NMOS 5 -摻雜層126 時(shí)可以掩蔽PMOS部分170，然后在形成PMOS S -摻雜層128時(shí)可以掩蔽 NMOS部分160。 NMOS S -摻雜層126摻雜有碲，而PMOS S -摻雜層128 摻雜有鈹。在其它實(shí)施例中，可以采用其它的摻雜劑。在一些實(shí)施例中， 每個(gè)5 -摻雜層126、 128僅有一到幾個(gè)單分子層厚，盡管在其它的實(shí)施例中它們可以具有不同的厚度。在一個(gè)實(shí)施例中，對(duì)摻雜層126/128進(jìn)行S摻雜 且摻雜層126/128的厚度大約為3人到5人。在其它實(shí)施例中，可以對(duì)摻雜 層126/128進(jìn)行調(diào)制摻雜，且摻雜層126/128的厚度在大約5人到50人之間。 圖11是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了 S-摻雜層126、 128上的 NMOS和PMOS頂部阻擋層130、 132的截面?zhèn)纫晥D。在所示的實(shí)施例中， 這些是彼此橫向相鄰的分離的層130、 132。在其它的實(shí)施例中可以將它們 沉積為單個(gè)均厚層。在該實(shí)施例中，因?yàn)樵贜MOS部分160和PMOS部分 170兩者中同時(shí)由相同的材料來(lái)形成NMOS和PMOS頂部阻擋層130、 132， 所以NMOS和PMOS頂部阻擋層130、 132基本相同?？梢圆捎萌魏芜m當(dāng) 的方法來(lái)形成NMOS和PMOS頂部阻擋層130、 132。在該實(shí)施例中頂部阻 擋層130、 132的厚度在100-500埃之間，盡管可以采用其它的厚度。頂部 阻擋層130/132可以具有各種厚度，且在某個(gè)實(shí)施例中頂部阻擋層130/132 的厚度在大約20nm到500nm之間。頂部阻擋層130、 132包括InAlSb，盡 管在其它實(shí)施例中可以采用其它的材料。
在另一實(shí)施例中，頂部阻擋層130/132由與量子阱層118/120的界面處 的區(qū)域122中的x=0.1 (AlaiIno.9Sb)線性漸變至相對(duì)表面處的x=0.4 (Ala4InQ.6Sb)。在該實(shí)施例中，頂部阻擋層130/132和/或間隔體層122、 124 (如先前所述，可以將間隔體層122、 124和頂部阻擋層130、 132兩者均 視為頂部阻擋的部分)可能在量子阱層118/120中誘發(fā)應(yīng)變。在PMOS部 分的特定實(shí)施例中，底部阻擋層U6和頂部阻擋層132是Ala7Gao.3Sb，而 QW120是InxGa,-xSb (x=0.2-0.5)。
頂部阻擋層130/132 (和間隔體層122、 124;當(dāng)討論頂部阻擋層130、 132或間隔體層122、 124中的一種的屬性時(shí)，這些說(shuō)明也適用于兩種層中 的另一種)可以具有比量子阱118/120更大的帶隙，從而將大多數(shù)電荷載流 子限定在用于降低的器件泄漏的量子阱118/120內(nèi)?？梢圆捎门c下阻擋層 114/116相同或者不同的材料來(lái)形成頂部阻擋層130/132。在一些實(shí)施例中， 頂部阻擋層130/132包括在大約10%到40%之間的鋁(AlxIrn.xSb， x=0.1-0.4)。在上述的含大約40%的鋁時(shí)， 一旦從沉積室中移出則頂部器件 層可能被氧化。在特定的實(shí)施例中，頂部阻擋層130/132是含15%的鋁的 AlxIm.xSb (Alai5Ino.85Sb)。在替代實(shí)施例中，頂部阻擋層130/132可以含有大于40%的鋁。
此外，量子阱層118/120中誘發(fā)的應(yīng)變量可以通過(guò)控制其厚度以及與下 阻擋層114/116和頂部阻擋層130/132或間隔體層122、 124的晶格失配來(lái) 調(diào)整。在具體的實(shí)施例中，量子阱層118被施加壓縮應(yīng)變，其中量子阱118 是InSb，而下阻擋層114和頂部阻擋層130包括含15%鋁的AlxIni.xSb。
圖12是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了頂部阻擋層130、 132上的 NMOS和PMOS源極/漏極層138、 140的截面?zhèn)纫晥D?？梢酝ㄟ^(guò)均厚沉積 材料層來(lái)形成源極/漏極層138、 140，然后在對(duì)未掩蔽的層138、 140進(jìn)行 適當(dāng)摻雜的同時(shí)掩蔽NMOS或PMOS層138、 140之一。在另一實(shí)施例中， 可以對(duì)層138、 140分別進(jìn)行沉積和摻雜?？梢圆捎萌魏芜m當(dāng)?shù)姆椒▉?lái)形成 NMOS和PMOS源極/漏極層138、 140，且可以采用任何適當(dāng)?shù)牟牧稀Ｔ谔?代實(shí)施例中，將任選的蝕刻停止層(未示出)用于NMOS和PMOS，以便 針對(duì)增強(qiáng)模式操作選擇性地蝕刻頂部阻擋層。在另一實(shí)施例中，頂部阻擋 層130、 132用于NMOS和PMOS兩者的源極/漏極接觸。
圖13是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了 NMOS和PMOS部分160、 170之間形成的溝槽隔離142的截面?zhèn)纫晥D。通過(guò)制造溝槽然后利用絕緣材 料對(duì)其進(jìn)行填充來(lái)形成溝槽隔離142。在其它實(shí)施例中，可以用不同的方式 來(lái)形成溝槽隔離142。在所示的實(shí)施例中，溝槽隔離向下延伸到襯底102。 在其它實(shí)施例中，溝槽隔離142可以延伸到不同的深度。例如，在某些實(shí) 施例中溝槽隔離142可以僅延伸到第二緩沖層112。
可以執(zhí)行其它的處理以制造圖1的NMOS和PMOS部分160、 170中 所示的NMOS和PMOS器件。形成柵極電介質(zhì)146、 150和柵極144、 148。 在所示的實(shí)施例中，柵極144、 148是晶體管的凹槽柵極，所以去除源極/ 漏極層138、 140的部分以使得柵極144、 148凹陷。在其它實(shí)施例中，可 以形成其它類型的晶體管或其它器件，其源極/漏極138、 140中可能無(wú)凹槽。 柵極144、 148可以是具有包括高介電常數(shù)材料的柵極電介質(zhì)146、 150的 金屬柵極。可以將其它材料用于柵極144、 148以及柵極電介質(zhì)146、 150。
圖14示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)1400。在圖14的系統(tǒng)1400 中可以包括一個(gè)或多個(gè)CMOS器件100。如圖所示，對(duì)于該實(shí)施例，系統(tǒng) 1400包括用于處理數(shù)據(jù)的計(jì)算設(shè)備1402。計(jì)算設(shè)備1402可以包括母板1404。耦合到總線1410的處理器1406和網(wǎng)絡(luò)接口 1408尤其可以被耦合到 母板1404或作為母板1404的一部分。芯片組可以形成總線1410的一部分 或者全部。
根據(jù)應(yīng)用，系統(tǒng)1400可以包括其它部件，包括但不限于易失性和非易 失性存儲(chǔ)器1412、圖形處理器(與母板1404集成或連接到母板作為諸如 AGP或PCI-E圖形處理器等單獨(dú)可移動(dòng)部件)、數(shù)字信號(hào)處理器、密碼處理 器、海量存儲(chǔ)器1414 (諸如硬盤、緊致盤(CD)、數(shù)字通用盤(DVD)，等 等)、輸入和/或輸出設(shè)備1416，等等。
在各個(gè)實(shí)施例中，系統(tǒng)1400可以是個(gè)人數(shù)字助理(PDA)、移動(dòng)電話、 平板計(jì)算設(shè)備、膝上型計(jì)算設(shè)備、臺(tái)式計(jì)算設(shè)備、機(jī)頂盒、娛樂控制單元、 數(shù)字照相機(jī)、數(shù)字視頻記錄器、CD播放器、DVD播放器或其它類似的數(shù) 字設(shè)備。
出于例示和描述的目的，對(duì)本發(fā)明的實(shí)施例的上述說(shuō)明進(jìn)行了介紹。
其不是旨在窮舉或?qū)⒈景l(fā)明限于所公開的精確的形式。上述說(shuō)明以及所附
權(quán)利要求中包括僅用于說(shuō)明的目的而不應(yīng)理解為對(duì)本發(fā)明進(jìn)行限制的術(shù)
語(yǔ)，諸如左、右、頂部、底部、之上、下面、上面、下、第一、第二，等
等。例如，用來(lái)指定相對(duì)的垂直位置的術(shù)語(yǔ)是指襯底或集成電路的器件側(cè)
(或有源表面)是該襯底的"頂部"表面的情況；所述襯底實(shí)際上可以任
意取向，使得襯底的"頂部"側(cè)在標(biāo)準(zhǔn)的地球參考標(biāo)架中可能低于"底部"
側(cè)，但仍然包括在術(shù)語(yǔ)"頂部"的含義內(nèi)。除非特別指出，這里使用的術(shù)
語(yǔ)"上"(包括說(shuō)明書中的)并不表示第二層"上"的第一層直接處于第二
層上且與第二層緊密接觸；在所述第一層和所述第一層上的第二層之間可
以有第三層或者其它結(jié)構(gòu)。能夠在若干位置和取向上制造、使用或裝運(yùn)這
里所描述的器件或產(chǎn)品的實(shí)施例。相關(guān)領(lǐng)域的技術(shù)人員能夠意識(shí)到根據(jù)上
述教導(dǎo)做出許多修改和變型是可能的。本領(lǐng)域技術(shù)人員將意識(shí)到圖中所示 的各個(gè)部件的各種等效組合和替代。因此本發(fā)明的范圍不是由以上具體的
描述來(lái)限定的，而是由所附權(quán)利要求來(lái)限定的。
權(quán)利要求
1、一種具有NMOS部分和PMOS部分的CMOS器件，所述NMOS部分和PMOS部分中的每一個(gè)包括襯底上的成核層，包括銻化鋁；所述成核層上的第一緩沖層，包括銻化鋁；底部阻擋層，所述底部阻擋層包括銻化銦鋁；所述底部阻擋層上的量子阱溝道，所述量子阱溝道包括銻化銦；所述量子阱溝道上的間隔體層；以及所述間隔體層上的δ-摻雜層，所述NMOS部分中的所述δ-摻雜層與所述PMOS部分中的所述δ-摻雜層包括不同的摻雜劑；所述δ-摻雜層上的阻擋層；并且其中，所述NMOS部分和所述PMOS部分兩者中的所述成核層和所述緩沖層均基本上由相同的材料構(gòu)成。
2、 根據(jù)權(quán)利要求1所述的器件，其中，所述NMOS部分和PMOS部 分中的每一個(gè)包括所述緩沖層上的底部阻擋層，在所述NMOS部分和所述 PMOS部分兩者中，所述底部阻擋層包括銻化鋁銦且由基本相同的材料構(gòu) 成c
3、 根據(jù)權(quán)利要求2所述的器件，其中，所述NMOS部分和PMOS部 分中的每一個(gè)包括所述底部阻擋層上的量子阱層，所述量子阱層包括銻化 銦。
4、 根據(jù)權(quán)利要求3所述的器件，其中，所述NMOS部分和PMOS部 分中的每一個(gè)包括所述量子阱層上的間隔體層，所述間隔體層包括銻化鋁 銦。
5、 根據(jù)權(quán)利要求4所述的器件，其中，所述NMOS部分包括所述間隔 體層上的N型S -摻雜層，而所述PMOS部分包括所述間隔體層上的P型S-摻雜層。
6、 根據(jù)權(quán)利要求5所述的器件，其中，所述NMOS部分和PMOS部 分中的每一個(gè)包括所述間隔體層上的頂部阻擋層，所述頂部阻擋層包括銻 化鋁銦。
7、 根據(jù)權(quán)利要求6所述的器件，其中，所述畫OS部分包括所述頂部 阻擋層上的N型源極區(qū)和N型漏極區(qū)，而所述PMOS部分包括所述頂部阻 擋層上的P型源極區(qū)和P型漏極區(qū)，且其中所述NMOS部分和PMOS部分 中的每一個(gè)包括柵電極。
8、 根據(jù)權(quán)利要求1所述的器件，其中，所述NMOS部分和所述PMOS 中的每一個(gè)包括所述緩沖層上的底部阻擋層，所述NMOS部分的所述底部 阻擋層包括銻化鋁銦，而所述PMOS部分的所述底部阻擋層包括銻化鎵鋁。
9、 根據(jù)權(quán)利要求1所述的器件，其中所述NMOS部分和PMOS部分中的每一個(gè)包括所述緩沖層上的底部阻 擋層；并且所述NMOS部分和PMOS部分中的每一個(gè)包括所述底部阻擋層上的量 子阱層，所述NMOS部分的所述量子阱層包括銻化銦，而所述PMOS部分 的所述量子阱層包括銻化鎵銦。
10、 根據(jù)權(quán)利要求1所述的器件，其中所述NMOS部分和PMOS部分中的每一個(gè)包括所述緩沖層上的底部阻 擋層；所述NMOS部分和PMOS部分中的每一個(gè)包括所述底部阻擋層上的量 子阱層；所述NMOS部分和PMOS部分中的每一個(gè)包括所述量子阱層上的間隔 體層；并且所述NMOS部分包括所述間隔體層上的摻雜有碲的5 -摻雜層，而所述PMOS部分包括所述間隔體層上的摻雜有鈹?shù)? -摻雜層。
11、 根據(jù)權(quán)利要求1所述的器件，其中，所述NMOS部分包括N型源 極區(qū)和N型漏極區(qū)，而所述PMOS部分包括P型源極區(qū)和P型漏極區(qū)，且 其中所述NMOS部分和PMOS部分中的每一個(gè)包括柵電極。
12、 一種具有NMOS部分和PMOS部分的CMOS器件，包括 襯底；所述襯底上的第一緩沖層，所述第一述緩沖層包括銻化鋁； 所述第一緩沖層上的第二緩沖層，所述第二緩沖層包括銻化鋁銦； 其中，所述NMOS部分中的所述第一緩沖層由與所述PMOS部分中的 所述第一緩沖層基本相同的材料構(gòu)成，而所述NMOS部分中的所述第二緩 沖層由與所述PMOS部分中的所述第二緩沖層基本相同的材料構(gòu)成； 所述NMOS部分中的NMOS柵極、源極和漏極；以及 所述PMOS部分中的PMOS柵極、源極和漏極。
13、 根據(jù)權(quán)利要求12所述的器件，還包括所述第二緩沖層上底部阻擋層，所述底部阻擋層包括銻化鋁銦，其中， 所述NMOS部分中的所述底部阻擋層由與所述PMOS部分中的所述底部阻 擋層基本相同的材料構(gòu)成。
14、 根據(jù)權(quán)利要求13所述的器件，還包括-所述底部阻擋層上的溝道層，所述溝道層包括銻化銦，其中，所述 NMOS部分中的所述溝道層由與所述PMOS中的所述溝道層基本相同的材 料構(gòu)成。
15、 根據(jù)權(quán)利要求14所述的器件，還包括-所述溝道層上的間隔體層，所述間隔體層包括銻化鋁銦，其中，所述 NMOS部分中的所述間隔體層由與所述PMOS部分中的所述間隔體層基本 相同的材料構(gòu)成。
16、 根據(jù)權(quán)利要求12所述的器件，還包括所述襯底和所述第一緩沖層 之間的包含銻化鋁的成核層，其中，所述NMOS部分中的所述成核層由與 所述PMOS部分中的所述成核層基本相同的材料構(gòu)成。
17、 一種CMOS器件，包括 NMOS器件，其具有襯底上的第一緩沖層、源極、漏極以及柵極； 所述第一緩沖層上的第二緩沖層，所述第二緩沖層包括銻化鋁銦；所述第二緩沖層上的量子阱溝道；所述量子阱溝道上的間隔體層；所述間隔體層上的S-摻雜層；所述S -摻雜層上的n型源極和漏極； 所述S-摻雜層上的柵極； PMOS器件，其具有襯底上的第一緩沖層、源極、漏極以及柵極； 所述第一緩沖層上的第二緩沖層，所述第二緩沖層包括銦和銻； 所述第二緩沖層上的量子阱溝道； 所述量子阱溝道上的間隔體層； 所述間隔體層上的5-摻雜層；所述S -摻雜層上的p型源極和漏極；所述5 -摻雜層上的柵極； 其中，所述NMOS器件的所述第一緩沖層由與所述PMOS器件的所述 第一緩沖層基本相同的材料構(gòu)成，而所述NMOS器件的所述第二緩沖層由 與所述PMOS器件的所述第二緩沖層基本相同的材料構(gòu)成。
18、 根據(jù)權(quán)利要求17所述的器件，其中，所述PMOS第二緩沖層包括 銻化鋁銦。
19、根據(jù)權(quán)利要求17所述的器件，其中，所述PMOS第二緩沖層包括 銻化鎵銦。
20、根據(jù)權(quán)利要求17所述的器件，其中，所述NMOS和PMOS器件 中的每一個(gè)還包括所述第二緩沖層和所述量子阱溝道之間的底部阻擋層， 所述底部阻擋層包括銻化鋁銦，且其中所述NMOS器件的所述底部阻擋層 由與所述PMOS器件的所述底部阻擋層基本相同的材料構(gòu)成。
21、 根據(jù)權(quán)利要求17所述的CMOS器件，其中 所述NMOS器件還包括所述第二緩沖層和所述量子阱溝道之間的底部阻擋層，該底部阻 擋層包括銻化鋁銦；所述S -摻雜層上的頂部阻擋層，該頂部阻擋層包括銻化鋁銦； 所述NMOS量子阱溝道包括銻化銦； 所述NMOS間隔體層包括銻化鋁銦； 所述NMOS源極、漏極和柵極在所述頂部阻擋層上； 所述PMOS器件還包括所述第二緩沖層和所述量子阱溝道之間的底部阻擋層；所述S -摻雜層上的頂部阻擋層，該頂部阻擋層包括銻化鎵鋁； 所述PMOS第二緩沖層包括銻化鎵鋁； 所述PMOS量子阱溝道包括銻化鎵銦； 所述PMOS間隔體層包括銻化鎵鋁； 所述PMOS源極、漏極以及柵極在所述頂部阻擋層上； 其中，所述NMOS器件的所述第一緩沖層由與所述PMOS器件的所述 第一緩沖層基本相同的材料構(gòu)成。
22、 根據(jù)權(quán)利要求21所述的器件，其中，所述NMOS器件的所述底部 阻擋層由與所述PMOS器件的所述底部阻擋層不同的材料構(gòu)成。
23、 根據(jù)權(quán)利要求21所述的器件，其中，所述NMOS器件的所述第二緩沖層由與所述PMOS器件的所述第二緩沖層不同的材料構(gòu)成。
24、 根據(jù)權(quán)利要求17所述的器件，其中，所述NMOS和PMOS器件 中的每一個(gè)還包括所述襯底和所述第一緩沖層之間的成核層，所述NMOS 成核層由與所述PMOS成核層基本相同的材料構(gòu)成。
25、 根據(jù)權(quán)利要求17所述的器件，還包括所述NMOS和PMOS器件 之間的溝槽隔離區(qū)，所述溝槽隔離區(qū)至少?gòu)乃鲈礃O和漏極延伸到至少第 二緩沖層。
26、 根據(jù)權(quán)利要求17所述的器件，其中所述NMOS和PMOS器件中 的每一個(gè)的所述柵極是凹槽柵極。
全文摘要
一種可以具有NMOS和PMOS部分的III-V族材料CMOS器件，所述NMOS部分和PMOS部分的各層中的若干層基本相同。這使得可以容易地制造所述CMOS器件，并防止所述NMOS和PMOS部分之間的熱膨脹系數(shù)失配。
文檔編號(hào)H01L21/336GK101536167SQ200780042525
公開日2009年9月16日 申請(qǐng)日期2007年10月29日 優(yōu)先權(quán)日2006年11月16日
發(fā)明者J·卡瓦列羅斯, M·多齊, M·胡代特, R·周, S·達(dá)塔 申請(qǐng)人:英特爾公司