專利名稱：1.5t sonos快速閃存存儲(chǔ)器單元結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造器件，具體涉及一種存儲(chǔ)器單元結(jié)構(gòu)，尤其涉及一種1. 5T (1. 5管)SONOS (硅-氧化物-氮化物-氧化物-硅)快速閃存存儲(chǔ)器單元結(jié)構(gòu)。
背景技術(shù)：
目前在主流的2T FLASH NVM(雙晶體管結(jié)構(gòu)的快速存取非易失性存儲(chǔ)器)單元存儲(chǔ)器的單元面積比較大，由此導(dǎo)致特別是在較大存儲(chǔ)容量的產(chǎn)品中用于數(shù)據(jù)存儲(chǔ)部分的芯片面積很大，增加了制造成本。 如圖1和圖2所示，現(xiàn)有的雙晶體管結(jié)構(gòu)的快速存取非易失性存儲(chǔ)器的存儲(chǔ)單元由一個(gè)SONOS (硅POLY GATE-氧化物ODIXE-氮化物NITRIDE-氧化物ODIXE-硅SILICON)晶體管(FET)以及一個(gè)FLASH NPASS FET (閃存單元選擇場(chǎng)管)構(gòu)成。其中，SONOS管具有門柵極(SONOS GATE)，而NPASS管具有門柵極(NPASS GATE) 。 SONOS管的漏端(DRAIN)作為字線端——WORD LINE, NPASS管的源端(SOURCE)作為位線端——BIT LINE。 SONOSFET(晶體管)和FLASH NPASS FET (閃存單元選擇場(chǎng)管)共用的N+型源漏摻雜區(qū)作為SONOS和NPASS區(qū)域電流通道。在讀取存儲(chǔ)器狀態(tài)時(shí)，電流從DRAIN端(字線端——WORD LINE)流向源端(位線端——BIT LINE)。而在讀取數(shù)據(jù)的狀態(tài)，通過選擇管來的開關(guān)來定義和讀取被選中的SONOS管的狀態(tài)。通常的選擇管都采用MOSFET (MOS場(chǎng)效應(yīng)晶體管)，因此其往往會(huì)占很大的面積，使得整個(gè)FLASH CELL(快速存儲(chǔ)器單元)的面積都很大，導(dǎo)致在使用大存儲(chǔ)容量的芯片面積變得很大。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，在盡量保持現(xiàn)有雙晶體管結(jié)構(gòu)的快速存取非易失性存儲(chǔ)器以及器件的電學(xué)特性情況下，能減小現(xiàn)有存儲(chǔ)單元的面積，節(jié)省制造成本。 為解決上述技術(shù)問題，本發(fā)明提供一種1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，該存儲(chǔ)器單元由一個(gè)SONOS晶體管和一個(gè)閃存單元選擇場(chǎng)管構(gòu)成，其中SONOS晶體管和閃存單元選擇場(chǎng)管共用一個(gè)門柵極，該門柵極為存儲(chǔ)單元的字線端，位于該門柵極左邊的N型源漏注入?yún)^(qū)域?yàn)榇鎯?chǔ)單元的位線端，位于該門柵極右邊的N型源漏注入?yún)^(qū)域?yàn)樵淳€端，SONOS晶體管為ONO介質(zhì)層?xùn)叛踅Y(jié)構(gòu)，閃存單元選擇場(chǎng)管為氧化物介質(zhì)層?xùn)叛踅Y(jié)構(gòu)。
所述的門柵極是一層全部覆蓋在包括ONO介質(zhì)層和氧化物介質(zhì)層上的整體多晶
娃o 所述SONOS介質(zhì)對(duì)應(yīng)結(jié)構(gòu)為多晶硅門_氧化層_氮氧化物_氧化層_硅襯底，其中ONO介質(zhì)層的厚度在80 200埃之間，所述閃存單元選擇場(chǎng)管的氧化物介質(zhì)層對(duì)應(yīng)于作為標(biāo)準(zhǔn)化的MOS晶體管的柵氧，其厚度在30 300埃之間。
所述閃存單元選擇場(chǎng)管的氧化物介質(zhì)層的厚度為110埃。
在所述位線端和源線端的兩個(gè)N型源漏注入?yún)^(qū)域之間的溝道注入表面形成一種
SONOS晶體管和閃存單元選擇場(chǎng)管的N型耗盡型溝道，該N型耗盡型溝道是一種相對(duì)于源漏
注入更輕的N型注入，其能調(diào)節(jié)S0N0S晶體管和閃存單元選擇場(chǎng)管的開啟電壓。和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果通過共用SONOS FET和FLASH NPASS
FET的門柵極，實(shí)現(xiàn)了減少多余字線門柵，由于該復(fù)用門柵結(jié)構(gòu)比通常2T NOR FLASH NVM少
用一個(gè)控制端，并占用更少的CELLSIZE(存儲(chǔ)器單元面積)，能大幅的節(jié)約芯片的面積，節(jié)
省制造成本。此外，通過形成耗盡型N溝道消除兩個(gè)SONOS FET和FLASH NPASS FET的共
用源漏端，完成了簡(jiǎn)化存儲(chǔ)器單元結(jié)構(gòu)和減小存儲(chǔ)器單元面積，但同時(shí)能實(shí)現(xiàn)非易失性快
速存儲(chǔ)器的基本讀寫操作。


圖1是現(xiàn)有的雙晶體管結(jié)構(gòu)的快速存取非易失性存儲(chǔ)器的版圖； 圖2是現(xiàn)有的雙晶體管結(jié)構(gòu)的快速存取非易失性存儲(chǔ)器單元的剖面示意圖； 圖3是本發(fā)明1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)的剖面示意圖； 圖4是本發(fā)明1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)的版圖； 圖5是本發(fā)明1. 5T SONOS快速閃存存儲(chǔ)器的陣列結(jié)構(gòu)示意圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。 如圖1和圖2所示，現(xiàn)有的雙晶體管結(jié)構(gòu)的快速存取非易失性存儲(chǔ)器，SONOSFET(晶體管)和FLASH NPASS FET(閃存單元選擇場(chǎng)管)共用的N+型源漏摻雜區(qū)僅作為SONOS和NPASS區(qū)域電流通道(在讀取存儲(chǔ)器狀態(tài)時(shí)，電流從DRAIN端(字線端——WORDLINE)流向源端(位線端——BITLINE))，因此可以考慮減小甚至替代或消除此N+型源漏摻雜區(qū)，從而減小存儲(chǔ)單元面積。 選中某個(gè)存儲(chǔ)管的時(shí)候，由WORD LINE和BIT LINE確定其在ARRAY (陣列)中的位置，2T SONOS CELL的擦寫操作由SONOS GATE和BIT LINE選中，而讀操作則是由NPASSGATE和BIT LINE選中，因此可以設(shè)計(jì)一種CELL(存儲(chǔ)單元)，共用SONOS GATE和NPASSGATE,無(wú)論讀還是擦寫選中該GATE(門柵極)和BIT LINE就可以選中所需存儲(chǔ)單元。
如圖3和圖4所示，本發(fā)明提供一種1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，該存儲(chǔ)器單元由一個(gè)SONOS晶體管(FET)和一個(gè)FLASH NPASSFET(閃存單元選擇場(chǎng)管)構(gòu)成，其中SONOS FET和FLASH NPASS FET共用門柵極(CELL GATE)，圖3中左邊的N+源漏注入?yún)^(qū)域(N型源漏摻雜區(qū))為存儲(chǔ)單元的位線端(BIT LINE)，右邊的N+源漏注入?yún)^(qū)域(N型源漏摻雜區(qū))為源線端(SOURCE LINE), S :POLY GATE(多晶硅門)為存儲(chǔ)單元的WORD LINE端，SONOS FET為ONO多介質(zhì)結(jié)構(gòu)柵氧，F(xiàn)LASH NPASS為110 i矣?xùn)叛踅Y(jié)構(gòu)(FLASH NPASS的柵氧化物對(duì)應(yīng)于作為標(biāo)準(zhǔn)化的MOS晶體管的柵氧，其厚度應(yīng)該在30 300埃之間)。SONOS介質(zhì)對(duì)應(yīng)結(jié)構(gòu)多晶硅門_氧化層_氮氧化物_氧化層_硅襯底，其中ONO介質(zhì)層的厚度應(yīng)該介于80 200埃之間。門柵極(CELL GATE)是一層全部覆蓋在包括ONO介質(zhì)層和FLASHNPASS的氧化物介質(zhì)層上的整體多晶硅。 本發(fā)明利用一次針對(duì)調(diào)整存儲(chǔ)器溝道狀態(tài)的注入形成SONOS FET和NPASS FET的N型耗盡型溝道。在整個(gè)襯底存儲(chǔ)管區(qū)域，在形成左邊的位線端和右邊的源線端的兩個(gè)N型源漏注入?yún)^(qū)域之間的溝道注入表面形成了一種相對(duì)于源漏注入更輕的N型注入，稱之為耗盡型的N型存儲(chǔ)溝道調(diào)節(jié)注入，其既可以調(diào)節(jié)存儲(chǔ)管(S0N0S FET)的開啟電壓，也可以調(diào)節(jié)選擇管(FLASH NPASS FET)的開啟電壓。通過形成N型耗盡型溝道消除兩個(gè)SONOS FET和FLASH NPASS FET的共用源漏端，完成了簡(jiǎn)化存儲(chǔ)器單元結(jié)構(gòu)和減小存儲(chǔ)器單元面積，但同時(shí)能實(shí)現(xiàn)非易失性快速存儲(chǔ)器的基本讀寫操作。 本發(fā)明1. 5T SONOS快速閃存存儲(chǔ)器的陣列結(jié)構(gòu)如圖5所示，T、A、B、C四個(gè)單管組成行和列的矩陣陣列。表1為本發(fā)明存儲(chǔ)單元陣列在進(jìn)行各個(gè)讀寫或者擦寫操作的各個(gè)端子的電壓偏置表。
表1
OperationCellVWLVSRCVBLVBPW
Er3S6T.A-3. 5Floating7. 27. 2
B,C7.2Floating7. 2
T7. 2Floating_3. 5
ProgramA7. 2Floating1. 2-3， 5
B-3. 5Floating1. 2
C-3. 5Floating-3. 5
T001. 1
ReadA0000
B-3. 500
C—3. 501. 1 表1中，PROGRAM表示寫操作，ERASE表示擦操作，READ表示讀操作，VWL表示字線電壓，VBL表示位線電壓，VSRC表示源線電壓，VBPW表示阱電壓。
權(quán)利要求
一種1.5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，其特征在于，該存儲(chǔ)器單元由一個(gè)SONOS晶體管和一個(gè)閃存單元選擇場(chǎng)管構(gòu)成，其中SONOS晶體管和閃存單元選擇場(chǎng)管共用一個(gè)門柵極，該門柵極為存儲(chǔ)單元的字線端，位于該門柵極左邊的N型源漏注入?yún)^(qū)域?yàn)榇鎯?chǔ)單元的位線端，位于該門柵極右邊的N型源漏注入?yún)^(qū)域?yàn)樵淳€端，SONOS晶體管為ONO介質(zhì)層?xùn)叛踅Y(jié)構(gòu)，閃存單元選擇場(chǎng)管為氧化物介質(zhì)層?xùn)叛踅Y(jié)構(gòu)。
2. 如權(quán)利要求1所述的1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，其特征在于，所述的門 柵極是一層全部覆蓋在包括0N0介質(zhì)層和氧化物介質(zhì)層上的整體多晶硅。
3. 如權(quán)利要求1或2所述的1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，其特征在于，所述 SONOS介質(zhì)對(duì)應(yīng)結(jié)構(gòu)為多晶硅門_氧化層_氮氧化物_氧化層_硅襯底，其中0N0介質(zhì)層的 厚度在80 200埃之間，所述閃存單元選擇場(chǎng)管的氧化物介質(zhì)層對(duì)應(yīng)于作為標(biāo)準(zhǔn)化的MOS 晶體管的柵氧，其厚度在30 300埃之間。
4. 如權(quán)利要求1所述的1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，其特征在于，所述閃存 單元選擇場(chǎng)管的氧化物介質(zhì)層的厚度為110埃。
5. 如權(quán)利要求1所述的1. 5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，其特征在于，在所述位 線端和源線端的兩個(gè)N型源漏注入?yún)^(qū)域之間的溝道注入表面形成一種SONOS晶體管和閃存 單元選擇場(chǎng)管的N型耗盡型溝道，該N型耗盡型溝道是一種相對(duì)于源漏注入更輕的N型注 入，其能調(diào)節(jié)S0N0S晶體管和閃存單元選擇場(chǎng)管的開啟電壓。
全文摘要
本發(fā)明公開了一種1.5T SONOS快速閃存存儲(chǔ)器單元結(jié)構(gòu)，該存儲(chǔ)器單元由一個(gè)SONOS晶體管和一個(gè)閃存單元選擇場(chǎng)管構(gòu)成，其中SONOS晶體管和閃存單元選擇場(chǎng)管共用一個(gè)門柵極，該門柵極為存儲(chǔ)單元的字線端，位于該門柵極左邊的N型源漏注入?yún)^(qū)域?yàn)榇鎯?chǔ)單元的位線端，位于該門柵極右邊的N型源漏注入?yún)^(qū)域?yàn)樵淳€端，SONOS晶體管為ONO介質(zhì)層?xùn)叛踅Y(jié)構(gòu)，閃存單元選擇場(chǎng)管為氧化物介質(zhì)層?xùn)叛踅Y(jié)構(gòu)。本發(fā)明簡(jiǎn)化了存儲(chǔ)器單元結(jié)構(gòu)并減小了存儲(chǔ)器單元面積，能大幅的節(jié)約芯片的面積，節(jié)省制造成本。
文檔編號(hào)H01L27/115GK101764132SQ20081004417
公開日2010年6月30日 申請(qǐng)日期2008年12月24日 優(yōu)先權(quán)日2008年12月24日
發(fā)明者楊斌, 陳廣龍 申請(qǐng)人:上海華虹Nec電子有限公司