專利名稱：半導體存儲器件隔離層的形成方法
技術領域：
本發(fā)明涉及形成半導體存儲器件隔離層的方法，更具體涉及由高密度 等離子體(HDP)氧化物層形成隔離層的方法。
背景技術：
在半導體電路中，必需隔離在半導體襯底上形成的單元元件如晶體管、 二極管和電阻器。隔離工藝是用于半導體制造工藝的初始工藝并且確定有 源區(qū)的尺寸和后續(xù)工藝的工藝容限。
硅的局部氧化(LOCOS)法常用作形成隔離層的方法。然而，由于這 種LOCOS隔離方法，在選擇性氧化半導體村底時，氧滲透進入用作掩模 的氮化物層之下的襯墊氧化物層側面，因此在場氧化物層的拐角處產生鳥 嘴(bird's beak)。這種鳥嘴導致場氧化物層延伸^有源區(qū)，直至與所述 鳥嘴長度一樣長的深度。因此，溝道長度縮短并且閾值電壓因此提高。因 此，例如晶體管的電性能劣化。
同時，出現(xiàn)了淺溝槽隔離(STI)工藝作為可解決諸如工藝中不穩(wěn)定因 素等問題的隔離工藝，所述問題包括由于半導體器件設計規(guī)則的降低而導 致的場氧化物層的劣化和由于鳥嘴導致的有源區(qū)的減小。
圖l是說明形成半導體存儲器件隔離層的常規(guī)方法的截面圖。
參考圖1,在半導體襯底10上形成隨道絕緣層11和用于浮置柵極的 多晶珪層12。選擇性地蝕刻多晶珪層12、隧道絕緣層11和半導體襯底10， 由此暴露半導體襯底10的隔離區(qū)。通過蝕刻暴露的半導體襯底10形成溝 槽13。利用絕緣層填隙(gap-fill)溝槽13,形成隔離層(或隔離結構)
414。
在此，在形成隔離層14之前，實施包括以下一系列工藝溝槽13的 側壁犧牲氧化工藝(為了除去由于干蝕刻導致的在半導體器件上的蝕刻缺 陷)、溝槽13的側壁再氧化工藝等。為了簡^更，省略所述系列工藝的描述。
為提高半導體存儲器件的集成7K平，器件尺寸已經(jīng)降低為60mn或更 小。因此，對使用自對準淺溝槽隔離(SA-STI)工藝的半導體存儲器，采 用HDP氧化物層變得難以確保填隙容限。因此，使用旋涂電介質(spin-on dielectric, SOD)氧化物層以確保足夠的填隙容限。然而，如果4吏用SOD 層形成隔離層，則工藝成本增加，并且元件的可靠性由于SOD層的物理 性能而劣化。

發(fā)明內容
本發(fā)明涉及一種形成半導M儲器件的隔離層(或隔離結構)的方法， 其中在半導體元件的隔離溝槽內形成鈍化層，并且使用沉積-蝕刻-沉積 (DED)方法利用HDP層填隙隔離溝槽以形成隔離層，從而可節(jié)省工藝 費用并且可改善元件可靠性。
才艮據(jù)本發(fā)明的一個方面， 一種形成半導體存儲器件的隔離層的方法， 包括在半導體襯底上形成隧道絕緣層和電荷俘獲層(charge trap layer), 通過蝕刻電荷俘獲層和隧道絕緣層形成隔離溝槽，在包括隔離溝槽的整個 表面上形成鈍化層，在隔離溝槽的底部形成第一絕緣層，除去在第一絕緣 層的形成工藝中被氧化的鈍化層部分，和在包括第一絕緣層的整個表面上 形成第二絕緣層。
鈍化層可由氮化物層形成。
第一絕緣層和第二絕緣層可由HDP氧化物層形成?？墒褂弥貜蛯嵤┏?積工藝、蝕刻工藝和沉積工藝的DED方法形成第一絕緣層。
可使用S沮4氣體和02氣體實施沉積工藝?？墒褂酶晌g刻法或濕蝕刻 法實施蝕刻工藝，可使用釆用NF3氣體的遠程等離子體方法實施干蝕刻法， 可4吏用包含NF3和HF的蝕刻劑實施濕蝕刻工藝。
在形成第一絕緣層之后，可實施采用氧氣的退火工藝?？墒褂冒琀2S04的蝕刻劑來實施鈍化層的氧化部分的除去。


圖i是說明形成半導體存儲器件隔離層的常規(guī)方法的截面圖；和
圖2至6是說明根據(jù)本發(fā)明一個實施方案的形成半導體存儲器件隔離
層的方法的截面圖。
具體實施例方式
將參考附圖描述根據(jù)本發(fā)明的具體的實施方案。然而，本發(fā)明不限于 所述公開的實施方案，而是可以各種方式實施。提供所述實施方案以完成 本發(fā)明的公開并使得本領域技術人員理解本發(fā)明的范圍。本發(fā)明由權利要 求的范圍所限定。
圖2至5是說明根據(jù)本發(fā)明一個實施方案的形成半導體存儲器件隔離 層(或隔離結構)的方法的截面圖。
參考圖2，在半導體襯底100上順序地形成隨道絕緣層101、電荷俘獲 層102、第一硬掩模層103和第二硬掩模層104。電荷俘獲層102可由其中 可俘獲電荷和使之帶電的多晶硅層或氮化物層形成。多晶硅層可具有雙 層，該雙層由不含雜質的非晶的(amorphous)多晶硅層(或未摻雜的非 晶的多晶M)和含雜質的多晶硅層(或摻雜的多晶硅)構成。
參考圖3，通過蝕刻工藝來圖案化第一硬掩模層103和第二硬掩模層 104。形成硬掩模圖案105。通過使用硬掩模圖案105作為蝕刻掩模的蝕刻 工藝，蝕刻電荷俘獲層102A和隧道絕緣層101A以暴露出半導體襯底100 的一部分。在本實施方案中，用于暴露襯底的蝕刻工藝和用于形成^t掩模 圖案105的蝕刻工藝不同。在另一個實施方案中，可^^用相同的蝕刻工藝。 襯底的暴露部分限定在將形成有隔離結構的隔離區(qū)內。
通過蝕刻暴露的半導體襯底100形成隔離溝槽106。
然后，在包括隔離溝槽106的整個表面上形成鈍化層107。在隔離層 的形成期間，鈍化層用以保護電荷俘獲層。鈍化層107可由氮化物層形成。 鈍化層107可形成為200 ~ 300埃(例如250埃)的厚度。
在此，在形成鈍化層107之前，可實施氧化工藝以修復在形成隔離溝槽106的蝕刻工藝期間對襯底造成的損傷。
參考圖4,在隔離溝槽106的底部形成第一絕緣層108。第一絕緣層 108是使用高密度等離子體(HDP)工藝形成的絕緣層。HDP工藝用于其 中沉積工藝、蝕刻工藝和沉積工藝順序地重復實施的沉積-蝕刻-蝕刻 (DED)方法中。在一個實施方案中，鈍化層107A的暴露部分在形成第 一絕緣層108 (或HDP絕緣層)期間被氧化，其中HDP工藝包括氧化物 的形成。
在本實施方案中，通過沉積HDP絕緣層、實施蝕刻工藝以除去溝槽開 口的外懸部分(overhung portions )，然后沉積另 一個HDP絕緣層來實施 DED方法。使用SiH4氣體和02氣體實施沉積工藝。在此，可使用干法或 濕法來實施蝕刻工藝。使用采用NF3氣體的遠程等離子體方法實施干蝕刻 法，使用包含NF3和HF的蝕刻劑來實施濕蝕刻法。在本實施方案中，通 過抵靠電荷俘獲層102A的側壁而形成的鈍化層107A,保護電荷俘獲層 102A免于來自蝕刻工藝的氟(F)殘留物的損害。
在DED方法完成之后，在隔離溝槽的底部形成第一絕緣層108，如圖 4所示。由于第一絕緣層108僅僅填充隔離溝槽106的一部分，所以第一 絕緣層108暴露鈍化層107A的上部。在一個實施方案中，第一絕緣層108 填充不超過本實施方案中隔離溝槽深度的1/3。在另一個實施方案中，第 一絕緣層108填充不超過隔離溝槽106的深度的1/2。在又一個實施方案 中，第一絕緣層108的上表面等高于或低于半導體襯底100的上表面。
在本實施方案中，在氧環(huán)境中實施退火工藝以進一步氧化所述氧化的 鈍化層107A并固化第一絕緣層108。
參考圖5，蝕刻氧化的鈍化層107A。獲得蝕刻的鈍化層107。蝕刻的 鈍化層107比氧化的鈍化層107A具有更寬的開口。在本實施方案中，蝕 刻的鈍化層107的厚度通過蝕刻步驟得到減小，但是鈍化層107保留在隔 離溝槽106的側壁上并且覆蓋(coating)隔離溝槽106。在本實施方案中， 使用包含H2S04的蝕刻劑實施蝕刻工藝。107的更寬開口使得能夠更有效 地實施后續(xù)的填隙步驟。
其后，在包括鈍化層107B的整個表面上形成第二絕緣層109。第二絕 緣層109可由HDP氧化物層形成。在形成第二絕緣層109的工藝中，保 留在電荷俘獲層102A的側壁上鈍化層107B被氧化。由此，不產生當元件驅動時俘獲電荷的問題。
參考圖6，實施拋光工藝以除去第二絕緣層109、鈍化層107B和硬掩 模圖案105,直至暴露電荷俘獲層102A的表面。在隔離溝槽106內部獲得 隔離結構110，所述隔離結構110包括第二絕緣層109、第一絕緣層108和 鈍化層107、 107A以及107B，如圖6所示。
如上所述，根據(jù)本發(fā)明，在半導體元件的隔離溝槽內形成鈍化層，并 且然后使用DED方法，利用HDP層填隙所述隔離溝槽，由此形成隔離層。 因此，可節(jié)省工藝成本并且可改善元件的可靠性。
已經(jīng)提出本發(fā)明的公開實施方案以使得本領域技術人員容易地實施本 發(fā)明，并且本領域技術人員可以各種方式實施本發(fā)明。因此，本發(fā)明的范 圍不限于如上所述的實施方案，并且應解釋為僅僅由所附權利要求和它們 的等同物所限定。
權利要求
1. 一種制造半導體存儲器件的方法，所述方法包括在半導體襯底上形成隧道絕緣層和電荷俘獲層；通過蝕刻所述電荷俘獲層、所述隧道絕緣層和所述半導體襯底形成隔離溝槽；在所述電荷俘獲層上和在所述隔離溝槽內形成鈍化層，所述鈍化層覆蓋所述隔離溝槽；在所述隔離溝槽的底部形成第一絕緣層，所述第一絕緣層暴露出所述鈍化層的一部分，所述鈍化層的暴露部分在形成所述第一絕緣層期間被氧化；蝕刻所述鈍化層的暴露部分以減少所述鈍化層暴露部分的厚度；和至少在所述隔離溝槽內和所述第一絕緣層上形成第二絕緣層，以形成包括所述第一和第二絕緣層的隔離結構。
2. 根據(jù)權利要求1所述的方法，其中所述第一絕緣層的高度不超過所述 隔離溝槽的高度的1/2。
3. 根據(jù)權利要求l所述的方法，其中所述鈍化層包含氮化物。
4. 根據(jù)權利要求l所述的方法，其中所述第一絕緣層和第二絕緣層是氧 化物層，所述第一絕緣層和第二絕緣層均使用高密度等離子體(HDP)工 藝形成。
5. 根據(jù)權利要求l所述的方法，其中使用順序地重復沉積工藝、蝕刻工 藝和沉積工藝的沉積-蝕刻-沉積(DED)方法形成所述第一絕緣層。
6. 根據(jù)權利要求5所述的方法，其中使用S沮4氣體和02氣體實施所述 沉積工藝。
7. 根據(jù)權利要求5所述的方法，其中使用采用NF3氣體的遠程等離子體 方法實施所述DED方法的蝕刻工藝。
8. 根據(jù)權利要求5所述的方法，其中使用包含NF3和HF的蝕刻劑實施 所述蝕刻工藝。
9. 根據(jù)權利要求l所述的方法，還包括在形成所述第一絕緣層之后，在 氧環(huán)境中實施退火工藝。
10. 根據(jù)權利要求l所述的方法，其中使用包含H2S04的蝕刻劑來實施所 述鈍化層的暴露部分的蝕刻。
11. 根據(jù)權利要求1所述的方法，其中所述鈍化層形成為200-300埃的厚 度。
12. —種制造半導體存儲器件的方法，所述方法包括 在半導體層上形成隧道絕緣層,在所述隨道絕緣層上形成電荷俘獲層；通過蝕刻所述電荷俘獲層、所述隨道絕緣層和所述半導體襯底形成隔離溝槽；在包括所述隔離溝槽的整個表面上形成鈍化層，所述鈍化層覆蓋所述隔離溝槽；在所述隔離溝槽內形成第一絕緣層，所述第一絕緣層填充所述隔離溝 槽的底部并且暴露出覆蓋所述隔離溝槽上部的所述鈍化層部分；部分蝕刻所述鈍化層的暴露部分；和至少在所述隔離溝槽內和所述第 一絕緣層上形成第二絕緣層，其中在 形成所述第二絕緣層期間，在所述電荷俘獲層的側壁上形成的所述鈍化層 被氧化。
13. 根據(jù)權利要求12所述的方法，其中，所述鈍化層包括氮化物層，所述鈍化層在所述第二絕緣層的形成期間被氧化。
14. 才艮據(jù)權利要求12所述的方法，其中所述第一絕緣層和所述第二絕緣層 均由高密度等離子體(HDP)氧化物層形成。
15. 根據(jù)權利要求12所述的方法，其中使用順序地重復沉積工藝、蝕刻工 藝和沉積工藝的沉積-蝕刻-沉積(DED)方法形成所述第一絕緣層。
16. 根據(jù)權利要求15所述的方法，其中使用SiH4氣體和02氣體實施所述 DED方法的所述5冗積工藝。
17. 根據(jù)權利要求15所述的方法，其中使用采用NF3氣體的遠程等離子體 方法或包含NF3和HF的蝕刻劑來實施所述DED方法的所述蝕刻工藝。
18. 根據(jù)權利要求12所述的方法，還包括在所述第一絕緣層形成之后，實 施采用氧氣的退火工藝。
19. 根據(jù)權利要求l所述的方法，其中使用包含H2S04的蝕刻劑蝕刻所述 鈍化層的暴露部分。
20. 根據(jù)權利要求12所述的方法，其中所述鈍化層形成為200 ~ 300埃的 厚度。
全文摘要
本發(fā)明涉及一種形成半導體存儲器件的隔離層的方法。根據(jù)本發(fā)明的一個方面的制造半導體存儲器件的方法，在半導體襯底上形成隧道絕緣層和電荷俘獲層。通過蝕刻電荷俘獲層和隧道絕緣層形成隔離溝槽。在包括隔離溝槽的整個表面上形成鈍化層。在隔離溝槽的底部形成第一絕緣層。除去在第一絕緣層形成工藝中被氧化的鈍化層部分。在包括第一絕緣層的整個表面上形成第二絕緣層。
文檔編號H01L21/8247GK101471305SQ20081013356
公開日2009年7月1日 申請日期2008年7月17日 優(yōu)先權日2007年12月28日
發(fā)明者趙揮元, 趙種慧, 金恩洙 申請人:海力士半導體有限公司