專利名稱：具有垂直溝道晶體管的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造技術(shù)，并且更具體涉及具有垂直溝道晶體 管的半導(dǎo)體器件及制造具有垂直溝道晶體管的半導(dǎo)體器件的方法。
背景技術(shù)：
近來(lái)，為了提高集成度，對(duì)40nm以下的存儲(chǔ)器件的需求已經(jīng)逐漸增 加。然而，使用具有8FZ或6FZ單元結(jié)構(gòu)(其中'F，表示最小特征尺寸)的 常規(guī)平面或凹陷柵極晶體管難以實(shí)現(xiàn)具有40 nm或更小線寬的縮微化存儲(chǔ) 器件。因此，現(xiàn)在需要具有4FZ單元結(jié)構(gòu)的動(dòng)態(tài)隨M取存儲(chǔ)器(DRAM) 器件，這是因?yàn)樗鼈冊(cè)诓豢s減尺寸的情況下提高集成度1.5至2倍。為此， 已經(jīng)提出垂直溝道晶體管。
在垂直溝道晶體管中，形成包圍型柵電極以包圍在半導(dǎo)體襯底上垂直 延伸的有源柱，并且在柵電極上方和下方的有源柱的上部和下部分別形成 源極和漏極區(qū)，從而垂直形成溝道。因此，即使縮小晶體管面積，也可以 保持溝道長(zhǎng)度。
圖1A示出包含垂直溝道晶體管的常M儲(chǔ)器件的透視圖。圖1B示出 常規(guī)存儲(chǔ)器件中的字線和柵極之間的連接的平面圖。
參考圖1A和1B，柵電極介電層13和柵電極14包圍在襯底ll上形成 的柱12的外壁。存儲(chǔ)節(jié)點(diǎn)15連接至柱12的上部，并JLfr襯底11中設(shè)置 掩埋位線16。字線18通過(guò)阻擋金屬(barrier metal) 17連接至柵電極14， 并且在一定方向上延伸以與位線16交叉。絕緣層19形成在存儲(chǔ)節(jié)點(diǎn)15 和柵電極14之間。柵極介電層13可以形成在襯底11和柵電極14之間。
在常規(guī)存儲(chǔ)器件中，多晶硅層用作柵電極14，并且金屬層用作字線18。因此，因?yàn)樽志€18和柵電極14是串聯(lián)連接的，所以流過(guò)字線18的電流受 到用作柵電極14的多晶硅層以及用作字線18的金屬層的影響。
然而，電流不僅僅只是流過(guò)字線18，而且流過(guò)柵電極14的小區(qū)域和 字線18的大區(qū)域(見(jiàn)圖lB的^和l2)。因此，由于柵電極14的小區(qū)域?qū)?致字線18的方塊電阻(Rs)急劇增大，使得難以實(shí)現(xiàn)高速存儲(chǔ)器件。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方案涉及提供包括能夠通過(guò)減小字線的總電阻而實(shí)現(xiàn)高 速性能的垂直溝道晶體管的半導(dǎo)體器件，以及制造所述半導(dǎo)體器件的方 法。
根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體器件。所述半導(dǎo)體器件包括
形成在襯底上的柱結(jié)構(gòu)，包圍所述柱結(jié)構(gòu)的下部的外壁的柵電極，以;Mt
一定方向上延伸以部分接觸柵電極外壁的字線，所述字線移向柱結(jié)構(gòu)的一 側(cè)。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種制造半導(dǎo)體器件的方法。所述方 法包括在襯底上形成柱結(jié)構(gòu)，形成包圍柱結(jié)構(gòu)的下部的外壁的柵電極，以 及形成在一定方向上延伸以部分接觸柵電極外壁的字線，所述字線移向柱 結(jié)構(gòu)的一側(cè)。


圖1A示出具有垂直溝道晶體管的常規(guī)存儲(chǔ)器件的透視圖。
圖1B示出常M儲(chǔ)器件中的字線和柵電極之間的連接的平面圖。
圖2A示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的半導(dǎo)體器件的透視圖。
圖2B示出根據(jù)本發(fā)明的該實(shí)施方案的半導(dǎo)體器件的截面圖。
圖2C示出根據(jù)本發(fā)明的該實(shí)施方案的半導(dǎo)體器件中的字線和柵電極 之間的連接的平面圖。
圖3A至31示出制造才艮據(jù)本發(fā)明的該實(shí)施方案的半導(dǎo)體器件的方法。
具體實(shí)施例方式
以下，參考附圖對(duì)根據(jù)本發(fā)明的包含垂直溝道晶體管的半導(dǎo)體器件以及制造包含垂直溝道晶體管的半導(dǎo)體器件的方法進(jìn)行詳述。
圖2A示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的半導(dǎo)體器件的透視圖。圖2B 示出根據(jù)本發(fā)明的該實(shí)施方案的半導(dǎo)體器件的截面圖。圖2C示出才艮據(jù)本 發(fā)明的該實(shí)施方案的半導(dǎo)體器件中的字線和柵電極之間的連接的平面圖。 為方<^見(jiàn)，附圖中省略了絕緣層等。
參考圖2A至2C，在襯底31C上形成矩陣形式的多個(gè)柱結(jié)構(gòu)101，并 且彼此分開(kāi)預(yù)定距離。在襯底31C上形成的柱結(jié)構(gòu)101包括柱體34C、柱 頭34A、緩沖圖案32和硬掩模圖案33。此處，柱頭34A的寬度大于柱體 34C的寬度。柱結(jié)構(gòu)101的上側(cè)壁覆蓋有覆蓋層35。
在柱體34C和襯底31C的表面上形成柵極介電層36,并且在柵極介 電層36上形成柵電極37以包圍柱體34C。因此，柵電極37可以是包圍在 柱結(jié)構(gòu)101的下部形成的柱體34C的外壁的包圍型結(jié)構(gòu)。通過(guò)將雜質(zhì)注入 襯底31C，在村底31C中設(shè)置掩埋位線38A和38B。
字線45部分接觸柵電極37的外壁，并且在一定方向上延伸以與設(shè)置 在襯底31C中的位線38A和38B交叉。亦即，字線45延伸以部分接觸所 有的各個(gè)柵電極37。為了部分接觸所有的柵電極37，字線45移向柱結(jié)構(gòu) 101的一側(cè)。
柵電極37可包含多晶珪層，并且字線45可包含金屬層。字線45可包 含珪化鵠(WSix)、氮化鈦(TiN)、鴒(W)、鋁(A1)、銅(Cu)、金(Au)、 釕(Ru)或其組合。包含垂直溝道晶體管的存儲(chǔ)器件還可在柵電極37和 字線45之間包含阻擋金屬。所述阻擋金屬可包括TiN、碳氮化鉭(TaCN )、 碳化鉭(TaC )、氮化鴒(WN )、氮化珪鴒(WSiN )、氮化鉭(TaN )、鈦 (Ti )、珪化鴒(WSix)或其組合。
如圖2A至2C所示，字線45的形狀形成為4吏得其移向柱結(jié)構(gòu)101的 一側(cè)。如果字線45移向柱結(jié)構(gòu)101的一側(cè)，則字線45和柵電極37不是串 聯(lián)連接的。因此，流過(guò)字線45的電流I主要受用作字線45的金屬層的影 響。亦即，雖然電流I可能在一定程度上受柵電極37的影響，但是字線 45具有金屬-至-金屬連接方案使得電流I主要受字線45的大區(qū)域的影響。 這樣的方案使柵電極37的作用最小化，而使由金屬制成的字線45的作用 最大化，并且因此顯著地減小字線45的總電阻(Rs)。與圖1B的常規(guī)存儲(chǔ)器件相比，通過(guò)減小柵電極37的面積和增加字線 45的面積，可以使根據(jù)本發(fā)明的半導(dǎo)體器件的字線45的總電阻(Rs)減 小為字線18的總電阻的約1/10。具體而言，在常M儲(chǔ)器件中，字線18 的總電阻受金屬層的字線18和多晶硅層的柵電極14的連接的影響，而在 本發(fā)明的存儲(chǔ)器件中，字線45的總電阻(Rs)主要由金屬層的字線45確 定。因此，可減小字線45的總電阻，4吏得易于實(shí)現(xiàn)高速存儲(chǔ)器件。
圖3A至3I示出制造才艮據(jù)本發(fā)明的實(shí)施方案的半導(dǎo)體器件的方法。為 了方^t^見(jiàn)，圖3A至31在相同的視圖中示出沿線Y-Y，截取的截面圖和沿 線X-X，截取的截面圖。
參考圖3A，在襯底31上形成緩沖圖案32和硬掩模圖案33。緩沖圖 案32可通過(guò)熱氧化由二氧化硅(Si02)形成為約50 ~ 150 A的厚度。硬掩 模圖案33由相對(duì)于緩沖圖案32和襯底31可選擇性蝕刻的材料形成。例如， 硬掩模圖案33可由氮化硅(Si3N4)或碳化硅(SiC )形成。硬掩模圖案33 可形成為約2000A的厚度。
利用硬掩模圖案33作為蝕刻屏障，首次蝕刻襯底31至預(yù)定深度，例 如約1100A。以下，該首次蝕刻將稱為'第一柱蝕刻，。通過(guò)第一柱蝕刻， 形成用作有源區(qū)的柱頭34A。優(yōu)選地，通過(guò)使用單獨(dú)的氯(Cl2)氣、單獨(dú) 的溴化氫(HBr)氣或Ch氣和HBr氣的氣體混合物的各向異性干蝕刻工 藝，實(shí)施蝕刻襯底31以形成柱頭34A。
參考圖3B，在所得結(jié)構(gòu)上形成覆蓋層35。覆蓋層35可通過(guò)單獨(dú)沉積 氮化物層或依次沉積氧化物層和氮化物層來(lái)形成。氧化物層可包括二氧化 珪(Si02 )層，而氮化物層可包括氮化珪(Si3N4 )層。實(shí)施直進(jìn)式蝕刻(straight etching)例如回蝕刻，以在柱頭34A的側(cè)壁上留下覆蓋層35并且暴露出 柱頭34A之間的襯底31的表面。直接蝕刻之后，覆蓋層35也保留在硬掩 模圖案33和緩沖圖案32的側(cè)壁上。覆蓋層35保護(hù)柱頭34A的側(cè)壁免受 后續(xù)工藝的不利影響。覆蓋層35可形成為約50 ~ 100 A的厚度。
利用覆蓋層35和硬掩模圖案33作為蝕刻屏障，第二次蝕刻暴露的襯 底31至預(yù)定深度，例如約2000A。以下，該蝕刻將稱為'第二柱蝕刻，。第 二柱蝕刻也通過(guò)直接蝕刻實(shí)施，由此在柱頭34A下方形成柱體34B。柱體 34B可具有大于柱頭34A的高度。優(yōu)選地，通過(guò)使用單獨(dú)的氯(Cl2)氣、 單獨(dú)的溴化氫(HBr)氣或Cl2氣和HBr氣的氣體混合物的各向異性干蝕刻工藝，實(shí)施襯底31的第二柱蝕刻以形成柱體34B。在形成柱體34B之 后，首次蝕刻的襯底表示為附圖標(biāo)記31A。在完成第二柱蝕刻之后，在襯 底31A上形成具有預(yù)定高度的柱體34B。
參考圖3C，實(shí)施第三柱蝕刻以各向同性地蝕刻柱體34B的側(cè)壁。各 向同性的第三柱蝕刻通過(guò)濕蝕刻或化學(xué)干蝕刻(CDE)工藝實(shí)施。
這樣的各向同性蝕刻稱作柱^"整工藝。在各向同性蝕刻期間，只有柱 體34B的暴露側(cè)壁被蝕刻掉約150 A，而覆蓋有覆蓋層35的柱頭34A沒(méi) 有被蝕刻。
因此，柱體34C被各向同性蝕刻，并且柱體34C上的柱頭34A形成T 形柱結(jié)構(gòu)。具體地，柱體34C將被以后待形成的柵電極包圍，覆蓋有覆蓋 層35的柱頭34A將連接至存儲(chǔ)節(jié)點(diǎn)。
通過(guò)上述蝕刻工藝，形成包括柱頭34A和柱體34C的柱結(jié)構(gòu)101。即， 柱結(jié)構(gòu)101包括第一區(qū)域、第一區(qū)域下方的第二區(qū)域和覆蓋第一區(qū)域側(cè)壁 的覆蓋層。在此，第二區(qū)域具有小于第一區(qū)域的寬度。第二區(qū)域?qū)?yīng)于柱 體34C，而第一區(qū)域?qū)?yīng)于柱頭34A、緩沖圖案32和硬掩模圖案33的多 層結(jié)構(gòu)。
參考圖3D，在襯底31A和柱體34C的暴露表面上形成柵極介電層36。 柵極介電層36可包括二氧化珪層，并且^fr極介電層36可通過(guò)沉積或氧化 工藝形成為約50A的厚度。
柵電極37形成為包圍其上形成有柵極介電層36的柱體34C的側(cè)壁。 具體而言，形成柵電極37以使得導(dǎo)電層沉積在襯底31A的整個(gè)表面上， 并且其后實(shí)施回蝕刻工藝直至暴露出柱結(jié)構(gòu)101之間的襯底31A上的柵極 介電層36。柵電極37可包含摻雜有n-型雜質(zhì)或p-型雜質(zhì)的多晶硅層。
參考圖3E，將諸如磷(P)和砷化物(As)的雜質(zhì)注入柱結(jié)構(gòu)101之 間的襯底31A中，以在襯底31A中形成雜質(zhì)區(qū)域38。雜質(zhì)區(qū)域38是其中 將要形成掩埋位線的區(qū)域。
在所得結(jié)構(gòu)上形成第一層間介電(ILD )層39以填充柱結(jié)構(gòu)101之間 的間隙。第一 ILD層39可由表現(xiàn)出極好的間隙填充性能的硼磷硅酸鹽玻 璃(BPSG)形成。形成第一 ILD層39之后，可實(shí)施化學(xué):^拋光(CMP) 以移除臺(tái)階部分直至暴露出硬掩模圖案33的表面。附圖標(biāo)記31B表示在其中通過(guò)離子注入形成雜質(zhì)區(qū)域38之后的襯底。
參考圖3f，形成具有間隔線的第一光刻膠圖案40，以暴露出沿y-y， 方向布置的柱結(jié)構(gòu)101之間的間隙。用第一光刻膠圖案40覆蓋沿x-x，方 向布置的柱結(jié)構(gòu)101。
利用第一光刻膠圖案40，蝕刻第一ild層39和柵極介電層36,并且 連續(xù)蝕刻襯底31b至使雜質(zhì)區(qū)域38彼此隔離的深度，由此形成第一溝槽 41。
雜質(zhì)區(qū)域38由第一溝槽41隔離，從而形成位線38a和38b。位線38a 和38b掩埋在襯底31b中，并且因此稱為掩埋位線。柵極介電層36用作
位線38a和38b在垂直于柵電極37的方向上延伸，并且在垂直于y-y，方 向的方向上布置。附圖標(biāo)記31c、 36a和39a分別表示通過(guò)形成第一溝槽 41的蝕刻工藝而二次蝕刻的襯底、蝕刻的柵極介電層和首次蝕刻的第一 ild層。
參考圖3g，移除笫一光刻膠圖案40，然后在所得結(jié)構(gòu)上沉積第二ild 層42以間隙填充第一溝槽41。在此，第二ild層42可由表現(xiàn)出極好的
間隙填充性能的bpsg形成，并且用作相鄰柱狀物34c之間以;M目鄰位線
38a和38b之間的絕緣層。平坦化第二 ild層42以暴露出柱結(jié)構(gòu)101的 表面。
參考圖3h，形成具有間隔線的第二光刻膠圖案43以在x-x，方向上暴 露出柱結(jié)構(gòu)101。第二光刻膠圖案43在y-y，方向上暴露出柱結(jié)構(gòu)101之間 的第一和第二 ild層39和42以及柱結(jié)構(gòu)101的上表面(即，硬掩模圖案 的上表面)。
形成第二光刻膠圖案43使得其在x-x，方向上移向柱結(jié)構(gòu)101的一側(cè)。 例如，第二光刻膠圖案43包括限定第二溝槽44的開(kāi)口。開(kāi)口的一側(cè)與柱 結(jié)構(gòu)101的中心對(duì)準(zhǔn)，并且開(kāi)口的另一側(cè)與兩個(gè)柱結(jié)構(gòu)101之間的區(qū)域的 中心對(duì)準(zhǔn)。即，當(dāng)柱結(jié)構(gòu)101布置在x-x，方向上時(shí)，假定柱結(jié)構(gòu)101的寬 度是p并且兩個(gè)柱結(jié)構(gòu)101之間的距離是s，則由第二光刻膠圖案43打開(kāi) 的開(kāi)口43a形成為線狀，4吏得其同時(shí)暴露出對(duì)應(yīng)于約一半的p (即，p/2) 的面積和對(duì)應(yīng)于約一半的s (即，s/2)的面積。或者，開(kāi)口43a可不與中 心對(duì)準(zhǔn)。即，開(kāi)口可以是各種形狀，只要字線45在一定方向上移動(dòng)以部分接觸柵電極37的外壁即可。
使用第二光刻膠圖案43實(shí)施部分蝕刻，由此留下柱結(jié)構(gòu)101之間的首 次蝕刻的第一ILD層39A和第二ILD層42的一部分。例如，實(shí)施所述部 分蝕刻以使得首次蝕刻的第一 ILD層39A和第二 ILD層42低于柵電極 37的上表面。所述部分蝕刻通過(guò)干蝕刻工藝實(shí)施。部分蝕刻之后殘留的第 一 ILD層和第二 ILD層分別表示為"二次蝕刻的第一 ILD層39B"和"蝕 刻的第二 ILD層42A"。由于部分蝕刻的結(jié)果，首次蝕刻的第一 ILD層39A 在X-X，方向上被部分蝕刻，使得二次蝕刻的第一 ILD層39B部分填充柱 結(jié)構(gòu)101之間的間隙，同時(shí)覆蓋柱結(jié)構(gòu)101—側(cè)的側(cè)壁。在Y-Y，方向上， 同時(shí)部分蝕刻所述首次蝕刻的第一 ILD層39A和所述第二 ILD層42，從 而保留二次蝕刻的第一 ILD層39B和蝕刻的第二 ILD層42A,以部分填 充柱結(jié)構(gòu)101之間的間隙。
由于部分蝕刻的結(jié)果，第二溝槽44形成為暴露出柵電極37的外壁的 上部。例如，第二溝槽44暴露出約三分之二的柵電極37。
參考圖31，移除第二光刻膠圖案43,然后形成字線45，以使其部分 填充第二溝槽44并且電連接至柵電極37。字線45通過(guò)沉積金屬層然后使 一部分金屬層凹陷(例如，回蝕刻)來(lái)形成。字線45延伸以屏蔽柵電極 37。優(yōu)選地，用作字線45的金屬層包括WSix、 TiN、 W、 Al、 Cu、 Au、 Ru或其組合。金屬層可通過(guò)原子層沉積(ALD )工藝、物理氣相沉積(PVD ) 工藝或化學(xué)氣相沉積(CVD)工藝來(lái)沉積。阻擋金屬還可形成在字線45 和柵電極37之間。阻擋金屬包括TiN、 TaCN、 TaC、 WN、 WSiN、 TaN、 Ti、 WSix或其組合。
字線45接觸柵電極37的外壁的一部分，并且布置成與位線38A和38B 垂直交叉。
根據(jù)前述實(shí)施方案，字線45具有金屬-至-金屬連接方案，使得字線45 的總電阻主要受用作字線45的金屬層的影響，并且僅受到最小化的柵電極 37的影響。因此，字線45的總電阻減小。
本發(fā)明也可應(yīng)用于具有垂直溝道晶體管的非易失存儲(chǔ)器件，例如快閃 存儲(chǔ)器、SONOS存儲(chǔ)器或TANOS存儲(chǔ)器以及DRAM。
如上所述，根據(jù)本發(fā)明，字線45具有金屬-至-金屬連接方案，因此有效地減小了字線45的總電阻。這在實(shí)現(xiàn)高速存儲(chǔ)器件中是有利的。
此外，由于字線45占據(jù)柱結(jié)構(gòu)101之間的間隙的一半，因此只有對(duì)應(yīng) 于字線45的一半寬度的部分而不是兩個(gè)柵電極14對(duì)導(dǎo)電性作出貢獻(xiàn)。結(jié) 果，字線45電阻可以減小至受柵電極14強(qiáng)烈影響的常M^儲(chǔ)器件的字線 18的總電阻的約1/10。
雖然本發(fā)明已經(jīng)對(duì)于具體的實(shí)施方案進(jìn)行了描述，但是本發(fā)明的上述 實(shí)施方案是說(shuō)明性的而非限定性的。本領(lǐng)域技術(shù)人員顯然可以在不脫離由 以下權(quán)利要求限定的本發(fā)明的精神和范圍內(nèi)做出各種變化和改變。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括形成在襯底上的柱結(jié)構(gòu)；包圍所述柱結(jié)構(gòu)的下部的外壁的柵電極；和在一定方向上延伸以部分接觸所述柵電極的外壁的字線，其中所述字線移向所述柱結(jié)構(gòu)的一側(cè)。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，還包括在所述柱結(jié)構(gòu)和另一個(gè)柱 結(jié)構(gòu)之間的所述襯底中掩埋的位線，所述位線布置為與所述字線交叉。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述位線是通過(guò)雜質(zhì)注入而 形成的雜質(zhì)區(qū)域。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述位線通過(guò)所述柵電極和 所述柱結(jié)構(gòu)之間形成的柵極介電層來(lái)絕緣并且形成在所述襯底上。
5. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中所述柵電極包括硅層，并且 所述字線包括金屬層。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述字線包含選自以下的一 種材料珪化鴒(WSix)、氮化鈥(TiN)、鴒(W)、鋁(Al)、銅(Cu)、 金(Au)和釕(Ru )。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，還包括在所述柵電極和所述字線 之間形成的阻擋金屬。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述阻擋金屬包括選自以下 的一種材料TiN、碳氮化鉭(TaCN)、碳化鉭(TaC)、氮化鴒(WN)、 氮化珪鴒(WSiN)、氮化鉭(TaN)、鈦(Ti)和珪化鵠(WSix)。
9. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中所述柱結(jié)構(gòu)包括 柱體^和形成在所述柱體上的柱頭，所述柱頭具有大于所述柱體的寬度， 其中所述柵電極包圍所述柱體的外壁，在所述柵電極和所述外壁之間 插入有柵極介電層。
10. —種制造半導(dǎo)體器件的方法，所述方法包括 在襯底上形成柱結(jié)構(gòu)；形成包圍所^結(jié)構(gòu)的下部的外壁的柵電極；和 形成在一定方向上延伸以部分接觸所述柵電極的外壁的字線，其中所述字線移向所述柱結(jié)構(gòu)的 一側(cè)。
11. 根據(jù)權(quán)利要求10所述的方法，還包括在所述柱結(jié)構(gòu)和另一個(gè)柱結(jié)構(gòu)之間的所述襯底中形成掩埋位線。
12. 根據(jù)權(quán)利要求ll所述的方法，其中所述字線的形成包括 形成填充所述柱結(jié)構(gòu)和另一個(gè)柱結(jié)構(gòu)之間的間隙的內(nèi)部介電(ILD)層；蝕刻所述ILD層以形成部分暴露出所述柵電極的外壁的溝槽，所述柵 電極沿與所述位線交叉的方向布置； 用金屬層填充所述溝槽；和對(duì)所述金屬層實(shí)施回蝕刻工藝，以4吏得所述金屬層上表面高于所述柵 電極的上表面。
13. 根據(jù)權(quán)利要求12所述的方法，其中使用具有限定所述溝槽的開(kāi)口的光 刻膠圖案來(lái)實(shí)施所述ILD層的蝕刻，所述光刻膠圖案是線間隔形狀圖案，其中所述開(kāi)口的 一側(cè)與所述柱結(jié) 構(gòu)的中心對(duì)準(zhǔn)，并且所述開(kāi)口的另 一側(cè)與所述柱結(jié)構(gòu)和所述另 一個(gè)柱結(jié)構(gòu) 之間的區(qū)域的中心對(duì)準(zhǔn)。
14. 根據(jù)權(quán)利要求10所述的方法，其中所述柵電極包括珪層。
15. 根據(jù)權(quán)利要求10所述的方法，其中所述字線包括選自以下的一種材 料WSix、 TiN、 W、 Al、 Cu、 Au和Ru。
16. 根據(jù)權(quán)利要求10所述的方法，還包括在所述柵電極和所述字線之間形 成阻擋金屬。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述阻擋金屬包括選自以下的一種 材料TiN、 TaCN、 TaC、 WN、 WSiN、 TaN、 Ti和WSix。
18. 根據(jù)權(quán)利要求ll所述的方法，其中所述位線的形成包括 將雜質(zhì)注入所述柱結(jié)構(gòu)和所述另一個(gè)柱結(jié)構(gòu)之間的所述襯底中，以形成待用作所述位線的雜質(zhì)區(qū)域；形成分隔所述雜質(zhì)區(qū)域的溝槽；和 用介電層填充所述溝槽。
19. 根據(jù)權(quán)利要求ll所述的方法，還包括在所述柱結(jié)構(gòu)和柵極電介質(zhì)之間 以及在所述柵電極和所述位線之間形成柵極介電層。
20. 根據(jù)權(quán)利要求10所述的方法，其中所述柱結(jié)構(gòu)包括柱體；和形成在所述柱體上的柱頭，所述柱頭具有大于所述柱體的寬度， 其中所述柵電極包圍所述柱體的外壁，在所述柵電極和所述夕卜壁之間 插入有柵極介電層。
21. 根據(jù)權(quán)利要求20所述的方法，其中所述柱結(jié)構(gòu)的形成包括 在所述襯底上形成硬掩模圖案；使用所述硬^^模圖案作為蝕刻屏障，首次蝕刻所述襯底以形成所述柱頭；在所述柱頭的側(cè)壁上形成覆蓋層；4吏用所述覆蓋層作為蝕刻屏障，二次蝕刻所述襯底以形成柱體；和 三次蝕刻去除側(cè)向預(yù)定寬度的所述柱體的側(cè)壁。
22. 根據(jù)權(quán)利要求21所述的方法，其中所述襯底的所述首次蝕刻和所述襯 底的所述二次蝕刻通過(guò)各向異性蝕刻實(shí)施，并且所i^體側(cè)壁的三次蝕刻 通過(guò)各向同性蝕刻實(shí)施。
23. —種半導(dǎo)體器件，包括 在襯底上以矩陣形式形成并且彼此分隔預(yù)定距離的多個(gè)柱結(jié)構(gòu)； 多個(gè)柵電極，每個(gè)柵電極包圍相應(yīng)的所述柱結(jié)構(gòu)之一的下部的外壁；和多個(gè)字線，每個(gè)字線對(duì)應(yīng)于某些所^結(jié)構(gòu)和某些所述柵電極，并且 每個(gè)字線在一定方向上延伸以部分接觸所勤目應(yīng)的柵電極的外壁，其中每 個(gè)字線移向所^目應(yīng)的柱結(jié)構(gòu)的 一側(cè)。
全文摘要
本發(fā)明提供一種具有垂直溝道晶體管的半導(dǎo)體器件，包括形成在襯底上的柱結(jié)構(gòu)；包圍所述柱結(jié)構(gòu)的下部外壁的柵電極；和在一定方向上延伸以部分接觸所述柵電極的外壁的字線，其中所述字線移向所述柱結(jié)構(gòu)的一側(cè)，從而使得晶體管速度提高。本發(fā)明還提供一種制造具有垂直溝道晶體管的半導(dǎo)體器件的方法。
文檔編號(hào)H01L23/522GK101425515SQ20081013355
公開(kāi)日2009年5月6日 申請(qǐng)日期2008年7月17日 優(yōu)先權(quán)日2007年11月2日
發(fā)明者張世億, 成敏圭, 林寬容, 趙興在, 金龍水 申請(qǐng)人:海力士半導(dǎo)體有限公司