專(zhuān)利名稱(chēng)：半導(dǎo)體工藝及應(yīng)用此工藝所形成的硅基板及芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體工藝，且特別是有關(guān)于一種應(yīng)用此半導(dǎo)體工藝所形成
的硅基板及芯片封裝結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)今半導(dǎo)體科技發(fā)達(dá)，集成電路芯片(IC chip)具有大量且高密度排列的晶體管 (transistor)及許多配置在芯片表面的信號(hào)焊盤(pán)(pad)。為了能封裝這些芯片，這些芯片 通常安裝在一芯片封裝載板上，以形成一芯片封裝(chip package)結(jié)構(gòu)，其中芯片可藉由 封裝工藝來(lái)獲得足夠的信號(hào)路徑、散熱路徑及結(jié)構(gòu)保護(hù)。 目前，隨著封裝技術(shù)不斷的改良，各式芯片封裝結(jié)構(gòu)不斷地推陳出新，例如芯片 粘著至芯片墊或?qū)Ь€(xiàn)架(lead frame)的內(nèi)引腳上，以形成薄型小尺寸封裝(TSOP)體，或 者，芯片粘著至印刷電路板上，以形成球狀柵格陣列(BGA)封裝體。 以薄型小尺寸封裝(TSOP)結(jié)構(gòu)而言，芯片粘著至芯片墊或?qū)Ь€(xiàn)架的內(nèi)引腳上，且 此薄型小尺寸封裝(TSOP)結(jié)構(gòu)的側(cè)邊具有多個(gè)用以對(duì)外電性連接的外引腳。由于這些外 引腳暴露于封裝膠體之外，因此這些外引腳易受到外界環(huán)境的影響，或因引腳長(zhǎng)度過(guò)長(zhǎng)而 易折斷，進(jìn)而影響信號(hào)的傳遞。 以球格陣列式(BGA)封裝結(jié)構(gòu)而言，常見(jiàn)以有機(jī)基板(organic substrate)或陶 瓷基板(ceramic substrate)作為芯片的承載器(carrier)，而芯片配置于承載器之后，芯 片的電子信號(hào)可藉由承載器的內(nèi)部線(xiàn)路而向下繞線(xiàn)(routing)至承載器的底面，最后經(jīng)由 承載器的焊球(solder ball)而傳遞至外界的電子裝置。由于焊球是以面陣列的方式形成 于承載器的底面，因此一直是高腳位(High pin count)半導(dǎo)體元件常用的封裝結(jié)構(gòu)。然而， 球格陣列式(BGA)封裝結(jié)構(gòu)整體的高度約為1. 0 1. 4mm，無(wú)法達(dá)到薄型化(低于0. 5mm) 的需求。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體工藝，用以制作一硅基板來(lái)作為引線(xiàn)鍵合的芯片的承載 器。 本發(fā)明提供一種硅基板，用以作為引線(xiàn)鍵合的芯片的承載器。
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，具有較薄的封裝厚度。 本發(fā)明提出一種半導(dǎo)體工藝。首先，提供一硅基材。接著，局部暴露硅基材的一表 面，并蝕刻硅基材的此表面，以使硅基材形成有至少一階梯狀結(jié)構(gòu)。階梯狀結(jié)構(gòu)具有一第一 深度的一第一凹口以及一第二深度的一第二凹口 ，其中第一深度小于第二深度，且第一凹 口的孔徑大于第二凹口的孔徑。形成一最終絕緣層于階梯狀結(jié)構(gòu)。形成一金屬種子層于最 終絕緣層上。形成一圖案化光致抗蝕劑層于金屬種子層上，其中圖案化光致抗蝕劑層覆蓋 于預(yù)定形成一線(xiàn)路層之外的部分金屬種子層，并顯露預(yù)定形成線(xiàn)路層的部分金屬種子層。 再形成線(xiàn)路層覆蓋顯露的部分金屬種子層上。移除圖案化光致抗蝕劑層以及位于圖案化光層。 在本發(fā)明的一實(shí)施例中，上述的形成階梯狀結(jié)構(gòu)的步驟，首先，形成一第一絕緣層 于硅基材上。接著，形成一第一圖案化光致抗蝕劑掩模于第一絕緣層。以第一圖案化光致 抗蝕劑掩模為蝕刻掩模，蝕刻暴露于第一圖案化光致抗蝕劑掩模之外的第一絕緣層。移除 第一圖案化光致抗蝕劑掩模。以圖案化第一絕緣層為蝕刻掩模，蝕刻暴露于圖案化第一絕 緣層的硅基材，以于硅基材上形成第一深度的第一凹口。移除第一絕緣層。形成一第二絕 緣層于第一凹口 ，其中第二絕緣層覆蓋第一凹口 。形成一第二圖案化光致抗蝕劑掩模于第 二絕緣層上。以第二圖案化光致抗蝕劑掩模為蝕刻掩模，蝕刻暴露于第二圖案化光致抗蝕 劑掩模之外的第二絕緣層。移除第二圖案化光致抗蝕劑掩模。以圖案化第二絕緣層為蝕刻 掩模，蝕刻暴露于圖案化第二絕緣層的硅基材，以于硅基材上形成第二深度的第二凹口。之 后，移除第二絕緣層，而形成階梯狀結(jié)構(gòu)。 在本發(fā)明的一實(shí)施例中，上述的線(xiàn)路層包括一第一金屬層與一第二金屬層。第一 金屬層覆蓋顯露于第一凹口上方的部分金屬種子層上。第二金屬層覆蓋第一金屬層。
在本發(fā)明的一實(shí)施例中，上述的移除圖案化光致抗蝕劑層以及位于圖案化光致抗 蝕劑層底下的部分金屬種子層之后的步驟，首先，放置至少一芯片于第二凹口內(nèi)，其中芯片 的上表面低于位于第一凹口內(nèi)的線(xiàn)路層的第二金屬層。接著，進(jìn)行一引線(xiàn)鍵合工藝，使芯片 透過(guò)多條導(dǎo)線(xiàn)連接至線(xiàn)路層的第二金屬層上。填入一封裝膠體于階梯狀結(jié)構(gòu)，其中封裝膠 體包覆最終絕緣層、線(xiàn)路層、該金屬種子層、芯片及這些導(dǎo)線(xiàn)。接著，薄化部分封裝膠體與部 分線(xiàn)路層，以使封裝膠體與第一金屬層實(shí)質(zhì)上切齊。之后，薄化硅基材及芯片，以暴露出芯 片的下表面。最后，形成至少一金屬焊盤(pán)于線(xiàn)路層的第一金屬層上。 本發(fā)明提出一種以上述的半導(dǎo)體工藝所形成的硅基板，其中最終絕緣層覆蓋階梯
狀結(jié)構(gòu)，線(xiàn)路層覆蓋第一凹口上方的部分導(dǎo)電層，且第二凹口用以放置一芯片。 在本發(fā)明的一實(shí)施例中，上述的芯片透過(guò)多條導(dǎo)線(xiàn)而電性連接至線(xiàn)路層。 本發(fā)明提出一種芯片封裝結(jié)構(gòu)，其包括一硅基材、一絕緣層、一金屬種子層、一線(xiàn)
路層、一芯片、一封裝膠體及至少一金屬焊盤(pán)。硅基材具有一階梯狀結(jié)構(gòu)。階梯狀結(jié)構(gòu)具
有一第一深度的一第一凹口以及一第二深度的一第二凹口，其中第一深度小于第二深度，
且第一凹口的孔徑大于第二凹口的孔徑。絕緣層配置于硅基材上且覆蓋第一凹口與第二凹
口。金屬種子層覆蓋位于第一凹口上方的絕緣層。線(xiàn)路層覆蓋位于第一凹口上方的金屬種
子層。芯片配置于第二凹口內(nèi)，其中芯片的上表面低于線(xiàn)路層，且芯片透過(guò)多條導(dǎo)線(xiàn)與線(xiàn)路
層電性連接。封裝膠體包覆絕緣層、金屬種子層、線(xiàn)路層、芯片以及這些導(dǎo)線(xiàn)，其中封裝膠體
與線(xiàn)路層實(shí)質(zhì)上切齊。金屬焊盤(pán)配置于線(xiàn)路層上，并顯露于封裝膠體外。 在本發(fā)明的一實(shí)施例中，上述的線(xiàn)路層包括一第一金屬層與一第二金屬層，第一
金屬層覆蓋金屬種子層，而第二金屬層覆蓋該第一金屬層。 綜上所述，本發(fā)明的半導(dǎo)體工藝所形成的硅基板，其具有一階梯狀結(jié)構(gòu)，因此當(dāng)芯 片放入階梯狀結(jié)構(gòu)的第二凹口內(nèi)，且經(jīng)由引線(xiàn)鍵合工藝與硅基板電性連接，并以封裝膠體 將芯片加以包覆，以形成芯片封裝結(jié)構(gòu)后，再薄化硅基材及芯片，如此芯片封裝結(jié)構(gòu)具有較 薄的封裝厚度。 為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配 合所附圖式作詳細(xì)說(shuō)明如下。


圖1A至圖1P為本發(fā)明的一實(shí)施例的-一種半導(dǎo)體工藝的剖面示意圖；圖2A至圖2G為圖IP半導(dǎo)體工藝所形成的硅基板對(duì)一芯片進(jìn)行封裝示意圖；圖2H為圖2G的芯片封裝結(jié)構(gòu)的俯視示意圖。
主要元件符號(hào)說(shuō)明100 :硅基板110 :硅基材120 :第一絕緣層120a:圖案化第一絕緣層130a :第一圖案化光致抗蝕劑掩模130b :第二圖案化光致抗蝕劑掩模140 :階梯狀結(jié)構(gòu)142 :第一凹口144 :第二凹口150 :第二絕緣層150a:圖案化第二絕緣層160 :最終絕緣層170 :金屬種子層180 :圖案化光致抗蝕劑層190 :線(xiàn)路層192 :第一金屬層194 :第二金屬層200 :芯片封裝結(jié)構(gòu)210 :芯片210a :上表面210b :下表面220 :導(dǎo)線(xiàn)230 :封裝膠體240 :金屬焊盤(pán)dl :第一深度d2 :第二深度
具體實(shí)施例方式
圖1A至圖1P為本發(fā)明的一實(shí)施例的一種半導(dǎo)體工藝的剖面示意圖。請(qǐng)先參考圖 1A，關(guān)于本實(shí)施例的半導(dǎo)體工藝，首先，提供一硅基材110，其中硅基材110上形成一第一絕 緣層120。在本實(shí)施例中，第一絕緣層120的材質(zhì)包括氧化硅及氮化硅。
請(qǐng)參考圖lB，接著，于第一絕緣層120形成一第一圖案化光致抗蝕劑掩模130a。接 著，于硅基材110上形成至少一階梯狀結(jié)構(gòu)140 (請(qǐng)參考圖1L)。詳細(xì)而言，形成階梯狀結(jié)構(gòu) 140的步驟如下，請(qǐng)同時(shí)參考圖1C與圖lD，首先，以第一圖案化光致抗蝕劑掩模130a為蝕 刻掩模，蝕刻暴露于第一圖案化光致抗蝕劑掩模130a之外的第一絕緣層120，以形成一圖 案化第一絕緣層120a。接著，移除第一圖案化光致抗蝕劑掩模130a，以暴露出第一圖案化 光致抗蝕劑掩模130a底下的圖案化第一絕緣層120a。請(qǐng)參考圖1E，接著，以圖案化第一絕 緣層120a為蝕刻掩模，蝕刻暴露于圖案化第一絕緣層120a之外的硅基材110，以于硅基材 110上形成至少一具有一第一深度dl的第一凹口 142(圖1E僅示意地繪示二個(gè))。本實(shí)施 例是采用濕式蝕刻的方式，透過(guò)氫氧化鉀(KOH)為蝕刻液，蝕刻暴露于第一絕緣層120底下 的硅基材110。 請(qǐng)參考圖1F，接著，移除第一絕緣層120，以暴露出硅基材110。請(qǐng)參考圖1G，接著， 形成一第二絕緣層150于這些第一凹口 142，其中第二絕緣層150覆蓋這些第一凹口 142。 在本實(shí)施例中，第二絕緣層150的材質(zhì)與第一絕緣層120的材質(zhì)實(shí)質(zhì)上相同，例如是氮化硅或氧化硅，且第二絕緣層150的形成方式與第一絕緣層120的形成方式實(shí)質(zhì)上相同。
請(qǐng)參考圖IH，接著，形成一第二圖案化光致抗蝕劑掩模130b于第二絕緣層150 上。請(qǐng)同時(shí)參考圖II與圖1J，首先，以第二圖案化光致抗蝕劑掩模130b為蝕刻掩模，蝕刻 暴露于第二圖案化光致抗蝕劑掩模130b之外的第二絕緣層150，以形成一圖案化第二絕緣 層150a。接著，移除第二圖案化光致抗蝕劑掩模130b，以暴露第二圖案化光致抗蝕劑掩模 130b底下的圖案化第二絕緣層150a。請(qǐng)同時(shí)參考圖1K與圖1L，，接著，以圖案化第二絕緣層 150a為蝕刻掩模，蝕刻暴露于圖案化第二絕緣層150a之外的硅基材110，以于硅基材110 上形成至少一具有一第二深度d2的第二凹口 144(圖1K僅示意地繪示二個(gè))。接著，移除 圖案化第二絕緣層150a，而形成階梯狀結(jié)構(gòu)。 詳細(xì)而言，在本實(shí)施例中，這些第二凹口 144分別連通于這些第一凹口 142，且第 一深度dl小于第二深度d2，這些第一凹口 142的孔徑分別大于這些第二凹口 144的孔徑。 也就是說(shuō)，這些第二凹口 144相較于這些第一凹口 142具有較小的孔徑與較大的深度。在 本實(shí)施例中，蝕刻暴露于第二圖案化光致抗蝕劑掩模130b之外的第二絕緣層150及第二絕 緣層150底下的硅基材110的方式與圖1C與圖1E的蝕刻暴露于第一圖案化光致抗蝕劑掩 模130a之外的第一絕緣層120與第一絕緣層120底下的硅基材110的方式相同，皆是采用 濕式蝕刻的方式并以氫氧化鉀(K0H)為蝕刻液。 請(qǐng)?jiān)賲⒖紙D1L，在本實(shí)施例中，移除第二絕緣層150而形成至少一階梯狀結(jié)構(gòu) 140 (圖1L中僅是繪示兩個(gè))，其中移除第一絕緣層120及第二絕緣層150的方法例如是濕 式蝕刻工藝。至此，以于硅基材110上完成這些階梯狀結(jié)構(gòu)140。 請(qǐng)參考圖1M，接著，形成一最終絕緣層160于這些階梯狀結(jié)構(gòu)140上，其中最終絕 緣層160覆蓋這些第一凹口 142與這些第二凹口 144，以達(dá)成硅基材110絕緣的目的。在本 實(shí)施例中，最終絕緣層160的材質(zhì)包括氧化硅，且最終絕緣層160的形成方式例如是加熱硅 基材110，以使硅基材110的表面產(chǎn)生氧化，此氧化的部分即所謂的最終絕緣層160。
請(qǐng)參考圖1N，接著，形成一金屬種子層170于最終絕緣層160上。在本實(shí)施例中， 金屬種子層170例如是一鈦鎳(Ti/Ni)復(fù)合層，且形成金屬種子層170的方法包括濺鍍法 或物理氣相沉積。 請(qǐng)參考圖IO，接著，形成一圖案化光致抗蝕劑層180于金屬種子層170上，其中圖 案化光致抗蝕劑層180覆蓋在預(yù)定形成一線(xiàn)路層190之外的部分金屬種子層170上，并顯 露預(yù)定形成線(xiàn)路層190的部分金屬種子層170。接著，形成覆蓋顯露于部分金屬種子層170 上的線(xiàn)路層190，其中線(xiàn)路層190包括一第一金屬層192與一第二金屬層194。在本實(shí)施例 中，第一金屬層192例如是一鎳(Ni)層，第二金屬層194例如是一金(Au)層。
請(qǐng)參考圖1P，之后，移除圖案化光致抗蝕劑層180以及位于圖案化光致抗蝕劑層 180底下的部分金屬種子層170，以暴露出位于這些第二凹口 144上方的部分最終絕緣層 160。在本實(shí)施例中，移除圖案化光致抗蝕劑層180的方式例如是采用溶解圖案化光致抗蝕 劑層180的溶劑來(lái)移除，而移除位于圖案化光致抗蝕劑層180底下的部分金屬種子層170 的方式例如是蝕刻工藝。至此，本實(shí)施例已藉由半導(dǎo)體工藝而于硅基材110上完成一硅基 板100的制作。 簡(jiǎn)言之，本實(shí)施例的硅基板100是采用半導(dǎo)工藝來(lái)制作，以第一圖案化光致抗蝕 劑掩模130a及第二圖案化光致抗蝕劑掩模130b為蝕刻掩模，形成對(duì)硅基材110進(jìn)行蝕刻工藝的圖案化第一絕緣層120與圖案化第二絕緣層150，藉由圖案化第一絕緣層120與圖 案化第二絕緣層150為蝕刻掩模，以形成這些具有第一深度dl的這些第一凹口 142與第二 深度d2的這些第二凹口 144的階梯狀結(jié)構(gòu)140，之后，再形成最終絕緣層160、金屬種子層 170、及線(xiàn)路層190于硅基材110上，以構(gòu)成具有這些階梯狀結(jié)構(gòu)140的硅基板100。
此外，由于本實(shí)施例所形成的這些階梯狀結(jié)構(gòu)140，其這些第一凹口 142的第一深 度dl小于這些第二凹口 144的第二深度d2，因此當(dāng)硅基板100作為引線(xiàn)鍵合的芯片(未繪 示)的承載器時(shí)，可運(yùn)用這些階梯狀結(jié)構(gòu)140的這些第二凹口 144的空間來(lái)放置多個(gè)芯片， 且這些芯片可透過(guò)引線(xiàn)鍵合工藝與位于這些第一凹口 142內(nèi)的線(xiàn)路層190電性連接，可縮 小體積并可縮短硅基板100與這些芯片的間的引線(xiàn)鍵合距離。 圖2A至圖2G為圖1P的半導(dǎo)體工藝所形成的硅基板對(duì)一芯片進(jìn)行封裝工藝的剖 面示意圖。圖2H為圖2G的芯片封裝結(jié)構(gòu)的俯視示意圖。在此必須說(shuō)明的是，為了方便說(shuō) 明起見(jiàn)，圖2H省略部分結(jié)構(gòu)。在本實(shí)施例中，半導(dǎo)體工藝所形成的硅基板100適于承載一 芯片210。 詳細(xì)而言，在硅基板100的后續(xù)工藝中，請(qǐng)參考圖2A，首先，放置至少一芯片 210 (圖2A中僅示意地繪示二個(gè))于階梯狀結(jié)構(gòu)140的這些第二凹口 144內(nèi)，其中這些芯片 210的上表面210a分別低于這些位于第一凹口 142內(nèi)的線(xiàn)路層190的第二金屬層194。
請(qǐng)參考圖2B，接著，進(jìn)行一引線(xiàn)鍵合工藝，使這些芯片210透過(guò)多條導(dǎo)線(xiàn)220連接 至線(xiàn)路層190的第二金屬層194上。也就是說(shuō)，在本實(shí)施例中，這些芯片210是分別透過(guò)這 些導(dǎo)線(xiàn)220而與線(xiàn)路層190的第二金屬層194電性連接。 請(qǐng)參考圖2C，接著，填入一封裝膠體230于階梯狀結(jié)構(gòu)140，其中封裝膠體230包 覆線(xiàn)路層190、金屬種子層170、最終絕緣層160、芯片210及這些導(dǎo)線(xiàn)220。請(qǐng)參考圖2D，接 著，薄化部分封裝膠體230與部分線(xiàn)路層190，以使封裝膠體230與第一金屬層192實(shí)質(zhì)上 切齊。在本實(shí)施例中，薄化封裝膠體230與線(xiàn)路層190的方法包括研磨。
請(qǐng)參考圖2E，接著，薄化硅基材110的背面，以暴露出這些芯片210的下表面 210b，以達(dá)成封裝體薄型化需求，其中薄化硅基材110的方法包括研磨或蝕刻工藝。請(qǐng)參考 圖2F，接著，形成至少一金屬焊盤(pán)240(圖2F僅示意地繪示四個(gè))于線(xiàn)路層190的第一金 屬層192上，并顯露于封裝膠體230外，其中形成這些金屬焊盤(pán)240的方式例如是無(wú)電電鍍 法(electrolessplating)。在本實(shí)施例中，每一金屬焊盤(pán)240的厚度約為0. 1微米(ii m)。 請(qǐng)同時(shí)參考圖2G與圖2H，之后，進(jìn)行一切割程序，藉由切割刀具沿著預(yù)定路徑將硅基板100 切割而分離，以形成多個(gè)各自獨(dú)立的芯片封裝結(jié)構(gòu)200 (圖2G僅示意地繪示二個(gè))。
簡(jiǎn)言之，由于本實(shí)施例芯片封裝結(jié)構(gòu)200的工藝，其藉由半導(dǎo)體工藝所形成的硅 基板100作為這些芯片210的承載器，且這些芯片210分別藉由引線(xiàn)鍵合的方式電性連接 至硅基材110上的線(xiàn)路層190，并經(jīng)由填膠工藝將這些芯片210密封于封裝膠體230中，以 構(gòu)成這些芯片封裝結(jié)構(gòu)200。由于這些芯片210是分別放置于這些階梯狀結(jié)構(gòu)140的這些 第二凹口 144內(nèi)，因此硅基板100與這些芯片210所形成的這些芯片封裝結(jié)構(gòu)200，具有較 薄的封裝厚度。 綜上所述，本發(fā)明的半導(dǎo)體工藝所形成的硅基板，其階梯狀結(jié)構(gòu)的第一凹口的第 一深度小于第二凹口的第二深度，且第一凹口的孔徑大于第二凹口的孔徑，所以當(dāng)將芯片 經(jīng)由引線(xiàn)鍵合工藝與硅基板電性連接以形成芯片封裝結(jié)構(gòu)時(shí)，藉由硅基材與芯片背面同時(shí)作研磨，達(dá)成薄型化目的，如此芯片封裝結(jié)構(gòu)能具有較薄的封裝厚度。因此，本發(fā)明能有效 縮減封裝厚度。 雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明 的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體工藝，包括提供硅基材；局部暴露該硅基材的一表面，并蝕刻該硅基材的該表面，以使該硅基材形成有至少一階梯狀結(jié)構(gòu)，該階梯狀結(jié)構(gòu)具有第一深度的第一凹口以及第二深度的第二凹口，該第一深度小于該第二深度，且該第一凹口的孔徑大于該第二凹口的孔徑；形成最終絕緣層于該階梯狀結(jié)構(gòu)以及形成金屬種子層于該最終絕緣層上；形成圖案化光致抗蝕劑層于該金屬種子層上，其中該圖案化光致抗蝕劑層覆蓋預(yù)定形成線(xiàn)路層之外的部分該金屬種子層，并顯露預(yù)定形成該線(xiàn)路層的部分該金屬種子層；形成該線(xiàn)路層，覆蓋顯露的部分該金屬種子層上；以及移除該圖案化光致抗蝕劑層以及位于該圖案化光致抗蝕劑層底下的部分該金屬種子層。
2. 如權(quán)利要求1所述的半導(dǎo)體工藝，其中形成該階梯狀結(jié)構(gòu)的步驟包括形成第一絕緣層于該硅基材上；形成第一圖案化光致抗蝕劑掩模于該第一絕緣層；以該第一圖案化光致抗蝕劑掩模為蝕刻掩模，蝕刻暴露于該第一圖案化光致抗蝕劑掩模之外的該第一絕緣層；移除該第一圖案化光致抗蝕劑掩模；以圖案化該第一絕緣層為蝕刻掩模，蝕刻暴露于圖案化該第一絕緣層的該硅基材，以于該硅基材上形成該第一深度的該第一凹口；移除該第一絕緣層；形成第二絕緣層于該第一凹口 ，其中該第二絕緣層覆蓋該第一凹口 ；形成第二圖案化光致抗蝕劑掩模于該第二絕緣層上；以該第二圖案化光致抗蝕劑掩模為蝕刻掩模，蝕刻暴露于該第二圖案化光致抗蝕劑掩模之外的該第二絕緣層；移除該第二圖案化光致抗蝕劑掩模；以該圖案化的該第二絕緣層為蝕刻掩模，蝕刻暴露于圖案化該第二絕緣層的該硅基材，以于該硅基材上形成該第二深度的該第二凹口 ；以及移除該第二絕緣層，而形成該階梯狀結(jié)構(gòu)。
3. 如權(quán)利要求1所述的半導(dǎo)體工藝，其中該線(xiàn)路層包括第一金屬層與第二金屬層，該第一金屬層覆蓋顯露于該第一凹口上方的部分該金屬種子層上，該第二金屬層覆蓋該第一金屬層。
4. 如權(quán)利要求3所述的半導(dǎo)體工藝，其中移除該圖案化光致抗蝕劑層以及位于該圖案化光致抗蝕劑層底下的部分該金屬種子層之后，還包括放置至少一芯片于該第二凹口內(nèi)，該芯片的上表面低于位于該第一凹口內(nèi)的該線(xiàn)路層的該第二金屬層；進(jìn)行引線(xiàn)鍵合工藝，使該芯片透過(guò)多條導(dǎo)線(xiàn)連接至該線(xiàn)路層的該第二金屬層上；填入封裝膠體于該階梯狀結(jié)構(gòu)，其中該封裝膠體包覆該最終絕緣層、線(xiàn)路層、該金屬種子層、該芯片及該些導(dǎo)線(xiàn)；薄化部分該封裝膠體與部分該線(xiàn)路層，以使該封裝膠體與該第一金屬層實(shí)質(zhì)上切齊；薄化該硅基材及芯片，以暴露出該芯片的下表面；以及 形成至少一金屬焊盤(pán)于該線(xiàn)路層的該第一金屬層上。
5. —種以權(quán)利要求1所述的半導(dǎo)體工藝所形成的硅基板，其中該最終絕緣層覆蓋該階 梯狀結(jié)構(gòu)，該線(xiàn)路層覆蓋該第一凹口上方的部分該導(dǎo)電層，且該第二凹口用以放置一芯片。
6. 如權(quán)利要求5所述的硅基板，其中該芯片透過(guò)多條導(dǎo)線(xiàn)而電性連接至該線(xiàn)路層。
7. —種芯片封裝結(jié)構(gòu)，包括硅基材，具有階梯狀結(jié)構(gòu)，該階梯狀結(jié)構(gòu)具有第一深度的第一凹口以及第二深度的第 二凹口 ，該第一深度小于該第二深度，且該第一凹口的孔徑大于該第二凹口的孔徑； 絕緣層，配置于該硅基材上，且覆蓋該第一凹口與該第二凹口 ； 金屬種子層，覆蓋位于該第一凹口上方的該絕緣層； 線(xiàn)路層，覆蓋位于該第一凹口上方的該金屬種子層；芯片，配置于該第二凹口內(nèi)，其中該芯片的上表面低于該線(xiàn)路層，且該芯片透過(guò)多條導(dǎo) 線(xiàn)與該線(xiàn)路層電性連接；封裝膠體，包覆該絕緣層、該金屬種子層、該線(xiàn)路層、該芯片以及該些導(dǎo)線(xiàn)，其中該封裝 膠體與該線(xiàn)路層實(shí)質(zhì)上切齊；以及至少一金屬焊盤(pán)，配置于該線(xiàn)路層上，并顯露于該封裝膠體外。
8. 如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其中該線(xiàn)路層包括第一金屬層與第二金屬層， 該第一金屬層覆蓋該金屬種子層，而該第二金屬層覆蓋該第一金屬層。
全文摘要
本發(fā)明提供一種半導(dǎo)體工藝及應(yīng)用此工藝所形成的硅基板及芯片封裝結(jié)構(gòu)。首先，提供硅基材。接著，局部暴露硅基材的一表面，并蝕刻硅基材的此表面，以使硅基材形成有至少一具有第一深度的第一凹口及第二深度的第二凹口的階梯狀結(jié)構(gòu)。第一深度小于第二深度，且第一凹口的孔徑大于第二凹口的孔徑。依序形成最終絕緣層、金屬種子層于階梯狀結(jié)構(gòu)。形成圖案化光致抗蝕劑層于金屬種子層上。形成線(xiàn)路層覆蓋顯露于第一凹口上方的部分金屬種子層。之后，移除圖案化光致抗蝕劑層及位于其底下的部分金屬種子層。
文檔編號(hào)H01L23/28GK101752261SQ20081018331
公開(kāi)日2010年6月23日 申請(qǐng)日期2008年12月2日 優(yōu)先權(quán)日2008年12月2日
發(fā)明者呂致緯 申請(qǐng)人:欣興電子股份有限公司