專利名稱：用于半導(dǎo)體封裝的基板及使用該基板的半導(dǎo)體封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于半導(dǎo)體封裝的基板和具有該基板的半導(dǎo)體封裝，更 特別地，涉及一種用于半導(dǎo)體封裝的基板，其防止了由于暴露接觸襯墊
(contact pad )的焊料圖案開口的定位誤差而會(huì)產(chǎn)生的缺陷。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的發(fā)展，已經(jīng)研究了發(fā)展使半導(dǎo)體芯片適于再更短 時(shí)間處理更多智:據(jù)的半導(dǎo)體封裝。
一般而言，半導(dǎo)體封裝制造工藝包括在高純度硅晶片上制造半導(dǎo)體芯片 的半導(dǎo)體芯片制造工藝，檢查半導(dǎo)體芯片的電整體性的管芯(die)分類工藝， 封裝已分類的半導(dǎo)體芯片的封裝工藝，以及其他工藝。
近來發(fā)展的芯片尺寸大小的封裝的目標(biāo)在于封裝尺寸是封裝在其中的 芯片的尺寸的例如僅100%至105%。
一類芯片尺寸大小的封裝稱為倒裝芯片(flip chip)半導(dǎo)體封裝，其通 過將半導(dǎo)體芯片中的凸塊(bump )直接電連接到基板中的接觸襯墊而不使用 引線框來減小封裝尺寸。
半導(dǎo)體芯片的高集成意味著大量增加的形成于芯片上的凸塊的數(shù)目，以
根據(jù)一種常規(guī)技術(shù)，具有微小節(jié)距(pitch)的多個(gè)接觸襯墊以平行方式 布置于基板上，焊料阻抗膜形成為覆蓋所述多個(gè)接觸村墊。然后，焊料阻抗 膜被構(gòu)圖以形成使所述多個(gè)接觸襯墊一起曝露的一個(gè)開口 ，在開口中形成覆 蓋接觸村墊的焊料膏膜。在開口中覆蓋焊料膏膜之后，焊料膏膜被熔化以利 用焊料朝向每個(gè)接觸村底聚集且在每個(gè)接觸襯墊處集中的現(xiàn)象，這樣，焊料 圖案形成在具有微小節(jié)距的接觸襯墊上。
然而，當(dāng)通過前述技術(shù)形成焊料圖案時(shí)，問題在于布置在基板最外部分 的接觸村墊上形成的每個(gè)焊料圖案的體積不同于布置在基板的非最外部分 的接觸襯墊上形成的每個(gè)焊料圖案的體積。已知產(chǎn)生該問題的原因在于構(gòu)圖焊料阻抗膜所形成的開口的位置誤差。 當(dāng)然，可以建議更好地控制焊料阻抗膜上的開口的位置以控制布置于基
板最外部的每個(gè)接觸襯墊上的每一焊料的體積。
然而，不可避免的位置誤差將極可能地(假如不是不可避免地)發(fā)生于
通過構(gòu)圖焊料阻抗膜以形成開口時(shí)，這樣，將難以精確控制布置于基板最外
部分上的接觸襯墊的每個(gè)焊料圖案的體積。這會(huì)導(dǎo)致當(dāng)使芯片凸塊碰觸接觸
村墊時(shí)產(chǎn)生缺陷。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及用于半導(dǎo)體封裝的基板，其能防止布置于接觸襯墊 中最外的接觸村墊上且電連接到半導(dǎo)體芯片的凸塊的焊料圖案的形成缺陷。
本發(fā)明的實(shí)施例涉及半導(dǎo)體封裝，該半導(dǎo)體封裝具有用于該半導(dǎo)體封裝 的基板。
在一實(shí)施例中，根據(jù)本發(fā)明的用于半導(dǎo)體封裝的基板包括基板主體；
接觸村墊組，包括在該基板主體的表面上的多個(gè)接觸襯墊；虛設(shè)接觸襯墊，
分別布置于所述接觸襯墊組兩側(cè)；以及焊料阻抗圖案，覆蓋該基板主體且具
有暴露該虛設(shè)接觸襯墊和該接觸襯墊組的開口 。
在用于半導(dǎo)體封裝的基板中，接觸襯墊上布置焊料圖案，虛設(shè)接觸襯墊
上布置虛設(shè)焊料圖案。
在用于半導(dǎo)體封裝的基板中，焊料圖案具有均一的第一體積且虛設(shè)焊料 圖案具有與第 一體積不同的第二體積。
在用于半導(dǎo)體封裝的基板中，相鄰的接觸襯墊和接近接觸襯墊布置的虛
i殳4婁觸^H"墊以相同的間^巨間隔開。
在用于半導(dǎo)體封裝的基板中，虛設(shè)接觸襯墊和接觸村墊具有實(shí)質(zhì)上相同
的尺寸。
在另一實(shí)施例中，依據(jù)本發(fā)明的半導(dǎo)體封裝包括基板，包括基板主體，
接觸襯墊組，包括以特定間隔平行布置于該基板主體的表面上的多個(gè)接觸襯 墊，虛設(shè)接觸襯墊，布置于該接觸襯墊組兩側(cè)，焊料阻抗圖案，形成于該基 板主體的相同表面上具有開口以暴露所述接觸襯墊組和所述虛設(shè)接觸襯墊， 焊料圖案，布置在各接觸村墊上，虛設(shè)焊料圖案，布置在各虛設(shè)接觸襯墊上， 以及凸塊，電連接到所述焊料圖案。在所述半導(dǎo)體封裝中，相鄰的接觸襯墊和與接觸襯墊鄰近的虛設(shè)接觸村 墊以相同間隔布置。
在所述半導(dǎo)體封裝中，相鄰的接觸襯墊和與接觸襯墊鄰近的虛設(shè)接觸襯 墊以不同間隔布置。
在所述半導(dǎo)體封裝中，每個(gè)焊料圖案具有第一體積，每個(gè)虛設(shè)焊料圖案 具有第二體積。
在所述半導(dǎo)體封裝中，每個(gè)焊料圖案和每個(gè)虛設(shè)焊料圖案具有相同的體積。
在所述半導(dǎo)體封裝中，接觸襯墊和虛設(shè)接觸村墊具有實(shí)質(zhì)上相同的尺寸。


圖l是平面圖，示出根據(jù)本發(fā)明一實(shí)施例的用于半導(dǎo)體封裝的基板；
圖2是沿圖1的l-r線取得的截面圖3是截面圖，示出根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體封裝。
具體實(shí)施例方式
圖1為平面圖，示出根據(jù)本發(fā)明一實(shí)施例的用于半導(dǎo)體封裝的基板。圖 2為沿圖i之i-r線取得的截面圖。
參照?qǐng)D1和2,用于半導(dǎo)體封裝的基板包括基板主體110、接觸襯墊組
120、虛設(shè)接觸襯墊130、以及焊料阻抗圖案140。
例如，基板主體IIO可以是平坦的印刷電路板(或具有"板形")。 具有板形的基板主體110包括第一表面112和與第一表面1U相反的第
二表面114。
接觸村墊組120布置在基板主體110的第一表面112上并包括多個(gè)接觸 村墊122。多個(gè)接觸襯墊122可平行地布置在第一表面112上，且每個(gè)接觸 襯墊122具有條形，如圖1所示。
接觸襯墊組120的每個(gè)接觸襯墊122可電連接到形成在基板主體110的 與第一表面112相反的第二表面114上的球狀底盤(land)(未顯示)。焊料 球(未顯示)形成在球狀底盤上以彼此電連接。
接觸襯墊組120的接觸襯墊122以相同間距D3彼此間隔開，以間距D3間隔開的接觸襯墊122為相同尺寸。舉例來說，接觸襯墊122以相同間距 D3間隔開且每個(gè)接觸襯墊122具有相同寬度Wl 。
虛設(shè)接觸襯墊130布置于基板主體110的第一表面112上。多個(gè)虛設(shè)接 觸襯墊130布置于接觸村墊組120每側(cè)，如圖1-3所示，根據(jù)圖1-3， 一個(gè) 虛設(shè)接觸襯墊130形成在接觸襯墊組120每側(cè)。然而，也可以多個(gè)虛設(shè)接觸 襯墊130布置于接觸襯墊組120中的任何接觸襯墊122之間。
虛設(shè)接觸襯墊130如島狀布置在基板主體110的第一表面112上。換言 之，在圖1-3中虛設(shè)接觸襯墊130不電連接到球狀底盤(未顯示)或接觸襯 墊122。然而，根據(jù)本發(fā)明一實(shí)施例亦可行的是，虛設(shè)接觸襯墊130可電連 接到球狀底盤(未顯示)或接觸村墊122。
布置于接觸襯墊組120每側(cè)的每個(gè)虛設(shè)接觸襯墊130以相同間距D3與 接觸襯墊組120的最外面的接觸村墊122a間隔開，間距D3為如上所述接觸 村墊組120中兩個(gè)相鄰的接觸襯墊122之間的間距。虛i殳4矣觸村墊130可具 有與每個(gè)接觸襯墊122相同的形狀。舉例來說，每個(gè)虛設(shè)接觸襯墊130可形 成為具有寬度W,寬度W與接觸襯墊122的寬度相同。然而，亦可行的是， 虛設(shè)接觸襯墊130可形成為具有與接觸襯墊122不同的形狀或?qū)挾取?br> 焊料阻抗圖案140形成在基板主體110的第一表面112上并具有開口 142，透過開口暴露接觸襯墊122和虛設(shè)接觸襯墊130。如上所述，形成在基 板主體110的第一表面112上的是具有接觸襯墊122的接觸襯墊組120和虛 設(shè)接觸村墊130。
開口 142相對(duì)于焊料阻抗圖案140的位置可由于某些工藝偏差而改變， 工藝偏差對(duì)于用來在焊料阻抗圖案140上形成開口的設(shè)備是特定的。因?yàn)榇?原因，區(qū)域142a、 142b，其是接觸村墊組120外的開口 142的兩部分，可以 不相同。每個(gè)虛設(shè)接觸襯墊130布置于區(qū)域142a、 142b的每個(gè)中。
舉例來說，如圖1所示接觸襯墊組120左側(cè)的區(qū)域142a可以形成為比 接觸襯墊組120右側(cè)的區(qū)域142b小的尺寸。
再參照?qǐng)D1和2，焊料圖案125布置在接觸襯墊122上，虛設(shè)焊料圖案 135布置在虛設(shè)接觸襯墊130上。
每個(gè)焊料圖案125形成在接觸襯墊122上并具有第一體積，對(duì)于所有焊 料圖案125而言該第一體積實(shí)質(zhì)上相同。
在本實(shí)施例的一個(gè)示例中，在接觸村墊122上形成具有相同第一體積的焊料圖案125的原因是，因?yàn)樘撛O(shè)接觸襯墊130布置在接觸襯墊組120側(cè)面。
因?yàn)榻佑|襯墊組120之外的其中布置虛設(shè)接觸襯墊130的區(qū)域142a、 142b的尺寸不同，所以形成在虛設(shè)接觸襯墊130上的虛設(shè)焊料圖案135具有 與第一體積不同的第二體積。另外，布置在接觸襯墊組120側(cè)面的虛設(shè)焊料 圖案135的體積也可不同。然而，還可行的是，所有虛設(shè)焊料圖案135可形 成為具有相同的體積，例如第 一體積。
在本實(shí)施例的一個(gè)示例中，由于電連接到半導(dǎo)體芯片的凸塊的部份是接 觸襯墊122，且由于虛設(shè)接觸襯墊130不電連接到半導(dǎo)體芯片的凸塊。所以 即使虛設(shè)接觸襯墊130上的虛設(shè)焊料圖案135的體積是不同的，也不會(huì)發(fā)生 半導(dǎo)體芯片的凸塊連接缺陷。
圖3為截面圖，示出根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體封裝。
參照?qǐng)D3,半導(dǎo)體封裝300包括基板IOO和半導(dǎo)體芯片200。
基板100包括基板主體110。舉例來說，基板主體110可以是平坦的印 刷電路板(PCB)。平坦的基板主體110包括第一表面112和在第一表面112 另一側(cè)的第二表面114。
接觸襯墊組120布置在基板主體110的第一表面112上。接觸村墊組120 包括多個(gè)接觸襯墊122。多個(gè)接觸襯墊122可平行布置在第一表面112上。
接觸襯墊組120中的每個(gè)接觸襯墊122能電連接到形成在基板主體110 的第二表面114上的球狀底盤(未顯示)。焊料球(未顯示)可形成在球狀 底盤上以彼此電連接。
舉例來說，《接觸襯墊組120中的接觸襯墊122以均一間距D3均勻地間 隔開，以間距D3間隔開地接觸襯墊具有相同尺寸。舉例來說，每個(gè)接觸襯 墊122可形成為具有相同寬度Wl。
一些虛設(shè)接觸襯墊130布置于基板主體110的第一表面112上在接觸村 墊組120的每側(cè)。舉例來說， 一個(gè)虛設(shè)接觸襯墊130可布置在接觸襯墊組120 的每側(cè)，如圖3所示。
每個(gè)虛設(shè)接觸襯墊130如島狀布置在基板主體110的第一表面ll2上， 從而虛設(shè)接觸襯墊130不電連接到例如球狀底盤或接觸襯墊122。然而，還 可行的是，虛設(shè)接觸襯墊130可形成為電連接到球狀底盤或接觸襯墊122。
布置于接觸襯墊組120每側(cè)的每個(gè)虛設(shè)接觸村墊130以相同的間距D3 與接觸襯墊組120中最外面的接觸襯墊122a中的對(duì)應(yīng)的一個(gè)間隔開。虛設(shè)接觸村墊130可形成為具有與接觸襯墊122相同的形狀。舉例來說，每個(gè)虛 設(shè)接觸村墊130可形成為具有接觸襯墊122的寬度W。
焊料阻抗圖案140形成在基板主體110的第一表面112上，并具有開口 142，透過開口 142暴露接觸襯墊122和虛設(shè)接觸襯墊130。具有接觸村墊 122的接觸襯墊組120和虛設(shè)接觸襯墊130也形成在基板主體110的第一表 面112上。
開口 142相對(duì)于焊料阻抗圖案140的位置可由于某些工藝偏差而改變， 工藝偏差對(duì)于用來在焊料阻抗圖案140上形成開口 142的設(shè)備是特定的。因 為此原因，區(qū)域142a、 142b，其是接觸襯墊組120外的開口 142的兩部分， 可以不相同。每個(gè)虛i殳接觸襯墊130布置于區(qū)域142a、 142b的每個(gè)中。例 如，如圖1所示，接觸襯墊組120左側(cè)的區(qū)域142a可形成比接觸襯墊組120 右側(cè)的區(qū)域142b更小的尺寸。
每個(gè)焊料圖案125形成在接觸襯墊122上，虛設(shè)焊料圖案135形成在每 個(gè)虛設(shè)接觸襯墊130上。
每個(gè)焊料圖案125在接觸襯墊122上形成為具有第一體積，對(duì)于所有焊 料圖案125而言該第一體積實(shí)質(zhì)上相同。在本實(shí)施例的一個(gè)示例中，在接觸 襯墊122上形成具有相同的第一體積的焊料圖案125的理由是，因?yàn)樘撛tL接 觸襯墊130布置在接觸村墊組120的側(cè)面。
因?yàn)榻佑|襯墊組120之外的其中布置虛設(shè)接觸襯塾130的區(qū)域142a、 142b的尺寸不同，所以形成在虛設(shè)接觸襯墊130上的虛設(shè)焊料圖案135具有 與第一體積不同的第二體積。另外，布置在接觸襯墊組UO側(cè)面的虛設(shè)焊料 圖案135的體積也可不同。
半導(dǎo)體芯片200具有有半導(dǎo)體芯片主體210。半導(dǎo)體芯片主體210具有 矩形平行六面體(例如具有六個(gè)表面的盒狀)且包括上表面212和下表面 214，如圖3所示。
焊接村墊220布置在半導(dǎo)體芯片200的下表面214上。在本實(shí)施例的一 個(gè)示例中，焊接襯墊220的位置形成得對(duì)應(yīng)于基板100上接觸襯墊組120的 接觸襯墊122。
可由焊料或金制成的凸塊230布置在焊接襯墊220上。在本實(shí)施例的一 個(gè)示例中，凸塊230以選擇方式電連接到基板100的接觸襯墊組120中的接 觸襯墊122。由于布置在接觸襯墊122之的所有焊料圖案125的體積和形狀是均一的，所以能防止凸塊230和焊料圖案125連接時(shí)焊料圖案125的形狀 和體積的不同所造成的^f並觸缺陷。
如上所述，當(dāng)使具有凸塊的半導(dǎo)體芯片碰觸到形成于基板上的接觸襯墊 時(shí)，能防止各焊料的不同體積導(dǎo)致的碰觸缺陷(bumping defect )。
雖然為了示例而已經(jīng)描述了本發(fā)明的特定實(shí)施例，但是本領(lǐng)域技術(shù)人員 將意識(shí)到，各種修改、添加和替代是可行的，不偏離如所附權(quán)利要求揭示的 本發(fā)明的范圍和思想。
本申請(qǐng)要求2007年11月30日提交的韓國專利申請(qǐng)No. 10-2007-0123766 的優(yōu)先權(quán)，在此引入其全部內(nèi)容作為參考。
權(quán)利要求
1. 一種基板，用于半導(dǎo)體封裝，該基板包括基板主體；接觸襯墊組，包括在所述基板主體的表面上的多個(gè)接觸襯墊；虛設(shè)接觸襯墊，形成在所述基板主體的相同表面上在所述接觸襯墊組的兩側(cè)；以及焊料阻抗圖案，形成在所述基板主體的相同表面上，具有開口以暴露所述虛設(shè)接觸襯墊和所述接觸襯墊組。
2. 如權(quán)利要求1所述的基板，其中每個(gè)接觸襯墊包含焊料圖案，且其中 每個(gè)虛設(shè)接觸襯墊包含虛設(shè)焊料圖案。
3. 如權(quán)利要求2所述的基板，其中每個(gè)焊料圖案形成為具有第一體積， 使得焊料圖案的體積實(shí)質(zhì)上相同，且其中每個(gè)虛設(shè)焊料圖案形成為具有第二 體積，該第二體積不同于該第一體積。
4. 如權(quán)利要求2所述的基板，其中所述焊料圖案的第一體積與所述虛設(shè) 坪料圖案的第二體積實(shí)質(zhì)上相同。
5. 如權(quán)利要求1所述的基板，其中所述接觸襯墊組的接觸襯墊彼此平行 布置，且兩個(gè)相鄰的接觸襯墊具有確定的間距。
6. 如權(quán)利要求5所述的基板，其中所述確定的間距存在于任意兩個(gè)相鄰 的接觸襯墊之間或所述虛設(shè)接觸襯墊與相鄰地布置的接觸襯墊之間。
7. 如權(quán)利要求1所述的基板，其中每個(gè)虛設(shè)接觸襯墊和每個(gè)接觸襯墊具 有實(shí)質(zhì)上相同的尺寸。
8. —種半導(dǎo)體封裝，包括 基板，包括基板主體；接觸襯墊組，具有多個(gè)接觸襯墊，所述多個(gè)接觸襯墊以兩個(gè)相鄰接 觸襯墊之間的確定的間距平行地布置于所述基板主體的表面上；虛設(shè)接觸襯墊，布置在所述接觸襯墊組的兩側(cè)；焊料阻抗圖案，形成在所述基板主體的相同表面上，具有開口以暴 露所述多個(gè)接觸襯墊和所述虛設(shè)接觸襯墊；焊料圖案，形成于所述接觸襯墊上；虛設(shè)焊料圖案，形成于所述虛設(shè)接觸襯墊上；以及 半導(dǎo)體芯片，包括電連接到所述焊料圖案的凸塊。
9. 如權(quán)利要求8所述的半導(dǎo)體封裝，其中所述虛設(shè)接觸襯墊和與該虛設(shè) 接觸襯墊相鄰的接觸襯墊之間的間距實(shí)質(zhì)上等于所述確定的間距。
10. 如權(quán)利要求8所述的半導(dǎo)體封裝，其中所述虛設(shè)接觸襯墊和與該虛
11. 如權(quán)利要求8所述的半導(dǎo)體封裝，其中每個(gè)焊料圖案具有第一體積， 每個(gè)虛設(shè)焊料圖案具有與該第 一體積不同的第二體積。
12. 如權(quán)利要求8所述的半導(dǎo)體封裝，其中每個(gè)焊料圖案和每個(gè)虛設(shè)焊 料圖案具有實(shí)質(zhì)上相同的體積。
13. 如權(quán)利要求8所述的半導(dǎo)體封裝，其中所述接觸襯墊和所述虛設(shè)接 觸襯墊具有實(shí)質(zhì)上相同的尺寸。
全文摘要
本發(fā)明提供一種用于半導(dǎo)體封裝的基板及使用該基板的半導(dǎo)體封裝。用于半導(dǎo)體封裝的基板包括基板主體；接觸襯墊組，包括以確定的間距平行布置在所述基板主體的表面上的多個(gè)接觸襯墊；虛設(shè)接觸襯墊，分別布置在所述接觸襯墊組的兩側(cè)；以及焊料阻抗圖案，覆蓋該基板主體且具有暴露所述虛設(shè)接觸襯墊和所述接觸襯墊組的開口。當(dāng)使具有凸塊的半導(dǎo)體芯片碰觸到布置于形成在所述基板上的接觸襯墊上的焊料時(shí)，各焊料的不同體積導(dǎo)致的碰觸缺陷能被防止。
文檔編號(hào)H01L23/488GK101447471SQ20081021297
公開日2009年6月3日 申請(qǐng)日期2008年9月17日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者樸明根 申請(qǐng)人:海力士半導(dǎo)體有限公司