專利名稱：芯片封裝載板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路板(circuit board )，且特別涉及一種芯片封裝載板 (chip package carrier)及其制造方法。
背景技術(shù)：
現(xiàn)今的半導(dǎo)體科技發(fā)達(dá)，許多芯片(chip)內(nèi)具有大量且高密度排列的 晶體管(transistor)元件以及許多配置在芯片表面的接墊(pad )。為了能封 裝這些芯片，這些芯片通常安裝在一芯片封裝載板上，以形成一芯片封裝體 (chip package )。目前，芯片封裝載板已具有埋入式電容元件(embedded capacitor component )，因此具有埋入式電容元件的芯片封裝載4反可以組裝較 少數(shù)量的表面粘著型電容元件。
圖1是已知一種芯片封裝載板在組裝芯片之后的剖面示意圖。請(qǐng)參考圖 1,已知的芯片封裝載板100包括二銅線路層110a、 110b、 二介電層120a、 120b、 二防焊層130a、 130b、 一導(dǎo)電通孔結(jié)構(gòu)(conductive through hole structure) 140以及一埋入式電容元件150,而芯片封裝載板100能透過(guò)多顆 焊料塊S1來(lái)連接一芯片10。
埋入式電容元件150配置于介電層120a、 120b之間，且介電層120a、 120b分別覆蓋埋入式電容元件150的相對(duì)二表面。銅線路層UOa、 110b分 別位于介電層120a、 120b上，而導(dǎo)電通孔結(jié)構(gòu)140連接于銅線路層110a與 銅線路層110b之間。
銅線路層110a包括多條走線(trace) 112a以及多個(gè)接墊(pad) 114a, 而銅線路層110b包括多條走線(trace )112b。防焊層130a覆蓋這些走線112a, 并暴露出這些接墊114a，而防焊層130b則覆蓋這些走線U2b。這些焊料塊 SI連接于這些接墊114a與芯片10之間，以使芯片IO能電性連接芯片封裝 載板100。
埋入式電容元件150包括一上電極152a、 一下電極152b以及一陶資介 電層154，其中上電極152a并未接觸于下電極152b,而陶乾介電層154配
5置于上電極152a與下電極152b之間。另外，芯片封裝載板100還包括一對(duì) 導(dǎo)電盲孔結(jié)構(gòu)160a、160b,其中導(dǎo)電盲孔結(jié)構(gòu)160a連接于其中一個(gè)接墊114a 與上電極152a之間，而導(dǎo)電盲孔結(jié)構(gòu)160b連接于另一個(gè)接墊114a與下電 極152b之間。如此，芯片IO能與埋入式電容元件150電性連接。
由于芯片IO與埋入式電容元件150之間的距離Dl越短，將有助于大幅 降低噪聲的干擾，而這種情形在高頻信號(hào)傳輸?shù)募夹g(shù)領(lǐng)域中特別明顯。不過(guò)， 受限于上述埋入式電容元件150的對(duì)準(zhǔn)度太低的問(wèn)題，埋入式電容元件150 必須透過(guò)這些導(dǎo)電盲孔結(jié)構(gòu)160a、160b以及這些焊料塊Sl才能連接芯片10。 一旦埋入式電容元件150的數(shù)量過(guò)多時(shí)，以水平方向橫置埋入式電容元件 150將使芯片封裝載板100的水平配置空間不足，因而必須加大原芯片封裝 載板100的尺寸，造成芯片封裝體的最終尺寸無(wú)法縮小，因此如何進(jìn)一步地 縮短埋入式電容元件150的水平配置空間，并提高芯片封裝載板100的信號(hào) 傳輸品質(zhì)，是目前值得探討的議題。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝載板及其制造方法，用以提高芯片封裝載板的 信號(hào)傳輸品質(zhì)。
本發(fā)明提出一種芯片封裝載板，其包括一第一線路層、 一第二線路層、 一核心層、 一第三線路層、 一第一絕緣層、 一第四線路層、 一第二絕緣層以 及至少一電容元件。核心層配置于第一線路層與第二線路層之間，且核心層 具有至少一第一貫孔。第三線路層配置于第一線路層之上，且第三線路層包 括至少一芯片接墊。第一絕緣層配置于第一線路層與第三線路層之間。第四 線路層配置于第二線路層之下，且第四線路層包括至少一焊球接墊。第二絕 緣層配置于第二線路層與第四線路層之間。至少一電容元件配置于第一貫孔 內(nèi)。
電容元件包括一 第 一柱狀電極、 一 筒狀電容材料以及一第二柱狀電極。 第一柱狀電極覆蓋第一貫孔的孔壁，并連接于第一線路層與第二線路層之 間。筒狀電容材料配置于第一柱狀電極內(nèi)，從第一線路層延伸至第二線路層， 并具有一延伸方向與第一貫孔相同的第一盲孔，其中第一盲孔未貫穿第二絕 緣層與第四線路層。第二柱狀電極配置于第 一盲孔內(nèi)并連接芯片接墊。
在本發(fā)明的 一實(shí)施例中，上述的第二柱狀電極為具有一底部以及一 中空部的空心導(dǎo)電柱體，且底部顯露于中空部?jī)?nèi)。
在本發(fā)明的一實(shí)施例中，上述的電容元件還包括一填滿中空部的填充材料。
在本發(fā)明的一實(shí)施例中，上述的填充材料為油墨。
在本發(fā)明的 一 實(shí)施例中，上述的芯片接墊連接第二柱狀電極的 一端。
本發(fā)明提出一種芯片封裝載板的制造方法。提供一基板?；灏ㄒ坏?一導(dǎo)電層、 一第二導(dǎo)電層以及一配置于第一導(dǎo)電層與第二導(dǎo)電層之間的核心 層。形成至少一從第一導(dǎo)電層延伸至第二導(dǎo)電層的第一貫孔。形成至少一第 一柱狀電極，其中第一柱狀電極覆蓋第一貫孔的孔壁，并連接于第一導(dǎo)電層 與第二導(dǎo)電層之間。將一電容材料填滿第一貫孔，其中第一柱狀電極位于電 容材料與第 一貫孔的孔壁之間。
形成一金屬層于第二導(dǎo)電層上，其中金屬層覆蓋電容材料與第 一柱狀電 極的一端。在形成金屬層后，圖案化第一導(dǎo)電層以形成一第一線路層。形成 一第一絕緣層于第一線路層上以及形成一第三導(dǎo)電層于第一絕緣層上。形成 至少一從第三導(dǎo)電層延伸至第二線路層的第一盲孔，其中第一盲孔位于第一 貫孔內(nèi)，且第一盲孔未貫穿金屬層。形成一第二柱狀電極于第一盲孔內(nèi)，其 中第二柱狀電極連接第三導(dǎo)電層。圖案化第二導(dǎo)電層與第三導(dǎo)電層，以分別 形成一第二線路層與一第三線路層，其中第三線路層包括至少一連接第二柱 狀電極的芯片接墊。
在本發(fā)明的 一 實(shí)施例中，上述的形成第 一柱狀電極的方法包括進(jìn)行一通 孔電鍍工藝。
在本發(fā)明的 一 實(shí)施例中，上述的形成第二柱狀電極的方法包括進(jìn)行一 電 鍍工藝。
在本發(fā)明的一實(shí)施例中，上述的在形成第二柱狀電極于第一盲孔內(nèi)之 前，還包括形成一阻鍍層于金屬層上。
在本發(fā)明的 一 實(shí)施例中，上述的第二柱狀電極為具有一底部以及一 中空 部的空心導(dǎo)電柱體，且底部顯露于中空部?jī)?nèi)。
在本發(fā)明的一實(shí)施例中，上述的在圖案化第三導(dǎo)電層以前，還包括將一 填充材料填滿中空部。
在本發(fā)明的一實(shí)施例中，上述的在將填充材料填滿中空部之前，還包括 移除阻鍍層。在本發(fā)明的一實(shí)施例中，上述的在將填充材料填滿中空部之后，還包括 移除阻鍍層。
在本發(fā)明的一實(shí)施例中，上述的填充材料為油墨。 在本發(fā)明的 一 實(shí)施例中，上述的第二柱狀電極為 一 實(shí)體電柱體。 在本發(fā)明的一 實(shí)施例中，上述的芯片接墊連接第二柱狀電極的 一端。 在本發(fā)明的一實(shí)施例中，上述的形成第一絕緣層與第三導(dǎo)電層的方法包
括通過(guò)一半固化膠片，將一銅箔(copper foil)壓合于第一線路層上。
在本發(fā)明的一實(shí)施例中，上述的圖案化第二導(dǎo)電層與第三導(dǎo)電層之前，
還包括移除金屬層。
在本發(fā)明的一實(shí)施例中，上述的圖案化第二導(dǎo)電層與第三導(dǎo)電層之后，
還包括形成一第二絕緣層于第二線路層上。形成一第四導(dǎo)電層于第二絕緣層
上。圖案化第四導(dǎo)電層以形成一第四線路層，其中第四線路層包括至少一焊
球接墊。
在本發(fā)明的一實(shí)施例中，上述的形成第二絕緣層與第四導(dǎo)電層的方法包 括通過(guò)一半固化膠片，將一銅箔壓合于第二線路層上。
在本發(fā)明的 一 實(shí)施例中，上述的形成第 一絕緣層與第二絕緣層的方法包 括涂布一液態(tài)絕緣樹(shù)脂分別覆蓋于第一線路層與第二線路上，并先經(jīng)預(yù)烘使 其形成半固化凝態(tài)后，再將一銅箔熱壓合于第一絕緣層與第二絕緣層上。
在本發(fā)明的一實(shí)施例中，上述的在圖案化第二導(dǎo)電層與第三導(dǎo)電層之 后，還包括提供一具有一第五線路層的承載基板。接著，提供一第三絕緣層。 第三絕緣層位于承載基板與第二線路層之間。壓合承載基板至第二線路層， 其中第二線路層與第五線路層分別嵌入于第三絕緣層的相對(duì)二表面。
基于上述，本發(fā)明的芯片封裝載板，其電容元件與芯片之間具有較短的 距離，相較于已知技術(shù)而言，本發(fā)明的芯片封裝載板具有良好的信號(hào)傳輸品質(zhì)。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí) 施例，并配合所附圖示作詳細(xì)說(shuō)明如下。


圖1是已知一種芯片封裝載板在組裝芯片之后的剖面示意圖。 圖2為本發(fā)明的一實(shí)施例的一種芯片封裝載板的剖面示意圖。
8圖3A為圖2的芯片封裝載板在組裝芯片后形成一具有內(nèi)埋式芯片的線 路板結(jié)構(gòu)的剖面示意圖。
圖3B為本發(fā)明的另一實(shí)施例的芯片封裝載板在組裝芯片后形成一具有 內(nèi)埋式芯片的線路板結(jié)構(gòu)的剖面示意圖。
圖4A至圖4L是圖2中芯片封裝載板中將外部導(dǎo)電層圖案化為線路層 前的制造方法的剖面示意圖。
圖5A至圖5B為本發(fā)明的一實(shí)施例的完成圖案化線路的芯片封裝載板 的制造方法的剖面示意圖。
圖5C為本發(fā)明另一實(shí)施例的完成圖案化線路的芯片封裝載板的制造方 法的剖面示意圖。
圖6A至圖6C為本發(fā)明的另一實(shí)施例的完成圖案化線路的芯片封裝載 板的制造方法的剖面示意圖。
附圖標(biāo)記說(shuō)明
10:芯片100:芯片封裝載板
110a、110b:銅線路層112a、112b:走線
114a:接墊120a、120b:介電層
130a、130b:防焊層140:導(dǎo)電通孔結(jié)構(gòu)
150:埋入式電容元件
152a:上電極152b:下電極
154:陶瓷介電層160a、160b:導(dǎo)電盲
200A、200B、 200C、 200A，芯片封裝載板200，基板
210:第一線路層210，第一導(dǎo)電層
220:第二線路層220，第二導(dǎo)電層
230:核心層232:第一貫孔
240:第三線路層240，第三導(dǎo)電層
242A、242B:芯片接墊250:第一絕緣層
260:第四線路層260，第四導(dǎo)電層
262:焊球接墊270:第二絕緣層
280:電容元件282:284:筒狀電容材料 284a:第一盲孔 286a:底部 290:金屬層 300:芯片 510:介電層 600:承載基板 700:第三絕緣層
284，電容材料 286:第二柱狀電極 286b:中空部 292:阻鍍層
400:散熱模塊500A、 500B:電路板 520:線路層 610:第五線路層 Sl、 S2:焊料塊
Dl、 D2:距離
具體實(shí)施例方式
圖2為本發(fā)明的一實(shí)施例的一種芯片封裝載板的剖面示意圖。請(qǐng)參考圖 2，在本實(shí)施例中，芯片封裝載板200A包括一第一線路層210、 一第二線路 層220、 一核心層230、 一第三線路層240、 一第一絕緣層250、 一第四線路 層260、 一第二絕緣層270以及至少一電容元件280 (圖2中僅示意地繪示
詳細(xì)而言，核心層230配置于第一線路層210與第二線路層220之間， 且核心層230具有至少一第一貫孔232 (圖2中僅示意地繪示二個(gè))，在本實(shí) 施例中，這些第一貫孔232從第一線路層210延伸至第二線路層220。
第三線路層240配置于第一線路層210之上，且第三線路層240包括至 少一芯片接墊242A (圖2中僅示意地繪示二個(gè))，其中這些芯片接墊242A 的材料例如是銅。第一絕緣層250配置于第一線路層210與第三線路層240 之間，其中第一絕緣層250可以是樹(shù)脂片。
第四線路層260配置于第二線路層220之下，且第四線路層260包括至 少一焊球接墊262 (圖2中僅示意地繪示三個(gè))，其中這些錫球接墊262的材 料例如是銅。第二絕緣層270配置于第二線路層220與第四線路層260之間， 其中第二絕緣層270可以是樹(shù)脂片。
請(qǐng)?jiān)賲⒖紙D2，這些電容元件280分別配置于這些第一貫孔232內(nèi)，其 中每一電容元件280包括一第一柱狀電極282、 一筒狀電容材料284以及一 第二柱狀電極286。詳細(xì)而言，第一柱狀電極282覆蓋第一貫孔232的孔壁， 并連接于第一線路層210與第二線路層220之間。在本實(shí)施例中，第一柱狀電極282可以是由通孔電鍍工藝所形成。
承上述，筒狀電容材料284配置于第一柱狀電極282內(nèi)，且筒狀電容材 料284從第一線路層210延伸至第二線路層220，并具有一延伸方向與第一 貫孔232相同的第一盲孔284a，其中第一盲孔284a未貫穿第二絕緣層270 與第四線路層260。
此夕卜，第二柱狀電極286配置于第一盲孔284a內(nèi)并連接芯片接墊242A， 其中芯片接墊242A連接第二柱狀電極286的一端。進(jìn)一步而言，第二柱狀 電極286為具有一底部286a以及一中空部286b的空心導(dǎo)電柱體，略呈U字 形或平底杯狀，且底部286a顯露于中空部286b內(nèi)。電容元件280還包括一 填滿中空部286b的填充材料288,其中填充材料288為油墨。
值得注意的是，第二柱狀電極286由于設(shè)計(jì)成U字形或平底杯狀，因此 電容表面積除了包括環(huán)形壁的電容表面積之外，還增加了底部286a的電容 表面積，以提高電容元件280的電荷儲(chǔ)存能力。
特別是，在本實(shí)施例中，第二柱狀電極286為一空心導(dǎo)電柱體，但在其 他未繪示的實(shí)施例中，第二柱狀電極286也可為一實(shí)體電柱體。因此，圖2 的第二柱狀電極286的形態(tài)僅為舉例說(shuō)明，并非限定本發(fā)明。
圖3A為圖2的芯片封裝載板在組裝芯片后形成一具有內(nèi)埋式芯片的線 路板結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖3A,在本實(shí)施例中，芯片封裝載板200A 的這些芯片接墊242A能通過(guò)多個(gè)焊料塊S2 (圖3A中僅示意地繪示二個(gè)) 來(lái)連接一芯片300，其中焊料塊S2例如是錫凸塊。
詳細(xì)而言，這些焊料塊S2分別位于芯片接墊242A的一側(cè)，且這些芯片 接墊242A分別連接的這些第二柱狀電極286的一端，因此芯片300可以僅 透過(guò)這些芯片接墊242A以及這些焊料塊S2來(lái)連接電容元件280,使芯片300 能電性連接芯片封裝載板200A。
值得一提的是，本發(fā)明并不限定這些焊料塊S2的位置，雖然此處所提 及的這些焊料塊S2是分別位于這些芯片焊墊242A的一側(cè)，但在其他實(shí)施例 中，這些焊料塊S2也可以直接位于第二柱狀電極286的上方且跨接在第二 柱狀電極286兩側(cè)的芯片焊墊242B上，請(qǐng)參考圖3B。
特別是，本實(shí)施例的芯片300是利用封裝技術(shù)而內(nèi)埋于一電路板500A 中，其中電路板500A具有一介電層510與一線路層520,芯片300內(nèi)埋于 介電層510中，以運(yùn)用電路板500A的內(nèi)部空間。此外，通過(guò)這些芯片接墊242A以及這些焊料塊S2來(lái)連接電容元件280,而達(dá)到縮小體積以及縮短芯 片封裝載板200與芯片300之間連線的距離。
另外，當(dāng)芯片300運(yùn)作時(shí)，芯片300會(huì)發(fā)出大量的熱量，而配置于芯片 300上方且一側(cè)暴露于電路板500A之外的一散熱模塊400，可以帶走芯片 300所發(fā)出的熱能，并與外界進(jìn)行熱交換，進(jìn)而達(dá)到芯片300散熱的效果。
簡(jiǎn)言之，本實(shí)施例能使芯片300僅透過(guò)這些芯片接墊242A以及焊料塊 S2來(lái)電性連接至芯片封裝載板200A的電容元件280,相較于已知技術(shù)而言 (請(qǐng)參考圖1)，本實(shí)施例的芯片300與電容元件280之間存有較短的距離 D2。因此，芯片封裝載板200A具有良好的信號(hào)傳輸品質(zhì)，且適合應(yīng)用在高 頻信號(hào)傳輸?shù)募夹g(shù)領(lǐng)域中。
以上僅介紹本發(fā)明的芯片封裝載板200A的結(jié)構(gòu)，并未介紹本發(fā)明的芯 片封裝栽板的制造方法。對(duì)此，以下將以圖2中的芯片封裝載板200A作為 舉例說(shuō)明，并配合圖4至圖13A對(duì)本發(fā)明的芯片封裝載板的制造方法進(jìn)行詳 細(xì)的"i兌明。
圖4A至圖4L是圖2中芯片封裝載板中將外部導(dǎo)電層圖案化為線路層 前的制造方法的剖面示意圖。請(qǐng)先參考圖4A,關(guān)于本實(shí)施例的芯片封裝栽 板的制造方法，首先，提供一基板200，?；?00，包括一第一導(dǎo)電層210'、 一第二導(dǎo)電層220，以及一配置于第一導(dǎo)電層210，與第二導(dǎo)電層220，之間的 核心層230。在本實(shí)施例中，基板200，例如是雙面銅箔基板。
請(qǐng)參考圖4B，接著，形成至少一從第一導(dǎo)電層210，延伸至第二導(dǎo)電層 220'的第一貫孔232(圖4B僅示意地繪示二個(gè))，其中形成這些第一貫孔232 的方法可以是機(jī)械鉆孔、激光燒孔或是其他適當(dāng)?shù)姆绞健?br> 請(qǐng)同時(shí)參考圖4B與圖4C，接著，形成至少一第一柱狀電極282 (圖4C 僅示意地繪示二個(gè))。這些第一柱狀電極282分別覆蓋這些第一貫孔232的 孔壁，并連接于第一導(dǎo)電層210，與第二導(dǎo)電層220，之間，其中形成這些第一 柱狀電極282的方法包括進(jìn)行一通孔電鍍工藝。換句話說(shuō)，這些第一柱狀電 極282電性連接第一導(dǎo)電層210，與第二導(dǎo)電層220，。
請(qǐng)參考圖4D，接著，在形成這些第一柱狀電極282后，將一電容材料 284，填滿這些第一貫孔232。當(dāng)電容材料284，填滿這些第一貫孔232時(shí)，這 些第一柱狀電極282分別位于電容材料284，與這些第一貫孔232的孔壁之 間。
12請(qǐng)參考圖4E，接著，形成一金屬層290于第二導(dǎo)電層220，上，其中金 屬層2卯覆蓋這些第一柱狀電極282的一端與部分的電容材料284，。特別是， 在本實(shí)施例中，金屬層2卯的材料實(shí)際上與第一導(dǎo)電層210，與第二導(dǎo)電層 220，的材料不同。
請(qǐng)參考圖4F，接著，圖案化第一導(dǎo)電層210'，以形成一第一線路層210。 在本實(shí)施例中，圖案化第一導(dǎo)電層210，的方式例如是光刻蝕刻工藝。
請(qǐng)參考圖4G，接著，形成一第一絕緣層250于第一線路層210上、形 成一第三導(dǎo)電層240，于第一絕緣層250上。
詳細(xì)而言，形成第一絕緣層250與第三導(dǎo)電層240，的方法包括通過(guò)一半 固化膠片，將一銅箔壓合于第一線路層210上。具體而言，第三導(dǎo)電層240' 是通過(guò)半固化膠片將銅箔壓合于第一線路層210上所形成，也就是說(shuō)，第三 導(dǎo)電層240，為一銅箔層。此外，半固化膠片位于第三導(dǎo)電層240，與第一線路 層210之間，換言之，半固化膠片即是第一絕緣層250，而半固化膠片于壓 合之后，可經(jīng)由加熱烘烤使其固化成形。
此外，在其他未繪示的實(shí)施例中，形成第一絕緣層250的方法也可以包 括涂布一液態(tài)絕緣樹(shù)脂分別覆蓋于第一線路層210上，并先經(jīng)預(yù)烘使其形成 半固化凝態(tài)后，再將銅箔壓合于第一絕緣層250上形成第三導(dǎo)電層240，。
請(qǐng)參考圖4H，接著，形成至少一從第三導(dǎo)電層240，延伸至第二導(dǎo)電層 220，的第一盲孔284a (圖4H僅示意地繪示二個(gè))。這些第一盲孔284a分別 位于這些第一貫孔232內(nèi)，且這些第一盲孔284a未貫穿金屬層2卯。換句話 說(shuō)，這些第一盲孔284a貫穿第三導(dǎo)電層240'、第一絕緣層250、第一線路層 210、核心層230以及第二導(dǎo)電層220，。
請(qǐng)參考圖41，接著，形成一第二柱狀電極286于第一盲孔284a內(nèi)，并 同時(shí)形成一阻鍍層292于金屬層290上，其中第二柱狀電極286連接第三導(dǎo) 電層240'。在本實(shí)施例中，形成第二柱狀電極286的方法包括進(jìn)行一電鍍工 藝。阻鍍層292可防止金屬層290的表面暴露于電鍍液當(dāng)中。
詳細(xì)而言，第二柱狀電極286為具有一底部286a以及一中空部286b的 空心導(dǎo)電柱體，其中底部286a顯露于中空部286b內(nèi)。
請(qǐng)參考圖4J,接著，將一填充材料288填滿中空部286b,以及移除阻 鍍層292。填充材料288例如是油墨或?qū)щ姴牧?。在第二柱狀電極286的中 空部286b填滿填充材料288，可以防止中空部286b內(nèi)產(chǎn)生空泡而造成爆米花效應(yīng)(Popcorn Effect)。其中，導(dǎo)電材料可以是導(dǎo)電高分子、銅膏、銀膏、碳膏。
詳細(xì)而言，在本實(shí)施例中，可在將填充材料288填滿中空部286b之前 移除阻鍍層292，或是，在將填充材料288填滿中空部286b之后移除阻鍍層 292。
請(qǐng)同時(shí)參考圖4K與圖4L，接著，圖案化第三導(dǎo)電層240，，以形成一第 三線路層240。第三線路層240包括至少一連接第二柱狀電極286的芯片接 墊242A (圖4K僅示意地繪示二個(gè))。之后，移除金屬層2卯，并圖案化第 二導(dǎo)電層220'，以形成一第二線路層220。至此，芯片封裝載板200A，中將 外部導(dǎo)電層圖案化為線路層前的制造方法大致完成。
圖5A至圖5B為本發(fā)明的一實(shí)施例的完成圖案化線路的芯片封裝載板 200A的制造方法的剖面示意圖。請(qǐng)同時(shí)參考圖5A與圖5B,在本實(shí)施例中， 完成上述圖4A至圖4L芯片封裝載板200A，的制造方法后，接著，形成一第 二絕緣層270于第二線路層220上、形成一第四導(dǎo)電層260，于第二絕緣層 270上。
詳細(xì)而言，形成第二絕緣層270與第四導(dǎo)電層260，的方法包括通過(guò)一半 固化膠片，將一銅箔壓合于第二線路層220上。具體而言，第四導(dǎo)電層260， 是通過(guò)半固化膠片將銅箔壓合于第二線路層220上所形成，也就是說(shuō)，第四 導(dǎo)電層260，為一銅箔層。
此外，在其他未繪示的實(shí)施例中，形成第二絕緣層270的方法也可以包 括涂布一液態(tài)絕緣樹(shù)脂分別覆蓋于第二線路層220上，并先經(jīng)預(yù)烘使其形成 半固化凝態(tài)后，再將銅箔熱壓固化于第二絕緣層270上所形成。
請(qǐng)參考圖5B，接著，圖案化第四導(dǎo)電層260，，以形成一第四線路層260, 其中第四線路層260包括至少一焊球接墊262 (圖5A僅示意地繪示三個(gè))。 至此，芯片封裝載板200A大致完成。
值得一提的是，芯片接墊242A的形態(tài)是依據(jù)不同的圖案化第三導(dǎo)電層 240，而形成，雖然此處所提及的這些芯片焊墊242A是以左右不對(duì)稱的方式 連接于第二柱狀電極286的一端，但在其他實(shí)例中，這些芯片焊墊242B亦 可以是以左右對(duì)稱的方式連接于第二柱狀電極286的一端，請(qǐng)參考圖5C。
另外，這些焊球接墊262可以通過(guò)焊球(未繪示)來(lái)電性連接至其他的 電子元件(未繪示)，其中電子元件例如為電路板。此外，在本實(shí)施例中，圖案化第三導(dǎo)電層240，與第四導(dǎo)電層260，的方式例如是光刻蝕刻工藝。
圖6A至圖6C為本發(fā)明的另一實(shí)施例的完成圖案化線路的芯片封裝載 板的制造方法的剖面示意圖。請(qǐng)先參考圖6A，在本實(shí)施例中，完成上述圖 4A至圖4L芯片封裝載板200A，的制造方法后，接著，提供一具有一第五線 路層610的承載基板600以及一第三絕緣層700，其中第三絕緣層700位于 承載基板600與第二線路層220之間。
詳細(xì)而言，首先，施加一壓力將承載基板600壓合于第二線路層220上。 當(dāng)承載基板600壓合于第二線路層220上時(shí)，第二線;洛層220與第五線路層 620會(huì)分別嵌入于第三絕緣層700，請(qǐng)參考圖6B。在本實(shí)施例中，第三絕緣 層700例如為一半固化膠片，而半固化膠片于壓合之后，可經(jīng)由加熱烘烤使 其固化成形，也就是說(shuō)，承栽基板600會(huì)通過(guò)第三絕緣層700而粘合于第二 線路層220。最后，移除承載基板600,以形成一具有內(nèi)埋式線路結(jié)構(gòu)的芯 片封裝載板200C,請(qǐng)參考圖6C。
綜上所述，由于本發(fā)明能使芯片僅透過(guò)這些芯片接墊以及這些焊料塊來(lái) 連接芯片封裝載板的電容元件。相較于已知技術(shù)而言，本發(fā)明能縮短芯片與 電容元件之間的距離。此外，本發(fā)明采用垂直配置的內(nèi)埋式電容元件，相對(duì) 于已知水平配置內(nèi)埋式電容元件的缺陷，能在原有的水平配置空間內(nèi)增加電 容元件的數(shù)量，不需增加載板的尺寸。也由于垂直配置的內(nèi)埋式電容元件增 加了電容表面積及電荷儲(chǔ)存能力，因此，本發(fā)明的芯片封裝載板具有良好的 信號(hào)傳輸品質(zhì)，并適合應(yīng)用在高頻信號(hào)傳輸?shù)募夹g(shù)領(lǐng)域中。
雖然本發(fā)明已以實(shí)施例披露如上,然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的 更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝載板，包括一第一線路層；一第二線路層；一核心層，配置于該第一線路層與該第二線路層之間，該核心層具有至少一第一貫孔；一第三線路層，配置于該第一線路層之上，且該第三線路層包括至少一芯片接墊；一第一絕緣層，配置于該第一線路層與該第三線路層之間；一第四線路層，配置于該第二線路層之下，且該第四線路層包括至少一焊球接墊；一第二絕緣層，配置于該第二線路層與該第四線路層之間；至少一電容元件，配置于該第一貫孔內(nèi)，該電容元件包括一第一柱狀電極，覆蓋該第一貫孔的孔壁，并連接于該第一線路層與該第二線路層之間；一筒狀電容材料，配置于該第一柱狀電極內(nèi)，從該第一線路層延伸至該第二線路層，并具有一延伸方向與該第一貫孔相同的第一盲孔，其中該第一盲孔未貫穿該第二絕緣層與該第四線路層；以及一第二柱狀電極，配置于該第一盲孔內(nèi)，并連接該芯片接墊。
2. 如權(quán)利要求1所述的芯片封裝載板，其中該第二柱狀電極為具有一底 部以及一中空部的空心導(dǎo)電柱體，且該底部顯露于該中空部?jī)?nèi)。
3. 如權(quán)利要求2所述的芯片封裝載板，其中該電容元件還包括一填滿該 中空部的填充材料。
4. 如權(quán)利要求3所述的芯片封裝載板，其中該填充材料為油墨。
5. 如權(quán)利要求1所述的芯片封裝載板，其中該芯片接墊連接該第二柱狀 電極的一端。
6. —種芯片封裝載板的制造方法，包括提供一基板，其包括一第一導(dǎo)電層、 一第二導(dǎo)電層以及一配置于該第一 導(dǎo)電層與該第二導(dǎo)電層之間的核心層；形成至少一從該第一導(dǎo)電層延伸至該第二導(dǎo)電層的第一貫孔；形成至少一第一柱狀電極，其中該第一柱狀電極覆蓋該第一貫孔的孔壁，并連接于該第一導(dǎo)電層與該第二導(dǎo)電層之間；將一 電容材料填滿該第 一貫孔，其中該第 一柱狀電極位于該電容材料與 該第一貫孔的孔壁之間；形成一金屬層于該第二導(dǎo)電層上，其中該金屬層覆蓋該電容材料與該第 一柱狀電4 l的一端； 在形成該金屬層后，圖案化該第一導(dǎo)電層以形成一第一線路層；形成一第一絕緣層于該第一線路層上以及形成一第三導(dǎo)電層于該第一 絕緣層上；形成至少一從該第三導(dǎo)電層延伸至該第二線路層的第一盲孔，其中該第 一盲孔位于該第一貫孔內(nèi)，且該第一盲孔未貫穿該金屬層；形成一第二柱狀電極于該第一盲孔內(nèi)，其中該第二柱狀電極連接該第三 導(dǎo)電層；以及圖案化該第二導(dǎo)電層與該第三導(dǎo)電層，以分別形成一第二線路層與一第 三線路層，其中該第二線路層包括至少 一連接該第二柱狀電極的芯片接墊。
7. 如權(quán)利要求6所述的芯片封裝載板的制造方法，其中形成該第一柱狀 電極的方法包括進(jìn)行一通孔電鍍工藝。
8. 如權(quán)利要求6所述的芯片封裝載板的制造方法，其中形成該第二柱狀 電極的方法包括進(jìn)行一 電鍍工藝。
9. 如權(quán)利要求6所述的芯片封裝載板的制造方法，在形成該第二柱狀電 極于該第一盲孔內(nèi)之前，還包括形成一阻鍍層于該金屬層上。
10. 如權(quán)利要求9所述的芯片封裝載板的制造方法，其中該第二柱狀電 極為具有一底部以及一中空部的空心導(dǎo)電柱體，且該底部顯露于該中空部 內(nèi)。
11. 如權(quán)利要求IO所述的芯片封裝載板的制造方法，在圖案化該第三導(dǎo) 電層以前，還包括將一填充材料填滿該中空部。
12. 如權(quán)利要求11所述的芯片封裝載板的制造方法，在將該填充材料填 滿該中空部之前，還包括移除該阻鍍層。
13. 如權(quán)利要求11所述的芯片封裝載板的制造方法，在將該填充材料填 滿該中空部之后，還包括移除該阻鍍層。
14. 如權(quán)利要求11所述的芯片封裝載板的制造方法，其中該填充材料為油墨。
15. 如權(quán)利要求6所述的芯片封裝載板的制造方法，其中該第二柱狀電 極為一實(shí)體電柱體。
16. 如權(quán)利要求6所述的芯片封裝載板的制造方法，其中該芯片接墊連 接該第二柱狀電極的 一端。
17. 如權(quán)利要求6所述的芯片封裝載板的制造方法，其中形成該第一絕 緣層與該第三導(dǎo)電層的方法包括通過(guò)一半固化膠片，將一銅箔壓合于該第一 線路層上。
18. 如權(quán)利要求6所述的芯片封裝載板的制造方法，其中圖案化該第二 導(dǎo)電層與該第三導(dǎo)電層之前，還包括移除該金屬層。
19. 如權(quán)利要求6所述的芯片封裝載板的制造方法，在圖案化該第二導(dǎo) 電層與該第三導(dǎo)電層之后，還包括形成一第二絕緣層于該第二線路層上； 形成一第四導(dǎo)電層于該第二絕緣層上；以及圖案化該第四導(dǎo)電層以形成一第四線路層，其中該第四線路層包括至少 一焊球接墊。
20. 如權(quán)利要求19所述的芯片封裝載板的制造方法，其中形成該第二絕 緣層與該第四導(dǎo)電層的方法包括通過(guò)一半固化膠片，將一銅箔壓合于該第二 線路層上。
21. 如權(quán)利要求19所述的芯片封裝載板的制造方法，其中形成該第一絕 緣層與該第二絕緣層的方法包括涂布 一 液態(tài)絕緣樹(shù)脂分別覆蓋于該第 一 線 路層與該第二線路上，并先經(jīng)預(yù)烘使其形成半固化凝態(tài)后，再將一銅箔壓合 于該第 一絕緣層與該第二絕緣層上。
22. 如權(quán)利要求6所述的芯片封裝載板的制造方法，在圖案化該第二導(dǎo) 電層與該第三導(dǎo)電層之后，還包括提供一具有一第五線路層的一承載基板；提供一第三絕緣層，該第三絕緣層位于該承載基板與第二線路層之間； 壓合該承載基板至該第二線路層，其中該第二線路層與該第五線路層分 別嵌入于該第三絕緣層的相對(duì)兩表面。
全文摘要
本發(fā)明公開(kāi)了一種芯片封裝載板及其制造方法。該芯片封裝載板包括一第一線路層、一第二線路層、一配置于第一與第二線路層之間且具有至少一第一貫孔的核心層、一配置于第一線路層的上且包括至少一芯片接墊的第三線路層、一配置于第一與第三線路層之間的第一絕緣層、一配置于第二線路層的下且包括至少一焊球接墊的第四線路層、一配置于第二與第四線路層之間的第二絕緣層以及至少一配置于第一貫孔內(nèi)的電容元件。電容元件包括一覆蓋第一貫孔的孔壁的第一柱狀電極、一配置于第一柱狀電極內(nèi)且具有一第一盲孔的筒狀電容材料以及一配置于第一盲孔內(nèi)并連接芯片接墊的第二柱狀電極。本發(fā)明的芯片封裝載板具有良好的信號(hào)傳輸品質(zhì)。
文檔編號(hào)H01L23/498GK101661920SQ20081021445
公開(kāi)日2010年3月3日 申請(qǐng)日期2008年8月26日 優(yōu)先權(quán)日2008年8月26日
發(fā)明者范智朋, 黃瀚霈 申請(qǐng)人:欣興電子股份有限公司