封裝載板與芯片封裝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開一種封裝載板與芯片封裝結(jié)構(gòu)。封裝載板包括一介電層、一中介基材、一粘著層、一增層結(jié)構(gòu)及一第一防焊層。介電層具有彼此相對的一第一表面與一第二表面。中介基材內(nèi)埋于介電層中且具有彼此相對的一第三表面與一第四表面、多個第一接墊及多個第二接墊。第一接墊位于第三表面上，而第二接墊位于第四表面上。粘著層配置于中介基材的第四表面上且具有多個第一開口。第一開口暴露出中介基材的第二接墊。增層結(jié)構(gòu)配置于介電層的第一表面上且與中介基材的第一接墊電連接。第一防焊層配置于增層結(jié)構(gòu)上，且暴露出部分增層結(jié)構(gòu)。
【專利說明】封裝載板與芯片封裝結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種載板結(jié)構(gòu)與封裝結(jié)構(gòu)，且特別是涉及一種封裝載板以及采用此封裝載板的芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]芯片封裝的目的在于保護裸露的芯片、降低芯片接點的密度及提供芯片良好的散熱。常見的封裝方法是芯片通過打線接合(wire bonding)或倒裝接合(flip chipbonding)等方式而安裝至一封裝載板，以使芯片上的接點可電連接至封裝載板。因此，芯片的接點分布可通過封裝載板重新配置，以符合下一層級的外部元件的接點分布。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種封裝載板，適于承載至少一芯片。
[0004]本發(fā)明再一的目的在于提供一種芯片封裝結(jié)構(gòu)，其采用上述的封裝載板，可具有較薄的封裝厚度。
[0005]為達上述目的，本發(fā)明提出一種封裝載板，其包括一介電層、一中介基材、一粘著層、一增層結(jié)構(gòu)及一第一防焊層。介電層具有彼此相對的一第一表面與一第二表面。中介基材內(nèi)埋于介電層中，且具有彼此相對的一第三表面與一第四表面、多個第一接墊以及多個第二接墊，其中第一接墊位于第三表面上，而第二接墊位于第四表面上。粘著層配置于中介基材的第四表面上，且具有多個第一開口，其中第一開口暴露出中介基材的第二接墊。增層結(jié)構(gòu)，具有上下兩表面，其中下表面配置于介電層的第一表面上，且與中介基材的第一接墊電連接。第一防焊層配置于增層結(jié)構(gòu)上表面，且暴露出部分增層結(jié)構(gòu)上表面。
[0006]在本發(fā)明的一實施例中，上述的粘著層位于介電層的第二表面上，且覆蓋介電層的第二表面。
[0007]在本發(fā)明的一實施例中，上述粘著層內(nèi)埋于介電層內(nèi)，且粘著層的一下表面與介電層的第二表面切齊。
[0008]在本發(fā)明的一實施例中，上述的中介基材包括一具有直通硅晶穿孔的中介晶片。
[0009]在本發(fā)明的一實施例中，上述的中介基材包括至少一絕緣層、至少二個圖案化導(dǎo)電層以及多個導(dǎo)電通孔。圖案化導(dǎo)電層分別配置于絕緣層的相對兩表面上，且圖案化導(dǎo)電層通過導(dǎo)電通孔電連接，而位于相對兩外側(cè)的絕緣層上的圖案化導(dǎo)電層定義出第一接墊與
第二接墊。
[0010]在本發(fā)明的一實施例中，上述的封裝載板還包括多個第一表面處理層，分別配置
于第二接墊上。
[0011]在本發(fā)明的一實施例中，上述的封裝載板還包括一第二防焊層，配置于粘著層上，其中第二防焊層具有多個第二開口，第二開口分別暴露出第一開口。
[0012]在本發(fā)明的一實施例中，上述的增層結(jié)構(gòu)具有上下兩表面，并包括一保護層、多個第三接墊、多個第四接墊以及多個導(dǎo)電通孔。第三接墊配置于增層結(jié)構(gòu)的下表面且與中介基材的第一接墊電連接。保護層覆蓋第三接墊與介電層的第一表面。第四接墊配置于增層結(jié)構(gòu)的上表面，其中導(dǎo)電通孔電連接第三接墊與第四接墊。
[0013]在本發(fā)明的一實施例中，上述的封裝載板還包括多個第二表面處理層，分別配置于第四接墊上。
[0014]本發(fā)明還提出一種芯片封裝結(jié)構(gòu)，其包括前述的封裝載板、至少一芯片以及多個焊球。芯片配置于封裝載板上。焊球配置于粘著層的第一開口內(nèi)，其中芯片通過焊球與第二接墊電連接。
[0015]基于上述，由于本發(fā)明的粘著層是配置于介電層上且暴露出中介基材的第二接墊，因此粘著層的設(shè)置可視一種保護層，可保護中介基材的第二接墊以避免損壞。此外，由于本發(fā)明的中介基材是內(nèi)埋于介電層內(nèi)，且增層結(jié)構(gòu)是配置于介電層上，因此本發(fā)明的封裝載板除了可具有較薄的厚度外，也可將中介基材的接墊密度扇出(fan-out),進而增加產(chǎn)品的應(yīng)用層面。換言之，本發(fā)明的封裝載板可視為一高布線密度的封裝載板。
[0016]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。
【專利附圖】

【附圖說明】
[0017]圖1為本發(fā)明一實施例的一種封裝載板的剖面不意圖；
[0018]圖2為本發(fā)明另一實施例的一種封裝載板的剖面不意圖；
[0019]圖3為本發(fā)明另一實施例的一種封裝載板的剖面不意圖；
[0020]圖4為本發(fā)明另一實施例的一種封裝載板的剖面不意圖；
[0021]圖5為本發(fā)明一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖；
[0022]圖6為本發(fā)明另一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。
[0023]主要元件符號說明
[0024]100a、100b、100c、IOOd:封裝載板
[0025]110a、I IOb:介電層
[0026]112a、112b:第一表面
[0027]114a、114b:第二表面
[0028]I2OaU2Ob:中介基材
[0029]121a、121b:第三表面
[0030]122a、122b:第一接墊
[0031]123a、123b:第四表面
[0032]124a、124b:第二接墊
[0033]126a、126b:絕緣層
[0034]128a、128b、128c:圖案化導(dǎo)電層
[0035]129:導(dǎo)電通孔
[0036]I3OaU3Ob:粘著層
[0037]131b:下表面
[0038]132a、132b:第一開口
[0039]140:增層結(jié)構(gòu)[0040]141:第五表面
[0041]142:保護層
[0042]144:第三接墊
[0043]146:第四接墊
[0044]148:導(dǎo)電通孔
[0045]150:第一防焊層
[0046]160:第一表面處理層
[0047]170:第一表面處理層
[0048]l80a、l80b:第二防焊層
[0049]182a、182b:第二開口
[0050]200a、200b:芯片封裝結(jié)構(gòu)
[0051]210:芯片
[0052]220a、220b:焊球
【具體實施方式】
[0053]圖1繪示為本發(fā)明一實施例的一種封裝載板的剖面示意圖。請參考圖1，在本實施例中，封裝載板IOOa包括一介電層110a、一中介基材120a、一粘著層130a、一增層結(jié)構(gòu)140及一第一防焊層150。介電層IlOa具有彼此相對的一第一表面112a與一第二表面114a。中介基材120a內(nèi)埋于介電層IlOa中，且具有彼此相對的一第三表面121a與一第四表面123a、多個第一接墊122a以及多個第二接墊124a。第一接墊122a位于第三表面121a上，而第二接墊124a位于第四表面123a上。粘著層130a配置于中介基材120a的第四表面123a上，且具有多個第一開口 132a，其中第一開口 132a暴露出中介基材120a的第二接墊124a。增層結(jié)構(gòu)140配置于介電層IlOa的第一表面112a上，且與中介基材120a的第一接墊122a電連接。第一防焊層150配置于增層結(jié)構(gòu)140上，且暴露出部分增層結(jié)構(gòu)140。
[0054]更具體來說，本實施例的中介基材120a例如為一具有直通硅晶穿孔(Through-Silicon Via, TSV)的中介晶片(wafer),但并不以此為限。粘著層130a位于介電層IlOa的第二表面114a上,且覆蓋介電層IlOa的第二表面114a。為了使暴露于粘著層130a的第一開口 132a外的第二接墊124a具有較佳的元件信賴度，本實施例的封裝載板IOOa可選擇性地還包括多個第一表面處理層160，其中第一表面處理層160分別配置于第二接墊124a上，可以避免第二接墊124a氧化或受到外界污染。此處，粘著層130a的第一開口 132a暴露出第二接墊124a上方的第一表面處理層160，且第一表面處理層160的材質(zhì)例如是鎳、鈀、金以及其組合的合金，但并不以此為限。
[0055]再者，本實施例的增層結(jié)構(gòu)140例如是由一保護層142、多個第三接墊144、多個第四接墊146以及多個導(dǎo)電通孔148所構(gòu)成。第三接墊144配置于介電層IlOa的第一表面112a上且與中介基材120a的第一接墊122a電連接。此處的部分第三接墊144在介電層IlOa的第一表面112a上的正投影不重疊于第一接墊122a于介電層IlOa的第一表面112a上的正投影。也就是說，第三接墊144可將中介基材120a的第一接墊122a的接點密度扇出(fan-out)，而使下一層級的外部元件(未繪示)可具有較大的接點分布面積。
[0056]保護層142覆蓋第三接墊144與介電層IlOa的第一表面112a。第四接墊146配置于保護層142相對遠離第一表面112a的一第五表面141上。導(dǎo)電通孔148貫穿保護層142且電連接第三接墊144與第四接墊146。第一防焊層150覆蓋第五表面141且暴露出第四接墊146。為了使被第一防焊層150所暴露于的第四接墊146具有較佳的元件信賴度，本實施例的封裝載板IOOa可選擇性地還包括多個第二表面處理層170，其中第二表面處理層170分別配置于第四接墊146上，可以避免第四接墊146氧化或受到外界污染。此處，第二表面處理層170與第一防焊層150實質(zhì)上齊平，且第二表面處理層170的材質(zhì)例如是鎳、鈀、金以及其組合的合金，但并不以此為限。
[0057]此外，本實施例的介電層IlOa的材質(zhì)例如是ABF (Ajinomoto build-up film)樹月旨、苯并環(huán)丁烯(benzocyclobutene,簡稱BCB)樹脂、光致抗蝕劑材料(例如是Shin-EtsuChemical C0., Ltd公司研發(fā)出來的材料，簡稱SINR)、聚苯惡唑(polybenzoxazole,簡稱ΡΒ0)、甲基系硅膠、乙基系硅膠，環(huán)苯系硅膠、環(huán)氧樹脂或高分子樹脂。粘著層130a的材質(zhì)例如是防焊綠漆、樹脂或粘性材料。
[0058]由于本實施例的粘著層130a是配置于介電層IlOa上且暴露出中介基材120a的第二接墊124a，因此粘著層130a的設(shè)置可視一種保護層，可保護中介基材120a的第二接墊124a以避免損壞。再者，當(dāng)粘著層130a的材質(zhì)例如是防焊綠漆時，此粘著層130a也可視為一防焊層，可避免后續(xù)焊料(未繪示)誤焊于中介基材120a上而造成短路。此外，由于本實施例的中介基材120a是內(nèi)埋于介電層IlOa內(nèi)，且增層結(jié)構(gòu)140是配置于介電層IlOa上，因此本實施例的封裝載板IOOa除了可具有較薄的厚度外，也可將中介基材120a的接墊密度扇出(fan-out)，進而增加產(chǎn)品的應(yīng)用層面。換言之，本實施例的封裝載板IOOa可視為一高布線密度的封裝載板。
[0059]在此必須說明的是，下述實施例沿用前述實施例的元件標(biāo)號與部分內(nèi)容，其中采用相同的標(biāo)號來表示相同或近似的元件，并且省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參考前述實施例，下述實施例不再重復(fù)贅述。
[0060]圖2繪示為本發(fā)明另一實施例的一種封裝載板的剖面示意圖。請同時參考圖1與圖2，本實施例的封裝載板IOOb與圖1的封裝載板IOOa相似，惟二者主要差異之處在于:本實施例的封裝載板IOOb還包括一第二防焊層180a，其中第二防焊層180a配置于粘著層130a上。在本實施例中，第二防焊層180a具有多個第二開口 182a，且第二開口 182a分別暴露出粘著層130a的第一開口 132a。此處，第二開口 182a的孔徑實質(zhì)上大于第一開口 132a的孔徑，且第二開口 182a也暴露出位于中介基材120b的第二接墊124b上方的第一表面處理層160。因此，于后續(xù)應(yīng)用與芯片(未繪示)的接合制作工藝中，焊球(未繪示)與第二開口182a之間可具有較大的對位裕度，有助于提高對位精準(zhǔn)度。
[0061]此外，本實施例的中介基材120b也不同于圖1的中介基材120a。詳細來說，在本實施例中，中介基材120b是由至少一絕緣層(圖2中僅繪示兩個絕緣層126a、126b)、至少二個圖案化導(dǎo)電層(圖2中僅繪示三個圖案化導(dǎo)電層128a、128b、128c)以及多個導(dǎo)電通孔129。圖案化導(dǎo)電層128a、128b分別配置于絕緣層126a的相對兩表面上，而絕緣層126b覆蓋圖案化導(dǎo)電層128b,且圖案化導(dǎo)電層128c位于絕緣層126b相對遠離圖案化導(dǎo)電層128b的表面上。此處，圖案化導(dǎo)電層128c所在的表面即為中介基材120b的第三表面121b,而圖案化128a所在的表面即為中介基材120b的第四表面123b。再者，圖案化導(dǎo)電層128c包括多個第一接墊122b，而圖案化導(dǎo)電層128a包括多個第二接墊124b。此外，圖案化導(dǎo)電層128a、128b、128c通過導(dǎo)電通孔129彼此電連接。
[0062]圖3繪示為本發(fā)明另一實施例的一種封裝載板的剖面示意圖。請同時參考圖1與圖3，本實施例的封裝載板IOOc與圖1的封裝載板IOOa相似，惟二者主要差異之處在于:本實施例的封裝載板IOOc的粘著層130b內(nèi)埋于介電層IlOb內(nèi)，而粘著層130b的一下表面131b與介電層IlOb的第二表面114b實質(zhì)上切齊，且粘著層130b的第一開口 132b暴露出位于中介基材120a的第二接墊124a上方的第一表面處理層160。也就是說，本實施例的粘著層130b并未延伸覆蓋介電層IlOb的第二表面114b。
[0063]圖4繪示為本發(fā)明另一實施例的一種封裝載板的剖面示意圖。請同時參考圖3與圖4，本實施例的封裝載板IOOd與圖3的封裝載板IOOc相似，惟二者主要差異之處在于:本實施例的封裝載板IOOd還包括一第二防焊層180b，其中第二防焊層180b配置于粘著層130a上且延伸覆蓋介電層IlOb的第二表面114b。在本實施例中，第二防焊層180b具有多個第二開口 182b，且第二開口 182b分別暴露出粘著層130b的第一開口 132b。此處，第二開口 182b的孔徑實質(zhì)上大于第一開口 132b的孔徑，且第二開口 182b也暴露出位于中介基材120a的第二接墊124a上方的第一表面處理層160。因此，于后續(xù)應(yīng)用與芯片(未繪示)的接合制作工藝中，焊球(未繪示)與第二開口 182b之間可具有較大的對位裕度，有助于提高對位精準(zhǔn)度。
[0064]圖5繪示為本發(fā)明一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖5，在本實施例中，芯片封裝結(jié)構(gòu)200a包括圖1的封裝載板100a、至少一芯片210以及多個焊球220。芯片210配置于封裝載板IOOa上。焊球220a配置于粘著層130a的第一開口 132a內(nèi)，其中芯片210通過焊球220a與位于中介基材120a的第二接墊124a上方的第一表面處理層160電連接。此處的芯片210可以是一集成電路芯片，其例如為一繪圖芯片、一記憶體芯片、一半導(dǎo)體芯片等單一芯片或是一芯片模塊；或者是一光電芯片，例如是一發(fā)光二極管(LED)芯片或一激光二極管芯片等，于此并不加以限制。由于本實施例的芯片封裝結(jié)構(gòu)200a采用圖1的封裝載板100a，因此本實施例的芯片封裝結(jié)構(gòu)200a可具有較薄的封裝厚度，可符合現(xiàn)今輕、薄、短、小的趨勢。
[0065]圖6繪示為本發(fā)明另一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。請同時參考圖5與圖6，本實施例的芯片封裝結(jié)構(gòu)200a與圖5的芯片封裝結(jié)構(gòu)200a相似，惟二者主要差異之處在于:本實施例的封裝載板為圖2的具有第二防焊層180a的封裝載板100b。詳細來說，芯片210配置于封裝載板IOOb上。焊球220b配置于第二防焊層180a的第二開口 182a與粘著層130a的第一開口 132a內(nèi)，其中芯片210通過焊球220b與位于中介基材120a的第二接墊124a上方的第一表面處理層160電連接。此處，第二開口 182a的孔徑實質(zhì)上大于第一開口 132a的孔徑，且第二開口 182a也暴露出位于中介基材120b的第二接墊124b上方的第一表面處理層160。因此，焊球220b與第二開口 182a之間可具有較大的對位裕度，有助于提聞對位精準(zhǔn)度。
[0066]此外，于其他未繪示的實施例中，也可選用于如前述實施例所提及的粘著層130a、具有內(nèi)埋于介電層IlOb的粘著層130b、中介基材120a、120b、第二防焊層180a、180b，本領(lǐng)域的技術(shù)人員當(dāng)可參照前述實施例的說明，依據(jù)實際需求而自行選用及搭配前述構(gòu)件，以達到所需的技術(shù)效果。
[0067]綜上所述，本發(fā)明的粘著層的設(shè)置可視一種保護層與/或防焊層，可保護中介基材的第二接墊以避免損壞。再者，由于本發(fā)明的中介基材是內(nèi)埋于介電層內(nèi)，且增層結(jié)構(gòu)是配置于介電層上，因此本發(fā)明的封裝載板除了可具有較薄的厚度外，也可將中介基材的接墊密度扇出(fan-out)，進而增加產(chǎn)品的應(yīng)用層面。換言之，本發(fā)明的封裝載板可視為一高布線密度的封裝載板。此外，采用本發(fā)明的封裝載板的芯片封裝結(jié)構(gòu)可具有較薄的封裝厚度，可符合現(xiàn)今輕、薄、短、小的趨勢。
[0068]雖然結(jié)合以上實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，故本發(fā)明的保護范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種封裝載板，包括: 介電層，具有彼此相對的第一表面與第二表面； 中介基材，內(nèi)埋于該介電層中，且具有彼此相對的第三表面與第四表面、多個第一接墊以及多個第二接墊，其中該些第一接墊位于該第三表面上，而該些第二接墊位于該第四表面上； 粘著層，配置于該中介基材的該第四表面上，且具有多個第一開口，其中該些第一開口暴露出該中介基材的該些第二接墊；以及 增層結(jié)構(gòu)，配置于該介電層的該第一表面上，且與該中介基材的該些第一接墊電連接。
2.如權(quán)利要求1所述的封裝載板，其中該粘著層設(shè)置于該介電層的該第二表面及該中介基材的該第四表面上，且覆蓋該介電層的該第二表面及該中介基材的該第四表面，其中，該粘著層具有多個第一開口，以暴露出該中介基材的該些第二接墊。
3.如權(quán)利要求1所述的封裝載板，其中該粘著層內(nèi)埋于該介電層內(nèi)，且該粘著層的一下表面與該介電層的該第二表面切齊。
4.如權(quán)利要求1所述的封裝載板，其中該中介基材包括一具有直通硅晶穿孔的中介晶片。
5.如權(quán)利要求1所述的封裝載板，其中還包括第一防焊層，配置于該增層結(jié)構(gòu)上，且暴露出部分該增層結(jié)構(gòu)。
6.如權(quán)利要求1所述的封裝載板，其中該中介基材包括至少一絕緣層、至少二個圖案化導(dǎo)電層以及多個導(dǎo)電通孔，該些圖案化導(dǎo)電層分別配置于該絕緣層的相對兩表面上，且該些圖案化導(dǎo)電層通過該些導(dǎo)電通孔電連接，而位于相對兩外側(cè)的該絕緣層上的該些圖案化導(dǎo)電層定義出該些第一接墊與該些第二接墊。
7.如權(quán)利要求1所述的封裝載板，還包括多個第一表面處理層，分別配置于該些第二接墊上。
8.如權(quán)利要求1所述的封裝載板，還包括第二防焊層，配置于該粘著層上，其中該第二防焊層具有多個第二開口，該些第二開口分別暴露出該些第一開口。
9.如權(quán)利要求1所述的封裝載板，其中設(shè)置于該介電層的該第一表面上的該增層結(jié)構(gòu)具有上下兩表面，包括至少一保護層、多個第三接墊、多個第四接墊以及多個導(dǎo)電通孔，其中該些第三接墊配置于該增層結(jié)構(gòu)的下表面，并與該中介基材的該些第一接墊電連接，該些第四接墊配置于該增層結(jié)構(gòu)的上表面，其中該些導(dǎo)電通孔電連接該些第三接墊與該些第四接墊。
10.一種芯片封裝結(jié)構(gòu),包括: 如權(quán)利要求1-9其中之一所述的封裝載板； 至少一芯片，配置于該封裝載板上；以及 多個焊球，配置于該粘著層的該第一開口內(nèi)，其中該芯片通過該些焊球與該些第二接墊電連接。
【文檔編號】H01L23/14GK103779284SQ201210405017
【公開日】2014年5月7日 申請日期:2012年10月22日 優(yōu)先權(quán)日:2012年10月22日
【發(fā)明者】陳明志, 胡迪群 申請人:欣興電子股份有限公司