專利名稱：用于互連堆棧式集成電路裸片的電路及方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及集成電路，且更特定來說涉及一種用于向及從堆棧式配置中 的多個(gè)集成電路裸片路由信號的電路及方法。
背景技術(shù)：
集成電路制作于半導(dǎo)體襯底的晶片上。在已在所述晶片上制作所述集成電路之 后，將其"單個(gè)化"，即彼此分離，以提供多個(gè)半導(dǎo)體裸片。通常將每一半導(dǎo)體裸片
置于具有由接合線連接到制作于所述裸片上的相應(yīng)接合墊的外部可接近端子的封裝中。
每一集成電路封裝最常見包含單個(gè)集成電路裸片。然而，有時(shí)需要將兩個(gè)或更多 個(gè)集成電路裸片置于單個(gè)封裝中。舉例來說，如果所述集成電路是存儲(chǔ)器裝置，例如 快閃存儲(chǔ)器裝置，那么所述存儲(chǔ)器裝置的所需容量可超過存儲(chǔ)器裝置裸片的當(dāng)前可用
容量。舉例來說，如果用戶需要16GB的快閃存儲(chǔ)器裝置且快閃存儲(chǔ)器裝置裸片的最 大可用容量僅為8 GB，那么可通過將兩個(gè)所述存儲(chǔ)器裝置裸片置于封裝中來提供16 GB的快閃存儲(chǔ)器裝置。
可使用各種技術(shù)將多個(gè)存儲(chǔ)器裝置裸片封裝在一起。 一種常見技術(shù)是將所述裸片 中的一者或一者以上堆棧在另一者頂部上，此稱作"堆棧式裸片"配置。然而，在堆 棧式裸片配置中，僅頂部裸片通?？山咏杂糜谙蚣皬乃雎闫酚晒β始靶盘?。通 常不能夠直接將信號路由到下部裸片上的接合墊，因?yàn)樯喜柯闫采w所述下部裸片上 的接合墊?？赏ㄟ^以在空間上反映上部裸片的配置的配置制作下部裸片且通過將下部 裸片上側(cè)向下翻轉(zhuǎn)使得其接合墊面向下來使所述下部裸片上的接合墊可接近。然而， 此技術(shù)將要求制造兩個(gè)不同版本的裸片一上部裸片配置及下部裸片配置。然而經(jīng)濟(jì)考 慮因素使得此方法是不期望的。此外，此方法將不允許堆棧多于兩個(gè)裸片，因?yàn)橹虚g 裸片上的接合墊將不可接近。
以解決以上問題的方式堆棧裸片的最常見方法是在所述裸片上制作額外接合墊。 上部裸片上的額外接合墊連接到穿過所述裸片延伸到形成在所述裸片的下部表面上的 墊的互連件。所述上部裸片的下部表面上的接合墊連接到下部裸片的上部表面上的相 應(yīng)接合墊以允許通過制作于所述上部裸片上的額外接合墊向及從所述下部裸片耦合信 號。舉例來說，數(shù)據(jù)信號(例如，數(shù)據(jù)位0的數(shù)據(jù)信號D0)被施加到制作于上部裸片 上的接合墊，且其也通過所述互連件被施加到制作于下部裸片上的對應(yīng)接合墊，所述下部裸片直接位于所述上部裸片上的接合墊下方?？梢源朔绞綄?shù)據(jù)信號施加到兩個(gè) 裸片，因?yàn)樵谀承┭b置(例如，存儲(chǔ)器裝置)中，所述信號是為兩個(gè)裸片所共用的。 可為多個(gè)堆棧式存儲(chǔ)器裝置裸片所共用的其它信號是地址信號及時(shí)鐘信號。接地及功 率通常也將為兩個(gè)裸片所共用。然而，某些其它信號不為兩個(gè)裸片所共用且必須改為 個(gè)別地施加到每一裸片。舉例來說，在存儲(chǔ)器裝置的背景下，必須將個(gè)別地單獨(dú)的芯
片選擇CS、時(shí)鐘啟用CKE及裸片上終止ODT信號施加到每一裸片。另外，制作于每 一裸片上的阻抗ZR墊必須單獨(dú)可接近。
通常使用圖1中所示的現(xiàn)有技術(shù)方法單獨(dú)將信號施加到堆棧式裸片，但應(yīng)理解， 圖1僅顯示通常施加到堆棧式存儲(chǔ)器裝置裸片的幾個(gè)信號。如圖1中所示，上部裸片 10堆棧在相同的下部裸片12上。每一裸片10、 12的上部表面16已在其上形成相應(yīng) 的接合墊20、 22對，以用于為裸片IO、 12兩者所共用的信號。舉例來說，可由接合 墊20接收DO信號及從接合墊20傳輸DO信號，且可由接合墊22接收地址信號AO 的位。接合墊20、 22連接到也制作于每一裸片10、 12的上部表面16上的相應(yīng)電路 24。還參照圖2，接合墊20、 22通過延伸穿過裸片10、 12且連接到制作于每一裸片 10、 12的下部表面36上的相應(yīng)墊30、 32的相應(yīng)互連件26、 28連接。在墊30、 32分 別直接在接合墊20、 22下方的情況下，上部裸片10的接合墊30、 32可分別直接位于 在下部裸片12的上部表面16上的接合墊20、 22的頂部上。因此，施加到上部裸片 10上的接合墊20、 22及/或從所述接合墊20、 22接收的信號可被施加到下部裸片12 上的接合墊20、 22及/或從所述接合墊20、 22接收。
如上所述，必須個(gè)別地將某些信號施加到裸片10、 12中的每一者。進(jìn)一步參照 圖1，上部裸片10的芯片選擇CS信號被施加到接合墊40a，上部裸片10的時(shí)鐘啟用 CKE信號被施加到接合墊42a，上部裸片10的裸片上終止ODT信號被施加到接合墊 44a，且上部裸片10的阻抗測試節(jié)點(diǎn)ZR通過接合墊46a可用，所有所述接合墊連接 到制作于相應(yīng)裸片10、 12的上部表面16上的電路24。然而，分別對應(yīng)于接合墊40a、 42a、 44a、 46a的額外接合墊40b、 42b、 44b、 46b也制作于每一裸片10、 12的上部 表面Ji。這些接合墊40b、 42b、 44b、 46b用于下部裸片12的CS、 CKE及ODT信號 以及ZR測試節(jié)點(diǎn)。進(jìn)一步參照圖2，接合墊40b、 42b、 44b、 46b連接到穿過裸片10、 12延伸到制作于裸片10、 12中的每一者的下部表面36上的相應(yīng)墊50、 52、 54、 56 的相應(yīng)互連件46、 47、 48、 49。此配置允許將分別被施加到上部裸片10的接合墊40b、 42b、 44b的CS、 CKE及ODT信號施加到下部裸片12的接合墊40b、 42b、 44b，且 允許將通過上部裸片10的接合墊46b可接近的ZR測試節(jié)點(diǎn)施加到下部裸片12的接 合墊46b。然而，不能夠?qū)⒔雍蠅|40b、 42b、 44b、 46b連接到制作于裸片10、 12上 的電路24，否則被施加到上部裸片10的接合墊40b、 42b、 44b的CS、 CKE及ODT 信號及上部裸片10的ZR測試點(diǎn)將被耦合到制作于裸片10、 12兩者上的電路24?？?通過制作具有與上部裸片10不同的地貌的下部裸片12來解決此問題，例如，將下部 裸片12的電路24耦合到接合墊40b、 42b而不是耦合到接合墊40a、 42a。然而，如上所述，由于經(jīng)濟(jì)原因，通常需要使裸片IO、 12兩者彼此相同。
通常通過在上部裸片10的下部表面36與下部裸片12的上部表面16之間定位絕 緣重分布層60來解決上述問題。重分布層60具有制作于重分布層60的上部表面69 上的墊62、 64、 66、 68，且所述墊分別與制作于上部裸片10的下部表面36上的墊50、 52、 54、 56對準(zhǔn)并接觸。墊62、 64、 66、 68通過相應(yīng)的導(dǎo)體70、 72、 74、 76分別耦 合到制作于重分布層60的下部表面88上的墊80、 82、 84、 86。墊80、 82、 84、 86 分別與制作于下部裸片12的上部表面36上的接合墊40a、 42b、 44b、 46b對準(zhǔn)并接觸。 因此，上部裸片10的CS、 CKE、 ODT及ZR接合墊40b、 42b、 44b、 46b耦合到下部 裸片12的接合墊40a、 42a、 44b、 46b，接合墊40a、 42a、 44b、 46b耦合到制作于下 部裸片12上的電路24。
使用重分布層60 (在必要時(shí))產(chǎn)生一些不期望的結(jié)果。不僅存在制作重分布層 60的費(fèi)用及將其與裸片10、 12組裝的費(fèi)用，而且其還形成用于施加到上部裸片10的 信號的信號路徑，所述信號路徑可顯著長于用于施加到下部裸片12的信號的信號路 徑。舉例來說，施加到下部裸片12的CS、 CKE及ODT信號的路徑長度增加了上部 裸片10上的墊40b、 42b、 44b與下部裸片12上的墊40b、 42b、 44b之間的距離。因 此，上部裸片IO可在與下部裸片12可響應(yīng)于信號的時(shí)間不同的時(shí)間響應(yīng)于信號，此 可產(chǎn)生不期望的結(jié)果。
因此需要一種用于單獨(dú)向及/或從堆棧式集成電路裸片路由信號的經(jīng)改進(jìn)技術(shù)。


圖1是顯示用于向及/或從堆棧式集成電路裸片路由信號的現(xiàn)有技術(shù)的示意圖。 圖2是圖1中所示的堆棧式集成電路裸片沿圖1的線2-2截取的截面圖。 圖3是顯示根據(jù)本發(fā)明的實(shí)施例用于向及/或從堆棧式集成電路裸片路由信號的 技術(shù)的示意圖。
圖4是圖3中所示的堆棧式集成電路裸片沿圖3的線4-4截取的截面圖。
圖5是顯示根據(jù)本發(fā)明的另一實(shí)施例用于向及/或從堆棧式集成電路裸片路由信
號的技術(shù)的示意圖。
圖6是圖5中所示的堆棧式集成電路裸片沿圖5的線6-6截取的截面圖。
圖7是顯示根據(jù)本發(fā)明的另一實(shí)施例用于向及/或從堆棧式集成電路裸片路由信
號的技術(shù)的示意圖。
圖8是使用如圖3-7中所示或根據(jù)本發(fā)明的某個(gè)其它實(shí)施例的一對堆棧式裸片的 系統(tǒng)的實(shí)施例的框圖。
具體實(shí)施例方式
根據(jù)本發(fā)明的實(shí)施例用于單獨(dú)向及/或從堆棧式集成電路裸片路由信號的經(jīng)改進(jìn)技術(shù)顯示于圖3中。出于簡明及清晰的目的，圖3僅顯示兩個(gè)堆棧式集成電路裸片100、 102，但應(yīng)理解可彼此上下地堆棧額外裸片。裸片IOO、 102是彼此相同的。此外，圖 3僅顯示向及/或從裸片100、 102耦合的為裸片100、 102兩者所共用的一個(gè)數(shù)據(jù)信號 DO及一個(gè)地址信號AO。然而，應(yīng)理解，為裸片IOO、 102兩者所共用的大致較大數(shù)目 的信號可使用相同技術(shù)向及/或從裸片100、 102耦合。圖3還僅顯示個(gè)別地耦合到裸 片IOO、 102的三個(gè)信號CS、 CKE及ODT，及在裸片100、 102中個(gè)別地接近的一個(gè) 測試點(diǎn)ZR。此外，應(yīng)理解，可個(gè)別地向及/或從每一裸片100、 102耦合大致較大數(shù)目 的信號，且可使用相同技術(shù)接近額外的個(gè)別接近的測試點(diǎn)。
參照圖3，裸片IOO、 102中的每一者包括用于個(gè)別耦合到裸片100、 102的信號 中的每一者及用于在裸片100、 102中個(gè)別接近的每一測試點(diǎn)的一對接合墊。具體來說， 提供一對接合墊110a、 b以用于將CS信號分別施加到上部及下部裸片lOO、 102，提 供一對接合墊112a、 b以用于將CKE信號分別施加到上部及下部裸片100、 102，且 提供另一對接合墊114a、 b以用于將ODT信號分別施加到上部及下部裸片100、 102。 最后，提供一對接合墊116a、 b以用于分別在上部及下部裸片100、 102中接近ZR測 試點(diǎn)。提供單個(gè)接合墊120以用于向及從裸片100、 102兩者路由DO信號，且提供單 個(gè)接合墊122以用于將AO信號路由到裸片100、 102兩者。應(yīng)回想到，這些信號DO 及AO為裸片IOO、 102兩者所共用。
制作于裸片100、 102上的每一對接合墊通過相應(yīng)的可控制阻抗裝置耦合到共用 節(jié)點(diǎn)。具體來說，接合墊110a、 b通過相應(yīng)的可控制阻抗裝置130a、 b耦合到節(jié)點(diǎn)140， 接合墊112a、 b通過相應(yīng)的可控制阻抗裝置132a、 b耦合到節(jié)點(diǎn)142，接合墊114a、 b 通過相應(yīng)的可控制阻抗裝置134a、 b耦合到節(jié)點(diǎn)144，且接合墊116a、 b通過相應(yīng)的 可控制阻抗裝置136a、 b耦合到節(jié)點(diǎn)146。節(jié)點(diǎn)140-146連接到制作于裸片100、 102 上的相應(yīng)電路150。
還參照圖4，接合墊110b、 112b、 114b、 116b通過相應(yīng)的晶片互連件160、 162、 164、 166連接到制作于裸片100、 102中的每一者的下部表面上的相應(yīng)墊170、 172、 174、 176。墊170、 172、 174、 176與接合墊110b、 112b、 114b、 116b對準(zhǔn)。因此， 當(dāng)將上部裸片100置于下部裸片102的頂部上時(shí)，上部裸片100的墊170、 172、 174、 176可直接接觸下部裸片102的接合墊110b、 112b、 114b、 116b。上部裸片100的接 合墊110b、 112b、 114b、 116b因此耦合到下部裸片102的接合墊110b、 112b、 114b、 116b。
用于DO信號的接合墊120及用于AO信號的接合墊122也通過相應(yīng)的晶片互連 件190、 192連接到制作于裸片100、 102中的每一者的下部表面上的相應(yīng)墊196、 198。 墊196、 198與接合墊120、 122對準(zhǔn)。因此，當(dāng)將上部裸片100置于下部裸片102的 頂部上時(shí)，上部裸片100的墊196、 198可直接接觸下部裸片102的接合墊120、 122。 上部裸片100的接合墊120、 122因此以實(shí)質(zhì)上與圖1及2中所示的現(xiàn)有技術(shù)堆棧裸片 10、 12相同的方式耦合到下部裸片102的接合墊120、 122。在操作中，在制作期間且在進(jìn)行封裝以制作裸片中的每一者(上部裸片100或下 部裸片102)之前選擇性地閉合可控制的阻抗裝置130-136。具體來說，針對上部裸片 100，閉合可控制的阻抗裝置130a、 132a、 134a、 136a (即，處于低阻抗)且斷開可控 制的阻抗裝置130b、 132b、 134b、 D6b (即，處于高阻抗)。相反，針對下部裸片102， 閉合可控制的阻抗裝置130b、 132b、 134b、 136b且斷開可控制的阻抗裝置130a、 132a、 134a、 136a。因此，接合墊110a、 112a、 114a、 116a連接到制作于上部裸片100上的 電路150，且上部裸片100上的接合墊110b、 112b、 114b、 116b與制作于上部裸片100 上的電路150隔離。上部裸片100上的接合墊110b、 112b、 114b、 116b改為連接到制 作于下部裸片102上的電路150，且制作于下部裸片102上的接合墊110a、 112a、 114a、 116a與制作于上部裸片100上的電路150隔離。因此，可通過將信號施加到接合墊 110a、 112a、 114a、 116a來將所述信號施加到上部裸片100的電路150，且可通過將 信號施加到接合墊110b、 112b、 114b、 116b來將所述信號施加到下部裸片102的電路 150。
可控制的阻抗裝置130-136可以是各種裝置。在一些實(shí)施例中，可控制的阻抗裝 置130-136可以是在制作期間如上所述選擇性地加以修整的激光熔絲。在其它實(shí)施例 中，可控制的阻抗裝置130-136可以是在制作期間如上所述選擇性地加以修整的反熔 絲。所屬領(lǐng)域的技術(shù)人員將明了可用作可控制的阻抗裝置130-136的其它裝置。如下 文參照圖5所述，可控制的阻抗裝置130-136也可以是半導(dǎo)體裝置，例如晶體管。
根據(jù)另一實(shí)施例的一對堆棧裸片200、 202顯示于圖5及6中。此實(shí)施例使用圖3 及4中所示的堆棧裸片100、 102中所使用的許多相同組件及結(jié)構(gòu)。因此，出于簡明及 清晰的目的，將針對這些共用組件及結(jié)構(gòu)使用相同的參考數(shù)字，且將不重復(fù)對其功能 及操作的解釋。裸片200、 202通過使用用于將形成在上部裸片200上的接合墊110a、 112a、 114a、 116a分別與形成在下部裸片202上的接合墊110a、 112a、 114a、 116a連 接的額外晶片互連件而不同于圖3及4中所示的裸片100、 102。上部裸片200的接合 墊110a、 112a、 114a、 116a以實(shí)質(zhì)上與上部裸片200的接合墊110b、 112b、 114b、 116b 分別連接到下部裸片202的接合墊110b、 112b、 114b、 116b相同的方式分別連接到下 部裸片202的接合墊110a、 112a、 114a、 116a。具體來說，接合墊110a、 112a、 114a、 116a通過相應(yīng)的晶片互連件210、 212、 214、 216連接到制作于裸片200、 202中的每 一者的下部表面上的相應(yīng)墊220、 222、 224、 226。當(dāng)將上部裸片200置于下部裸片202 的頂部上時(shí)，上部裸片200的墊220、 222、 224、 226直接接觸下部裸片202的接合墊 110a、 112a、 114a、 116a。上部裸片200的接合墊110a、 112a、 114a、 116a因此耦合 到下部裸片202的接合墊110b、 112b、 114b、 116b。
如上所述，制作于下部裸片202上的可控制阻抗裝置130a-136a通常是斷開的。 分別施加到上部及下部裸片200、 202的接合墊110a、 112a、 114a、 116a的信號因此 通常不被施加到下部裸片202上的電路150。然而，互連件210、 212、 214、 216及相 應(yīng)墊220、 222、 224、 226向接合墊110a、 112a、 114a、 116a增加電容，使得接合墊110a、 112a、 114a、 116a處的電容與接合墊110b、 112b、 114b、 116b處的電容匹配。 因此，施加到上部裸片200的信號可具有與施加到下部裸片202的信號大致相同的計(jì) 時(shí)特性。
盡管在圖3-6中僅顯示成對的堆棧裸片100、 102及200、 202，但可以與圖3-6 中所示的方式類似的方式堆棧額外數(shù)目的裸片。大體來說，具有M個(gè)信號墊的N個(gè) 裸片可通過在所述裸片中的每一者上包括N * M個(gè)接合墊及通過晶體管來堆棧，其中 N是大于1的正整數(shù)，且M是大于或等于1的正整數(shù)。舉例來說，通過在裸片中的每 一者上制作16個(gè)接合墊及通過晶體管可將兩個(gè)信號施加到八個(gè)堆棧式裸片(未顯示)。
如上所述，可控制的阻抗裝置130-136可以是半導(dǎo)體裝置，例如晶體管。參照圖 7，在本發(fā)明的另一實(shí)施例中，接合墊110a、 b通過相應(yīng)的晶體管240a、 b耦合到節(jié)點(diǎn) 140，接合墊112a、 b通過相應(yīng)的晶體管242a、 b耦合到節(jié)點(diǎn)142，接合墊114a、 b通 過相應(yīng)的晶體管244a、 b耦合到節(jié)點(diǎn)144，且接合墊116a、 b通過相應(yīng)的晶體管246a、 b耦合到節(jié)點(diǎn)146。如上文所解釋，節(jié)點(diǎn)140-146連接到制作于裸片100、 102上的相 應(yīng)電路150。所述晶體管對中的每一者中的第一晶體管240a、 242a、 244a、 246a的柵 極連接到第一節(jié)點(diǎn)250，且所述晶體管對中的每一者中的第二晶體管240b、242b、244b、 246b的柵極連接到第二節(jié)點(diǎn)252。在一些實(shí)施例中，制作于裸片100、 102中的每一者 上的電路150包括熔絲、反熔絲或其它經(jīng)編程以確定所述裸片是上部裸片100還是下 部裸片102的非易失性電路元件。舉例來說，此類熔絲或反熔絲可在通過常規(guī)方式進(jìn) 行封裝期間經(jīng)電編程或通過激光編程。舉例來說，所述熔絲、反熔絲或電路150中的 其它非易失性電路元件可向第一節(jié)點(diǎn)250施加高啟用信號且向第二節(jié)點(diǎn)252施加低啟 用信號，從而使所述裸片為上部裸片100。另一方面，所述熔絲、反熔絲或電路150 中的其它非易失性電路元件可向第一節(jié)點(diǎn)250施加低啟用信號且向第二節(jié)點(diǎn)252施加 高啟用信號，從而使所述裸片為下部裸片102。所述啟用電壓優(yōu)選地具有充分大于施 加到晶體管240-246的任一信號的量值使得所述晶體管可通過所述信號的全量值。因 此，可通過將信號施加到接合墊110a、 112a、 114a、 116a來將所述信號施加到上部裸 片100的電路150，且可通過將信號施加到接合墊110b、 112b、 114b、 116b來將所述 信號施加到下部裸片102的電路150。
使用具有一對堆棧裸片的集成電路的系統(tǒng)260的實(shí)施例顯示于圖8中。系統(tǒng)260 包括處理器(未顯示)，例如其中所述處理器是處理器電路262的部分的一者。處理 器電路262可包括非易失性存儲(chǔ)器裝置270。存儲(chǔ)器裝置270包括封裝在外殼276中 且如上文參照圖3-7或根據(jù)本發(fā)明的某個(gè)其它實(shí)施例所解釋的那樣互連的一對堆棧裸 片272、 274。處理器電路262通過地址、數(shù)據(jù)及控制總線耦合到非易失性存儲(chǔ)器裝置 270以實(shí)現(xiàn)將數(shù)據(jù)寫入到非易失性存儲(chǔ)器裝置270及從非易失性存儲(chǔ)器裝置270讀取 數(shù)據(jù)。處理器及/或處理器電路262包括用于執(zhí)行各種處理功能(例如，執(zhí)行特定軟件 以執(zhí)行特定計(jì)算或任務(wù))的電路。系統(tǒng)260還包括耦合到處理器電路262的一個(gè)或一 個(gè)以上輸入裝置264以允許操作者與系統(tǒng)260介接。輸入裝置264的實(shí)例包括小鍵盤、觸摸屏幕及滾輪。系統(tǒng)260還包括耦合到處理器電路262的一個(gè)或一個(gè)以上輸出裝置 266以向操作者提供輸出信息。在一個(gè)實(shí)例中，輸出裝置266是向操作者提供視覺信 息的視覺顯示器。數(shù)據(jù)存儲(chǔ)裝置268也耦合到處理器電路262以存儲(chǔ)甚至在不向系統(tǒng) 260或不向數(shù)據(jù)存儲(chǔ)裝置268供應(yīng)電力時(shí)將要保存的數(shù)據(jù)。
自上文應(yīng)了解，盡管本文出于闡釋的目的已描述本發(fā)明具體實(shí)施例，但可在不背 離本發(fā)明的精神及范圍的情況下做出各種修改。因此，本發(fā)明不受除所附權(quán)利要求書 外的任何限制。
權(quán)利要求
1、一種集成電路裸片，其包含至少一個(gè)組的接合墊，其制作于所述裸片的表面上，每一組包括至少兩個(gè)接合墊；電路，其制作于所述裸片上；相應(yīng)的可控制阻抗裝置，其將每一組中的所述接合墊中的每一者連接到所述電路；及相應(yīng)的貫通晶片互連件，其從每一組中的所述接合墊中的至少一者延伸到所述裸片的與上面制作有所述接合墊的所述表面相對的表面。
2、 根據(jù)權(quán)利要求1所述的集成電路裸片，其進(jìn)一步包含制作于所述裸片的與上面制作有所述接合墊的所述表面相對的所述表面上且與相應(yīng)的貫通晶片互連件接觸的至少一個(gè)墊。
3、 根據(jù)權(quán)利要求1所述的集成電路裸片，其中相應(yīng)的貫通晶片互連件從每一組中的所有所述接合墊延伸到所述裸片的與上面制作有所述接合墊的所述表面相對的所述表面。
4、 根據(jù)權(quán)利要求1所述的集成電路裸片，其中所述接合墊由所述可控制阻抗裝置中的相應(yīng)者通過共用節(jié)點(diǎn)連接到所述電路。
5、 根據(jù)權(quán)利要求1所述的集成電路裸片，其中所述可控制阻抗裝置中的每一者包含相應(yīng)的晶體管。
6、 根據(jù)權(quán)利要求1所述的集成電路裸片，其中所述可控制阻抗裝置中的每一者包含熔絲。
7、 一種集成電路裸片，其包含多個(gè)組的接合墊，其制作于所述裸片的表面上，所述組中的每一者包括至少兩個(gè)接合墊；相應(yīng)的通過晶體管，其將所述接合墊中的每一者連接到所述電路，連接到每一組中的對應(yīng)接合墊的所述晶體管使其柵極彼此連接且連接到相應(yīng)的控制節(jié)點(diǎn)；電路，其制作于所述裸片上，所述電路控制可編程以選擇性地向所述控制節(jié)點(diǎn)中的一者施加啟用電壓以使連接到每一組中的對應(yīng)接合墊的所述晶體管導(dǎo)電的裝置；及相應(yīng)的貫通晶片互連件，其從所述組中的每一者中的所述接合墊中的至少一者延伸到所述裸片的與上面制作有所述接合墊的所述表面相對的表面。
8、 根據(jù)權(quán)利要求7所述的集成電路裸片，其進(jìn)一步包含制作于所述裸片的與上面制作有所述接合墊的所述表面相對的所述表面上且與所述貫通晶片互連件中的相應(yīng)者接觸的墊。
9、 根據(jù)權(quán)利要求7所述的集成電路裸片，其中相應(yīng)的貫通晶片互連件從所述組中的每一者中的所有所述接合墊延伸到所述裸片的與上面制作有所述接合墊的所述表面相對的所述表面。
10、 根據(jù)權(quán)利要求7所述的集成電路裸片，其中所述組中的每一者中的所述接合墊由所述通過晶體管中的相應(yīng)者通過相應(yīng)節(jié)點(diǎn)連接到所述電路。
11、 一種集成電路，其包含第一集成電路裸片，其具有制作于其中的電路及制作于所述集成電路裸片的表面上的至少一對接合墊，所述第一集成電路裸片進(jìn)一步具有將每一對中的所述接合墊中的每一者連接到所述電路的相應(yīng)可控制阻抗裝置，所述第一集成電路裸片進(jìn)一步具有從每一對中的所述接合墊中的至少一者延伸到所述集成電路裸片的與上面制作有所述接合墊的所述表面相對的表面的相應(yīng)貫通晶片互連件；第二集成電路裸片，其與所述第一集成電路裸片大致相同，所述第二集成電路裸片具有制作于其中的電路及制作于所述集成電路裸片的表面上的至少一對接合墊，所述第二集成電路裸片進(jìn)一步具有將每一對中的所述接合墊中的每一者連接到所述電路的相應(yīng)可控制阻抗裝置，所述第二集成電路裸片進(jìn)一步具有從每一對中的所述接合墊中的至少一者延伸到所述集成電路裸片的與上面制作有所述接合墊的所述表面相對的表面的相應(yīng)貫通晶片互連件，所述第二集成電路裸片經(jīng)定位使得所述第一集成電路裸片的每一對中的所述接合墊疊加在所述第二集成電路裸片的每一對中的對應(yīng)接合墊上，且所述第二集成電路裸片的所述對中的每一者中的至少一個(gè)接合墊與延伸穿過所述第一集成電路裸片的相應(yīng)貫通晶片互連件接觸；封裝，其包圍所述第一及第二集成電路裸片；及一組端子，可在所述封裝上從外部接近所述組端子，所述端子中的至少一些端子連接到所述第一集成電路裸片上的所述接合墊中的相應(yīng)者。
12、 根據(jù)權(quán)利要求11所述的集成電路，其進(jìn)一步包含制作于所述第一及第二集成電路裸片的與上面制作有所述接合墊的所述表面相對的所述表面上的若干墊，所述墊中的每一者與相應(yīng)的貫通晶片互連件接觸。
13、 根據(jù)權(quán)利要求11所述的集成電路，其中相應(yīng)的貫通晶片互連件從所述第一及第二集成電路裸片的每一組中的所有所述接合墊延伸到所述第一及第二集成電路裸片的分別與上面制作有所述接合墊的所述表面相對的所述表面。
14、 根據(jù)權(quán)利要求ll所述的集成電路，其中所述第一及第二集成電路裸片中的每一者上的所述接合墊由所述可控制阻抗裝置中的相應(yīng)者通過共用節(jié)點(diǎn)連接到所述電路。
15、 根據(jù)權(quán)利要求11所述的集成電路，其中所述可控制阻抗裝置中的每一者包含相應(yīng)的晶體管。
16、 根據(jù)權(quán)利要求ll所述的集成電路，其中所述可控制阻抗裝置中的每一者包含熔絲。
17、 根據(jù)權(quán)利要求ll所述的集成電路，其中制作于所述第一及第二集成電路裸片中的每一者上的所述電路包含存儲(chǔ)器裝置。
18、 一種堆棧大致相同的第一及第二集成電路裸片且向及/或從制作于所述集 成電路裸片上的相應(yīng)電路路由信號的方法，所述集成電路裸片中的每一者具有制作于相應(yīng)集成電路裸片上的多個(gè)接合墊對，所述方法包含將制作于所述第一集成電路裸片上的所述多個(gè)接合墊對中的每一者中的第一接合墊連接到制作于所述第一集成電路裸片上的所述電路；將制作于所述第二集成電路裸片上的所述多個(gè)接合墊對中的每一者中的第二接合墊連接到制作于所述第二集成電路裸片上的所述電路；通過向及/或從制作于所述第一集成電路裸片上的所述多個(gè)接合墊對中的每一者中的所述第一接合墊路由信號來向及/或從制作于所述第一集成電路裸片上的所述電路路由信號；及通過向及/或從制作于所述第一集成電路裸片上的多個(gè)接合墊對中的每一者中的第二接合墊路由信號來向及/或從制作于所述第二集成電路裸片上的所述電路路由信號，且穿過所述第一集成電路裸片將制作于所述第一集成電路裸片上的多個(gè)接合墊對中的每一者中的所述第二接合墊連接到制作于所述第一集成電路裸片上的多個(gè)接合墊對中的每一者中的對應(yīng)第二接合墊。
19、 根據(jù)權(quán)利要求18所述的方法，其中將制作于所述第一集成電路裸片上的所述多個(gè)接合墊對中的每一者中的所述第一接合墊連接到制作于所述第一集成電路裸片上的所述電路的所述動(dòng)作以及將制作于所述第二集成電路裸片上的所述多個(gè)接合墊對中的每一者中的所述第二接合墊連接到制作于所述第二集成電路裸片上的所述電路的所述動(dòng)作包含分別通過相應(yīng)的可控制阻抗裝置將制作于所述第一及第二集成電路裸片上的所述多個(gè)接合墊對中的每一者中的所述第一接合墊連接到制作于所述第一及第二集成電路裸片上的所述電路；分別通過相應(yīng)的可控制阻抗裝置將制作于所述第一及第二集成電路裸片上的所述多個(gè)接合墊對中的每一者中的所述第二接合墊連接到制作于所述第一及第二集成電路裸片上的所述電路；控制連接到制作于所述第一集成電路裸片上的所述第一接合墊的所述可控制阻抗裝置使得其具有低阻抗，且控制連接到制作于所述第一集成電路裸片上的所述第二接合墊的所述可控制阻抗裝置使得其具有高阻抗；及控制連接到制作于所述第二集成電路裸片上的所述第一接合墊的所述可控制阻抗裝置使得其具有高阻抗，且控制連接到制作于所述第二集成電路裸片上的所述第二接合墊的所述可控制阻抗裝置使得其具有低阻抗。
20、 根據(jù)權(quán)利要求19所述的方法，其中所述可控制阻抗裝置包含相應(yīng)的熔絲，其中控制所述可控制阻抗裝置使得其具有高阻抗的所述動(dòng)作包含斷開所述熔絲，且其中控制所述可控制阻抗裝置使得其具有低阻抗的所述動(dòng)作包含使所述熔絲原封不動(dòng)。
21、根據(jù)權(quán)利要求19所述的方法，其中所述可控制阻抗裝置包含相應(yīng)的晶體管，其中控制所述可控制阻抗裝置使得其具有低阻抗的所述動(dòng)作包含向所述晶體管的柵極施加啟用電壓。
全文摘要
通過經(jīng)由相應(yīng)的晶體管選擇性地將相同的堆棧式集成電路裸片中的每一者上的第一及第二接合墊耦合到制作于所述裸片上的相應(yīng)電路來向及從所述裸片路由信號。使連接到上部裸片的所述第一接合墊的晶體管導(dǎo)電，而使連接到所述上部裸片的所述第二接合墊的晶體管不導(dǎo)電。使連接到下部裸片的所述第二接合墊的晶體管導(dǎo)電，而使連接到所述下部裸片的所述第一接合墊的晶體管不導(dǎo)電。所述上部裸片的所述第二接合墊通過延伸穿過所述上部裸片的晶片互連件連接到所述下部裸片的所述第二接合墊。分別通過所述第一及第二接合墊向及從所述第一及第二裸片上的電路路由信號。
文檔編號H01L23/18GK101675515SQ200880014535
公開日2010年3月17日 申請日期2008年5月1日 優(yōu)先權(quán)日2007年5月4日
發(fā)明者威廉姆·瓊斯, 杰克·安德森 申請人:美光科技公司