專利名稱：具有低導(dǎo)通電阻的高電壓功率mosfet的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件，更具體涉及功率MOSFET器件。
背景技術(shù)：
功率MOSFET器件用于如汽車電子系統(tǒng)、電源供給以及電源管理應(yīng)用中。這種器件應(yīng)該在斷態(tài)保持高電壓以及應(yīng)該在通態(tài)提供低壓降的強(qiáng)電流。
圖l圖示了N溝道功率MOSFET的典型結(jié)構(gòu)。在N+硅襯底2上形成的N-外延硅層l包含用于器件中的兩個(gè)MOSFET單元的p-體區(qū)5a和6a以及N+源區(qū)7和8。 P-體區(qū)5和6還可以包括深p-體區(qū)5b和6b。源區(qū)-體區(qū)電極12延伸橫穿外延層1的某些表面部分，以接觸源區(qū)和體區(qū)。在圖1中，通過(guò)延伸至上半導(dǎo)體表面的部分N-外延層l形成用于兩個(gè)單元的N-型
3漏區(qū)。在N+襯底2的底部提供漏電極(未單獨(dú)示出)。在部分源區(qū)和體區(qū)以及體區(qū)之間的漏區(qū)表面上設(shè)置包括如二氧化硅和多晶硅的介質(zhì)的
絕緣柵電極18。
圖l所示的常規(guī)MOSFET的導(dǎo)通電阻很大程度上由外延層l中的漂移區(qū)阻抗決定。漂移區(qū)阻抗由外延層l的摻雜和層厚度決定。但是，為了增加器件的擊穿電壓，外延層l的摻雜濃度必須被減小，而層厚度必須被增加。圖2中的曲線20示出了作為常規(guī)MOSFET的擊穿電壓函數(shù)的每單位面積的導(dǎo)通電阻。不幸地，如曲線20所示，隨著其擊穿電壓增加，器件的導(dǎo)通電阻迅速地增加。當(dāng)MOSFET在較高電壓下工作時(shí)，尤其在大于幾百伏的電壓下工作時(shí)，阻抗的這種快速增加存在問(wèn)題。
圖3示出了設(shè)計(jì)為在較高電壓下工作時(shí)具有減小的導(dǎo)通電阻的MOSFET。在1998年的IEDM的會(huì)議論文集第683頁(yè)、文件號(hào)26.2中公開(kāi)了這種MOSFET。除了該MOSFET包括從體區(qū)5和6底下延伸到器件的漂移區(qū)中的p-型摻雜區(qū)40和42之外，該MOSFET類似于圖2所示的常規(guī)MOSFET。限定漂移區(qū)中的列的p-型摻雜區(qū)40和42被n-型摻雜列分開(kāi)，該n-型摻雜列被鄰近p-摻雜區(qū)40和42的部分外延層l限定。相反摻雜類型的交替列使得反向電壓不僅在垂直方向上增加，如在常規(guī)MOSFET中，而且水平方向方向也增加。結(jié)果，該器件可以獲得與常規(guī)器件相同的反向電壓，減小了外延層l的層厚度并增加了漂移區(qū)中的摻雜濃度。圖2中的曲線25示出了作為圖3所示的MOSFET的擊穿電壓函數(shù)的每單位面積的導(dǎo)通電阻。顯然，在較高工作電壓下，該器件的導(dǎo)通電阻相對(duì)于圖l中所示的器件實(shí)質(zhì)上減小，隨擊穿電壓基本上線性地增加。
圖3所示器件的增強(qiáng)工作特性是基于晶體管的漂移區(qū)中的電荷補(bǔ)償。亦即，通過(guò)增加相反摻雜類型的列，漂移區(qū)中的摻雜實(shí)質(zhì)上增加例如一個(gè)數(shù)量級(jí)或更多，以及附加的電荷被平衡。因此晶體管的截止電壓保持不變。當(dāng)器件處于其導(dǎo)通狀態(tài)時(shí)，相反摻雜類型電荷補(bǔ)償列不會(huì)有助于電流導(dǎo)電。晶體管的這些希望的性能關(guān)鍵取決于在相反摻雜類型的相鄰列之間實(shí)現(xiàn)的電荷補(bǔ)償程度。不幸地，由于在它們的制造過(guò)程中限制工藝參數(shù)的控制，因此難以避免列的摻雜劑梯度的不均勻性。例如，穿過(guò)列和襯底之間的界面以及列和p-體區(qū)之間的界面的擴(kuò)散將導(dǎo)致接近那些界面的部分列的摻雜劑濃度變化。
可以用包括多個(gè)外延淀積步驟工藝順序制造圖3中所示的結(jié)構(gòu)，每個(gè)之后引入適當(dāng)?shù)膿诫s劑。不幸地，執(zhí)行外延淀積步驟是昂貴的，且因此制造這些結(jié)構(gòu)是昂貴的。
由此，希望提供一種制造圖3中所示的MOSFET結(jié)構(gòu)的方法，該方法需要最小數(shù)量的外延淀積步驟，以便它可以廉價(jià)制造，而且還允許充分的控制工藝參數(shù)，以便在器件的漂移區(qū)中的相反摻雜類型的相鄰列中可以實(shí)現(xiàn)高度的電荷補(bǔ)償。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供一種功率MOSFET，包括第一導(dǎo)電類型的襯底。在襯底上淀積同樣是第一導(dǎo)電類型的外延層。在外延層中設(shè)置第一和第二體區(qū)并限定它們之間的漂移區(qū)。該體區(qū)具有第二導(dǎo)電類型。分別在第一和第二體區(qū)中設(shè)置第一導(dǎo)電類型的第一和第二源區(qū)。在外延層的漂移區(qū)中的體區(qū)下面設(shè)置多個(gè)溝槽。從第一和第二體區(qū)朝襯底延伸的溝槽填有薄氧化層和多晶半導(dǎo)體材料(例如，多晶硅)，該材料包
括第二導(dǎo)電類型的摻雜劑。薄氧化層溶入外延層中，摻雜劑從溝槽擴(kuò)散到鄰近溝槽的部分外延層中，多晶半導(dǎo)體材料變?yōu)閱尉Р牧?，因此形成使得反向電壓在水平方向以及垂直方向都增加的p-型摻雜區(qū)。
根據(jù)本發(fā)明的另一方面，提供一種用于形成功率MOSFET的方法。該方法首先提供第一導(dǎo)電類型的襯底，以及在襯底上淀積外延層。外延層具有第一導(dǎo)電類型。在外延層中形成第一和第二體區(qū)，以限定其間的漂移區(qū)。該體區(qū)具有第二導(dǎo)電類型。在第一和第二體區(qū)中分別形成第一導(dǎo)電類型的第一和第二源區(qū)。在外延層的漂移區(qū)中形成多個(gè)溝槽。在溝槽中外延地淀積具有第二導(dǎo)電類型的摻雜劑的材料。溝槽從第一和第二體區(qū)朝著襯底延伸。在溝槽的壁和底部上形成二氧化硅層。在溝槽中淀積具有第二導(dǎo)電類型的摻雜劑的多晶半導(dǎo)體材料。通過(guò)加熱使二氧化硅層溶入外延層。使至少部分摻雜劑從溝槽擴(kuò)散到鄰近溝
槽的部分外延層中，多晶半導(dǎo)體材料變?yōu)閱尉Р牧稀?br>

圖l示出了現(xiàn)有技術(shù)中常規(guī)功率MOSFET結(jié)構(gòu)的剖面圖。
圖2示出了作為常規(guī)功率MOSFET和根據(jù)本發(fā)明構(gòu)成的MOSFET的擊穿電壓函數(shù)的每單位面積的導(dǎo)通電阻，其中示出了具有圖l的摻雜劑分布的垂直DMOS晶體管的特定導(dǎo)通電阻。
圖3示出了設(shè)計(jì)為在與圖1所描繪的結(jié)構(gòu)相同的電壓下工作時(shí)每單位面積具有更低的導(dǎo)通電阻的MOSFET結(jié)構(gòu)，其中示出了具有較低導(dǎo)通電阻的高電壓垂直DMOS晶體管的摻雜劑分布。
圖4-6示出了根據(jù)本發(fā)明構(gòu)成的功率MOSFET的各個(gè)實(shí)施例的相關(guān)部分，其中圖4示出了從填有富摻雜劑介質(zhì)的溝槽擴(kuò)散的摻雜剖面，圖5示出了從含有被后續(xù)氧化的摻雜多晶硅的溝槽擴(kuò)散的摻雜剖面，圖6示出了從含有摻雜多晶硅以及淀積介質(zhì)的溝槽擴(kuò)散的摻雜剖面。
圖7示出了根據(jù)本發(fā)明構(gòu)成的完整功率MOSFET。
具體實(shí)施例方式
根據(jù)本發(fā)明，通過(guò)首先刻蝕置于將設(shè)置p-型區(qū)40和42位置周圍中心的一對(duì)溝槽，形成圖3所示的p-型區(qū)40和42。接著用富摻雜劑材料填充溝槽。材料中的摻雜劑從溝槽向外擴(kuò)散，并進(jìn)入形成器件漂移區(qū)的相鄰?fù)庋訉?。外延層的所得的摻雜部分形成p-型區(qū)。填充溝槽的材料連同沒(méi)有從溝槽往外擴(kuò)散的摻雜劑一起留在最終的器件中。由此，應(yīng)該選擇材料，以便它不會(huì)不利地影響器件的性能。可以用于填充溝槽的材料的示例性材料包括多晶硅或介質(zhì)，如二氧化硅。
圖4-6示出了可以用來(lái)填充在外延硅層l中形成的溝槽44和46的幾種不同材料的組合。盡管圖4-6示出了溝槽44和46、外延層1以及襯底2，為了清楚，圖4-6沒(méi)有示出包括P-體區(qū)和源區(qū)的功率MOSFET結(jié)構(gòu)的上部。在圖4所示的本發(fā)明的實(shí)施例中，溝槽44和46填有摻雜介質(zhì)，如硼摻雜的二氧化硅。在填充溝槽之后，硼擴(kuò)散到相鄰的外延層l中，以形成p-型區(qū)40和42。填充溝槽的硼摻雜二氧化硅留在最終的MOSFET器件中。
在圖5所示的本發(fā)明的實(shí)施例中，用多晶硅，即摻有硼的多晶硅至少部分地填充溝槽。在填充溝槽之后，硼擴(kuò)散到相鄰的外延層l中，以形成p-型區(qū)40和42。填充溝槽的剩下的硼摻雜多晶硅留在最終的MOSFET器件中?？蛇x地，在執(zhí)行擴(kuò)散步驟之后可以全部或部分地氧化多晶硅，以形成二氧化硅。由此，在最終MOSFET器件中剩下的溝槽填有介質(zhì)，例如二氧化硅和任何剩余的多晶硅。在另一可選方案中，溝槽中的任意硼摻雜多晶硅在升溫時(shí)再次結(jié)晶，以形成單晶硅。在此情況下，最終MOSFET器件中剩下的溝槽填有與二氧化硅或其它介質(zhì)結(jié)合的單晶硅或單晶硅。
在其中采用多晶硅填充溝槽然后再結(jié)晶的本發(fā)明的那些實(shí)施例中，通過(guò)在淀積多晶硅之前在溝槽的壁和底部上形成二氧化硅薄層可以易于再結(jié)晶。以此方式，可以很好地控制隨后在二氧化硅上淀積的多晶硅的晶粒尺寸。由此，當(dāng)多晶硅再結(jié)晶時(shí)，給定時(shí)間和溫度獲得的結(jié)晶度大于不存在二氧化硅時(shí)可達(dá)到的結(jié)晶度。換句話說(shuō)，二氧化硅通過(guò)很好地控制兩種狀態(tài)之間的過(guò)渡有助于影響多晶硅上的單晶結(jié)構(gòu)。在適當(dāng)?shù)耐嘶饻囟认略俳Y(jié)晶多晶硅之前，通過(guò)提高溫度可以有效地除去二氧化硅層，以便二氧化硅溶入外延層l的硅中(當(dāng)然假定外延層具有低于其固溶度的氧濃度)。結(jié)果，多晶硅將與形成外延層l的單晶硅直接接觸。由于多晶硅的退火溫度超過(guò)約1050。C，以及二氧化硅溶于硅的溫度超過(guò)約950。C，因此可以方便地同時(shí)執(zhí)行退火和溶解步驟。
在圖5所示的本發(fā)明的實(shí)施例中，首先用摻雜多晶硅部分地填充溝槽44和46，接著淀積介質(zhì)以完全填充溝槽。在填充溝槽之后，硼擴(kuò)散
7到相鄰的外延層l中，以形成p-型區(qū)40和42。剩下的硼摻雜多晶硅和填充溝槽的介質(zhì)留在最終的MOSFET器件中。有時(shí)在高溫下再結(jié)晶硼摻雜的多晶硅，以形成單晶硅。由此，用單晶硅和介質(zhì)填充最終的MOSFET器件中剩下的溝槽。
圖7示出了根據(jù)本發(fā)明構(gòu)成的最終功率MOSFET。該MOSFET包括襯底2、外延層l、 p-體區(qū)5a和6a、深p-體區(qū)5b和6b、源區(qū)7和8、以及其中分別設(shè)置溝槽44和46的p-型區(qū)40和42。 P-型區(qū)40和42限定由n-型摻雜列分開(kāi)的列。還示出了包括氧化層48和多晶硅層49的柵電極以及包括金屬層50的源區(qū)-體區(qū)電極。
在本發(fā)明的又一個(gè)實(shí)施例中，可以用外延地淀積的材料(如摻雜硅)填充溝槽44和46。在某些情況下可以有利地采用外延淀積，因?yàn)樗鼫p小缺陷形成和增強(qiáng)溝槽中的摻雜劑梯度的控制，以便可以實(shí)現(xiàn)更好的均勻性。如前面所述，摻雜劑梯度的控制是重要的，因?yàn)樵谳^高工作電壓下減小器件的導(dǎo)通電阻關(guān)鍵取決于在相反摻雜類型的相鄰列之間實(shí)現(xiàn)的電荷補(bǔ)償度。由此，盡管本發(fā)明的該實(shí)施例需要利用附加的外延淀積步驟，它可以有利地允許實(shí)現(xiàn)更好的電荷補(bǔ)償。
可以根據(jù)任意常規(guī)處理技術(shù)制造圖7中所示的本發(fā)明的功率MOSFET。例如，可以執(zhí)行下面的一系列示例性步驟，以形成圖7中描繪的功率MOSFET。
首先，通過(guò)用氧化層覆蓋外延層l的表面形成氧化物掩模層，然后通常露出并構(gòu)圖氧化物掩模層，以留下限定溝槽44和46的位置的掩模部分。用反應(yīng)離子刻蝕通過(guò)掩模開(kāi)口干刻蝕溝槽至一般為10-40微米范圍的深度?？梢?平滑"每個(gè)溝槽的側(cè)壁，以消除由反應(yīng)離子刻蝕工藝引起的損壞。在溝槽44和46以及掩模部分上生長(zhǎng)犧牲二氧化硅層。通過(guò)緩沖氧化刻蝕或HF刻蝕除去犧牲層和掩模部分，以致所得的溝槽用先前提及的任意材料(如多晶硅、二氧化硅、硅或其組合物)
填充溝槽44和46。在淀積過(guò)程中，多晶硅或氧化物一般摻有摻雜劑，如硼。執(zhí)行后續(xù)擴(kuò)散步驟，以將摻雜劑擴(kuò)散到溝槽外面并進(jìn)入周圍的外延層中。如果留在溝槽中的材料是多晶硅，那么它可以被氧化或再結(jié)晶。如前面所述，如果多晶硅再次結(jié)晶，那么在淀積多晶硅之前在溝槽中首先淀積二氧化硅薄層是有利的。
為了制造DMOS晶體管本身，首先形成厚場(chǎng)氧化物。接下來(lái)，掩模和刻蝕將接收摻雜劑或被柵極(有源區(qū))覆蓋的區(qū)域。生長(zhǎng)柵氧化物，淀積、掩模并刻蝕多晶硅。
接下來(lái)，在注入硼之后，使用光刻膠掩模工藝形成限定體區(qū)5a和6a的構(gòu)圖掩模層。該順序被重復(fù)，以形成深體區(qū)5b和6b。然后通過(guò)掩模、注入和擴(kuò)散工藝形成源區(qū)7和8。例如，可以在80KeV下用砷注入源區(qū)至一般在2xl0"至1.2xl0"/cr^的濃度范圍內(nèi)。注入之后，砷擴(kuò)散到約0.5至2.0微米的深度。深p-體區(qū)的深度一般約為2.5至5微米的范圍，而體區(qū)的深度約為l-3微米的范圍。然后用淀積的氧化物涂敷該結(jié)構(gòu)。通過(guò)形成和構(gòu)圖氧化層形成接觸開(kāi)口以常規(guī)方式完成DMOS晶體管。此外淀積和掩模金屬層50，以限定源區(qū)-體區(qū)和柵電極。此外，使用焊盤(pán)掩模限定焊盤(pán)接觸。最后，在襯底的底表面上形成漏極接觸層(未示出)。
應(yīng)當(dāng)注意，盡管在先前描述的工藝中，在形成p體區(qū)和深p-體區(qū)之前形成溝槽，但是本發(fā)明更通常包含其中在形成溝槽之前或形成任意或全部剩下的摻雜區(qū)之后的工序。此外，盡管公開(kāi)了用于制造功率MOSFET的具體工藝順序，但是也可以使用在本發(fā)明的范圍內(nèi)的其他工藝順序。
根據(jù)本發(fā)明構(gòu)成的功率MOSFET器件提供超過(guò)由常規(guī)技術(shù)構(gòu)成的現(xiàn)有技術(shù)器件的許多優(yōu)點(diǎn)。例如，p-型區(qū)的垂直摻雜劑梯度非常接近零。通過(guò)改變引入的摻雜劑量以及擴(kuò)散步驟中使用的熱周期數(shù)目和持續(xù)時(shí)間可以精確地控制水平摻雜劑梯度。而且，可以改變引入的摻雜劑量和橫向摻雜劑梯度，以優(yōu)化器件的擊穿電壓和導(dǎo)通電阻。
在圖7所示的本發(fā)明的實(shí)施例中，在體區(qū)下面形成p-型溝槽。但是，不是每個(gè)p-型溝槽需要具有與之相關(guān)的體區(qū)，特別在管芯的周邊或包含焊盤(pán)或互連的區(qū)域中。
盡管在此具體地圖示和描述了各種實(shí)施例，應(yīng)當(dāng)理解，在不脫離本發(fā)明的精神和想要的范圍條件下對(duì)本發(fā)明的改進(jìn)和改變都被上述教導(dǎo)所覆蓋且落在所附權(quán)利要求的范圍內(nèi)。例如，根據(jù)本發(fā)明的功率
MOSFET中各個(gè)半導(dǎo)體區(qū)的導(dǎo)電性可以與在此描述的相反。此外，盡管在此描述的本發(fā)明存在至少兩個(gè)體區(qū)，兩個(gè)源區(qū)以及兩個(gè)溝槽，但是根據(jù)MOS柵器件的具體幾何形狀也可以制造具有一個(gè)或多個(gè)這些區(qū)域的器件。
權(quán)利要求
1.一種高電壓MOSFET，其包括第一導(dǎo)電類型的襯底；在所述襯底上淀積的外延層，所述外延層具有第一導(dǎo)電類型；在外延層中形成的第一和第二體區(qū)，其間限定漂移區(qū)，所述體區(qū)具有第二導(dǎo)電類型；分別在所述第一和第二體區(qū)中形成的第一導(dǎo)電類型的第一和第二源區(qū)；以及在外延層的所述漂移區(qū)形成的第一和第二溝槽，所述第一和第二溝槽分別從第一和第二體區(qū)朝著襯底延伸；在所述溝槽的表面上形成的二氧化硅層；在所述溝槽中的二氧化硅上淀積的摻有第二導(dǎo)電類型的摻雜劑的多晶硅，所述多晶硅填充所述溝槽；至少部分所述的摻雜劑從所述溝槽擴(kuò)散到鄰近溝槽的部分外延層中；以及通過(guò)再結(jié)晶至少部分所述的多晶硅形成的單晶硅。
2. 根據(jù)權(quán)利要求1所述的高電壓MOSFET，其中再結(jié)晶所述多晶硅包括退火所述多晶硅，所述外延層具有在溶解溫度時(shí)低于其固溶度的氧濃度，并且所述二氧化硅溶入所述外延層中。
全文摘要
提供一種具有低導(dǎo)通電阻的高電壓功率MOSFET，該MOSFET包括第一導(dǎo)電類型的襯底(2)。在襯底(2)上淀積也是第一導(dǎo)電類型的外延層(1)。在外延層(1)中設(shè)置第一和第二體區(qū)(5，6)并限定其間的漂移區(qū)。體區(qū)具有第二導(dǎo)電類型。在第一和第二體區(qū)(5，6)分別設(shè)置第一導(dǎo)電類型的第一和第二源區(qū)(7，8)。在外延層的漂移區(qū)中的體區(qū)下面設(shè)置多個(gè)溝槽。從第一和第二體區(qū)朝襯底延伸的溝槽填有薄氧化層和多晶半導(dǎo)體材料，例如，多晶硅，該材料包括第二導(dǎo)電類型的摻雜劑。薄氧化層溶入外延層，摻雜劑從溝槽擴(kuò)散到鄰近溝槽的部分外延層中，多晶半導(dǎo)體材料轉(zhuǎn)變?yōu)閱尉Р牧?，由此形成使得反向電壓在水平方向和垂直方向都增加的p-型摻雜區(qū)。
文檔編號(hào)H01L21/66GK101567384SQ20091000188
公開(kāi)日2009年10月28日 申請(qǐng)日期2003年2月20日 優(yōu)先權(quán)日2002年2月20日
發(fā)明者理查德·A·布朗夏爾 申請(qǐng)人:通用半導(dǎo)體公司