專(zhuān)利名稱(chēng)：降低翹曲的芯片布局及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片布局及其方法，并且尤其涉及一種降低翹曲(Warpage)的芯 片布局及其方法。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，集成電路(也稱(chēng)為IC、微電路或芯片)的生產(chǎn)主要包括三個(gè)階 段制造晶圓、在晶圓上形成集成電路以及封裝集成電路。集成電路通過(guò)半導(dǎo)體制程(諸如 微影制程)而大量制造于單一晶圓上。此晶圓可切割成許多片，而各片可稱(chēng)之為晶粒，于其 上則制造有功能性電路。晶粒通過(guò)晶粒上的焊墊而與載體電性連接，以形成芯片封裝結(jié)構(gòu)。在芯片封裝制程中，通常會(huì)于焊墊上形成凸塊(Bump)使其電性連接至載體，藉以 降低信號(hào)雜訊、提高襯墊電極密度以及獲得較薄的封裝外形。而芯片封裝制程主要有卷 帶自動(dòng)粘合(Tape Automated Bonding，TAB)、芯片軟板接合(chip on film，COF)及芯 片玻璃接合(Chip on Glass, COG)制程，其通常應(yīng)用于安裝液晶顯示器(Liquid Crystal Display，IXD)及等離子顯示器(Plasma Display)等平面顯示器的驅(qū)動(dòng)芯片。芯片玻璃接合制程為將驅(qū)動(dòng)芯片上的凸塊作為接合點(diǎn)而與玻璃相接。芯片玻璃接 合制程使用各向異性導(dǎo)電膠膜(Anisotropic Conductive Film，ACF)貼附于玻璃上的搭載 部位。在驅(qū)動(dòng)芯片與玻璃兩者經(jīng)畫(huà)像系統(tǒng)的對(duì)位校準(zhǔn)后，直接將驅(qū)動(dòng)芯片與玻璃上的導(dǎo)電 端子進(jìn)行預(yù)壓合及加熱加壓的熱壓合動(dòng)作以完成接合。由于芯片玻璃接合制程直接安裝驅(qū) 動(dòng)芯片于玻璃上，減少了卷帶的使用及內(nèi)外引腳接合制程，因此具有低成本與制程容易的 優(yōu)點(diǎn)。然而，由于芯片與玻璃膨脹系數(shù)的不同及結(jié)構(gòu)體幾何上的不對(duì)稱(chēng)，因此在兩者進(jìn) 行熱壓合時(shí)，極易造成芯片翹曲，而使陣列排列的凸塊電極與下方玻璃上的接腳的密合發(fā) 生困難，進(jìn)而降低整體良率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種芯片布局及其方法，其可降低芯片封裝制程中所產(chǎn)生 翹曲現(xiàn)象。本發(fā)明提出一種適于芯片封裝制程的芯片布局。此芯片布局包括應(yīng)用電路及多個(gè) 第一凸塊。應(yīng)用電路配置于芯片的一區(qū)域，而多個(gè)第一凸塊配置于芯片的第一側(cè)邊。第一 凸塊之間的最大凸塊間距小于芯片的寬度的1. 1倍。在本發(fā)明的一實(shí)施例中，上述的芯片布局還包括多個(gè)虛擬凸塊，分別配置于最大 凸塊間距內(nèi)。在本發(fā)明的一實(shí)施例中，上述的芯片布局還包括多個(gè)第二凸塊，其分別配置于芯 片的第一側(cè)邊，且平行于第一凸塊。第二凸塊之間的凸塊間距小于最大凸塊間距，且多個(gè)虛 擬凸塊分別配置于凸塊間距內(nèi)。本發(fā)明提出一種適于芯片封裝制程的芯片布局方法。首先，提供一芯片，其中一應(yīng)用電路配置于該芯片的一區(qū)域。接著，在芯片的第一側(cè)邊形成多個(gè)第一凸塊，其中第一凸塊 之間的最大凸塊間距小于芯片的寬度的1. 1倍。在本發(fā)明的一實(shí)施例中，上述的芯片布局方法還包括在最大凸塊間距內(nèi)形成多個(gè) 虛擬凸塊。在本發(fā)明的一實(shí)施例中，上述的芯片布局還包括在芯片的第一側(cè)邊形成多個(gè)第二 凸塊，其中第二凸塊平行于第一凸塊，且第二凸塊之間凸塊間距小于最大凸塊間距。基于上述，本發(fā)明的芯片布局使第一凸塊的最大凸塊間距小于芯片寬度1. 1倍及 /或配置虛擬凸塊來(lái)增加接合點(diǎn)，得以改善芯片在封裝制程中所產(chǎn)生的翹曲現(xiàn)象。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式 作詳細(xì)說(shuō)明如下。


圖1為本發(fā)明的一實(shí)施例的芯片布局的俯視圖；圖2為本發(fā)明的另一實(shí)施例的芯片布局的俯視圖；圖3為本發(fā)明的另一實(shí)施例的芯片布局的俯視圖；圖4為本發(fā)明的一實(shí)施例的芯片布局方法的流程圖。主要元件符號(hào)說(shuō)明100、200、300 芯片110:應(yīng)用電路100a、200a 第一側(cè)邊100b,200b 第二側(cè)邊A、B:區(qū)域Bl、Bla、Blb 第一凸塊B2、B2a、B2b 第二凸塊D1、D2:虛擬凸塊L、L，凸塊間距Lmax、Lmax，最大凸塊間距S401 S405 本發(fā)明的實(shí)施例的芯片布局方法的步驟
具體實(shí)施例方式圖1為本發(fā)明的一實(shí)施例的芯片布局的俯視圖。請(qǐng)參照?qǐng)D1，芯片100包括應(yīng)用電 路110、第一凸塊B1以及第二凸塊B2，其中第一凸塊B1與第二凸塊B2例如是以高電導(dǎo)性 及良好延展性的焊錫(Solder)或金所制成的。應(yīng)用電路110配置于芯片100的一區(qū)域，其 可為邏輯電路或者類(lèi)比電路，以進(jìn)行數(shù)據(jù)處理或者數(shù)據(jù)轉(zhuǎn)換。第一凸塊B1及第二凸塊B2 配置于芯片100的第一側(cè)邊100a，以使芯片100電性連接至載體，且第二凸塊B2平行于第 一凸塊B1，其中載體例如為軟性印刷電路板(flexible printed circuit)。一般而言，應(yīng)用電路110可配置于芯片100的中央?yún)^(qū)域，以使信號(hào)傳輸?shù)淖呔€順 暢。而且，應(yīng)用電路110于芯片上布局的區(qū)塊可改變其形狀，填補(bǔ)芯片100上空余的布局空 間，例如第一凸塊B1及/或第二凸塊B2于芯片100中央?yún)^(qū)域的間隙所形成的區(qū)域A。其你中，第一凸塊B1之間的凸塊間距Lmax為芯片100上所形成的凸塊間的最大間距，且第二凸 塊B2之間的凸塊間距L小于第一凸塊B1之間的最大凸塊間距Lmax。在芯片封裝制程中，芯片100其整體的應(yīng)力分布受到凸塊的個(gè)數(shù)及凸塊配置位置 所影響，而有受力不均的情形產(chǎn)生。舉例來(lái)說(shuō)，當(dāng)?shù)谝煌箟KB1與玻璃基板上的接腳進(jìn)行半 導(dǎo)體接合制程時(shí)(例如芯片玻璃接合制程)，位于最大凸塊間距Lmax的兩端的第一凸塊 Bla與Bib因具有較大的凸塊間距，而導(dǎo)致此處所受的應(yīng)力不同于其他位置，產(chǎn)生了所謂的 翹曲(Warpage)現(xiàn)象。此時(shí)，第一凸塊Bla與Bib無(wú)法與玻璃基板上的接腳緊密接合，很 有可能會(huì)出現(xiàn)傳輸信號(hào)斷路的問(wèn)題。因此，本實(shí)施例設(shè)計(jì)第一凸塊B1之間的最大凸塊間距 Lmax小于芯片的寬度的1. 1倍，來(lái)確保芯片100上的凸塊(包括第一凸塊B1和第二凸塊 B2)與玻璃基板上的接腳能緊密接合，其中芯片100的寬度為芯片100的第二側(cè)邊100b的 長(zhǎng)度，且第二側(cè)邊100b為第一側(cè)邊100a的鄰邊。圖2為本發(fā)明的另一實(shí)施例的芯片布局的俯視圖。請(qǐng)參照?qǐng)D2，芯片200與實(shí)施例 圖1的芯片100的不同之處在于芯片200還包括了多個(gè)虛擬凸塊D1及D2(于此僅示意地各 繪示兩個(gè))，且虛擬凸塊D1及D2分別配置于實(shí)施例圖1所示的最大凸塊間距Lmax內(nèi)與凸 塊間距L內(nèi)，其中虛擬凸塊D1及D2不具使芯片200與外部電路進(jìn)行數(shù)據(jù)傳輸?shù)墓δ?。?于凸塊之間的間距差異越大，凸塊于接合時(shí)所受的應(yīng)力越不平均，且翹曲現(xiàn)象會(huì)愈為嚴(yán)重。 本實(shí)施例配置虛擬凸塊D1及D2的方式，可降低凸塊之間的間距，例如將實(shí)施例圖1所示的 最大凸塊間距Lmax及凸塊間距L分別降低為實(shí)施例圖2所示最大凸塊間距Lmax’及凸塊 間距L’，進(jìn)而使最大凸塊間距Lmax’小于芯片200寬度的1. 1倍的限制下。藉此，使最大凸 塊間距Lmax兩端的第一凸塊Bla及Bib以及凸塊間距L兩端的第二凸塊B2a及B2b于接 合時(shí)所受的應(yīng)力均勻，而使其能與玻璃基板上的接腳緊密接合。另外，應(yīng)用電路210可配置于芯片200的中央?yún)^(qū)域，以使信號(hào)傳輸?shù)淖呔€順暢。此 應(yīng)用電路210于芯片上布局的區(qū)塊可改變其形狀，填補(bǔ)芯片200上空余的布局空間，例如 虛擬凸塊D1及/或虛擬凸塊D2于芯片200中央?yún)^(qū)域的間隙所形成的區(qū)域B。值得注意的 是，本實(shí)施例雖僅示意地繪示兩列沿著第一側(cè)邊200a排列的凸塊(即第一凸塊B1與第二 凸塊B2)，然而在其他實(shí)施例中，凸塊的列數(shù)并不受限于此。只要芯片200上的最大凸塊間 距Lmax的長(zhǎng)度小于芯片寬度的1. 1倍，則符合本發(fā)明的精神。圖3為本發(fā)明的另一實(shí)施例的芯片布局的俯視圖。請(qǐng)參照?qǐng)D3，芯片300與實(shí)施 例圖1的芯片100的不同之處在于芯片300還包括了多個(gè)虛擬凸塊D1及D2(于此僅示意 地各繪示兩個(gè))。虛擬凸塊D1分別取代接近最大凸塊間距Lmax兩側(cè)的第一凸塊B1 (例如 實(shí)施例圖1所示的第一凸塊Bla及Blb，于此不限定取代第一凸塊B1的個(gè)數(shù))，且虛擬凸塊 D2分別取代接近凸塊間距L兩側(cè)的第二凸塊B2 (例如實(shí)施例圖1所示的第一凸塊B2a及 B2b，于此不限定取代第二凸塊B2的個(gè)數(shù))。其中，虛擬凸塊D1及D2不具使芯片200與外 部電路進(jìn)行數(shù)據(jù)傳輸?shù)墓δ?。在最大凸塊間距Lmax小于芯片200寬度的1. 1倍的限制下， 可確保凸塊于接合時(shí)所受的應(yīng)力均勻及避免翹曲現(xiàn)象。依據(jù)上述實(shí)施例的說(shuō)明，在此可歸納為下列的方法流程。圖4為本發(fā)明的一實(shí)施 例的芯片布局方法的流程圖。請(qǐng)參照?qǐng)D2及圖4，首先提供一芯片200，且此芯片的一區(qū)域 配置有應(yīng)用電路110 (步驟S401)。接著，在芯片200的第一側(cè)邊100a形成第一凸塊B1，且 使第一凸塊B1之間的最大凸塊間距Lmax小于芯片200的寬度的1. 1倍，其中應(yīng)用電路110所配置的區(qū)域可位于最大凸塊間距Lmax所形成的范圍內(nèi)(步驟S403)。另外，于第一凸塊 B1之間的最大凸塊間距Lmax內(nèi)可形成多個(gè)虛擬凸塊D1 (步驟S405)或者如實(shí)施例圖3所 示的以虛擬凸塊D1取代接近最大凸塊間距兩側(cè)的第一凸塊B1，以確保芯片100與玻璃基板 能正確的接合，且避免翹曲現(xiàn)象的發(fā)生。綜上所述，上述實(shí)施例的芯片布局為設(shè)計(jì)凸塊間距的最大值須小于芯片寬度的 1. 1倍的限制下，以使芯片在進(jìn)行封裝制程時(shí)，芯片上的凸塊能與玻璃基板上的接腳緊密的 接合。另外，更可于凸塊間距內(nèi)形成虛擬凸塊，保持凸塊于接合時(shí)所受的應(yīng)力均勻。如此一 來(lái)，便可降低芯片在封裝制程中所產(chǎn)生的翹曲現(xiàn)象，確保信號(hào)傳輸?shù)耐暾浴ｋm然本發(fā)明已以實(shí)施例披露如上，但其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可以對(duì)本發(fā)明進(jìn)行各種各樣 的修改和變更，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
一種芯片(100)的布局，適于一芯片封裝制程，包括一應(yīng)用電路(110)，配置于所述芯片(100)的一區(qū)域；以及多個(gè)第一凸塊(B1)，配置于所述芯片(100)的一第一側(cè)邊，其中這些第一凸塊(B1)之間一最大凸塊間距(Lmax)小于所述芯片(100)的一寬度(W)的1.1倍。
2.如權(quán)利要求1所述的芯片布局，還包括多個(gè)虛擬凸塊(D1)，分別配置于所述最大凸塊間距(Lmax)內(nèi)。
3.如權(quán)利要求1所述的芯片布局，還包括多個(gè)虛擬凸塊(D1)，分別取代接近所述最大凸塊間距兩端的這些第一凸塊。
4.如權(quán)利要求1所述的芯片布局，還包括多個(gè)第二凸塊(B2)，分別配置于所述芯片(100)的所述第一側(cè)邊，且平行于這些第一 凸塊(B1)，其中這些第二凸塊(B2)之間一凸塊間距(L)小于所述最大凸塊間距(Lmax)；以 及多個(gè)虛擬凸塊(D2)，分別配置于所述凸塊間距(L)內(nèi)。
5.如權(quán)利要求1所述的芯片布局，還包括多個(gè)第二凸塊(B2)，分別配置于所述芯片(100)的所述第一側(cè)邊，且平行于這些第一 凸塊(B1)，其中這些第二凸塊(B2)之間一凸塊間距(L)小于所述最大凸塊間距(Lmax)；以 及多個(gè)虛擬凸塊(D2)，分別取代接近所述凸塊間距兩端的這些第二凸塊。
6.如權(quán)利要求1所述的芯片布局，其中所述芯片封裝制程為芯片玻璃接合(chipon glass, COG)制程。
7.如權(quán)利要求1所述的芯片布局，其中所述應(yīng)用電路為一邏輯電路或一類(lèi)比電路，且 所述區(qū)域位于所述芯片布局的中央。
8.如權(quán)利要求1所述的芯片布局，其中所述區(qū)域位于所述最大凸塊間距(Lmax)所形成 的范圍內(nèi)。
9.一種芯片布局方法，適于一芯片封裝制程，包括提供一芯片(100)，其中一應(yīng)用電路(110)配置于所述芯片(100)的一區(qū)域；以及形成多個(gè)第一凸塊(B1)于所述芯片(100)的一第一側(cè)邊，其中這些第一凸塊(B1)之 間一最大凸塊間距(Lmax)小于所述芯片(100)的一寬度(W)的1. 1倍，且所述區(qū)域包括所 述最大凸塊間距(Lmax)所形成的范圍。
10.如權(quán)利要求9所述的芯片布局方法，還包括形成多個(gè)虛擬凸塊(D1)于所述最大凸塊間距(Lmax)內(nèi)。
11.如權(quán)利要求9所述的芯片布局方法，還包括取代接近所述最大凸塊間距兩端的這些第一凸塊為多個(gè)虛擬凸塊(D1)內(nèi)。
12.如權(quán)利要求9所述的芯片布局方法，還包括形成多個(gè)第二凸塊(B2)于所述芯片(100)的所述第一側(cè)邊且平行于這些第一凸塊 (B1)，其中這些第二凸塊(B2)之間一凸塊間距(L)小于所述最大凸塊間距(Lmax)；以及形成多個(gè)虛擬凸塊(D2)于所述凸塊間距(L)內(nèi)。
13.如權(quán)利要求9所述的芯片布局方法，還包括形成多個(gè)第二凸塊(B2)于所述芯片(100)的所述第一側(cè)邊且平行于這些第一凸塊(Bl)，其中這些第二凸塊(B2)之間一凸塊間距(L)小于所述最大凸塊間距(Lmax)；以及 分別取代接近所述凸塊間距兩端的這些第二凸塊為多個(gè)虛擬凸塊(D2)。
14.如權(quán)利要求9所述的芯片布局方法，其中所述芯片封裝制程為芯片玻璃接合(chip on glass, COG)制程。
全文摘要
本文提出一種適于芯片封裝制程的降低翹曲的芯片布局及其方法。此芯片布局包括應(yīng)用電路及多個(gè)第一凸塊。應(yīng)用電路配置于芯片的一區(qū)域，而多個(gè)第一凸塊配置于芯片的第一側(cè)邊。第一凸塊之間的最大凸塊間距小于芯片的寬度的1.1倍。藉此，芯片在封裝過(guò)程中所存在的翹曲現(xiàn)象可以獲得降低。
文檔編號(hào)H01L21/603GK101800210SQ20091000403
公開(kāi)日2010年8月11日 申請(qǐng)日期2009年2月9日 優(yōu)先權(quán)日2009年2月9日
發(fā)明者林久順 申請(qǐng)人:奇景光電股份有限公司