專利名稱：溝槽式功率mosfet及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種溝槽式功率MOSFET的結(jié)構(gòu)及其制造方法。
背景技術(shù)：
目前，功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor,金屬 氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)已廣泛用于各類電子，通訊產(chǎn)品中，特別是一些開關(guān)電源電 路，其特點(diǎn)是低功耗、速度快等。而溝槽式(Trench)功率MOSFET由于其導(dǎo)電溝道在縱向方 向，所以與普通橫向MOSFET相比，在相同的面積下，具有更低的導(dǎo)通電阻。在開關(guān)電源的應(yīng)用中，功率MOSFET的柵電荷(gate charge)的大小直接影響著開 關(guān)頻率，低柵電荷的MOSFET會(huì)帶來更高的開關(guān)效能。雖然溝槽式(Trench)功率MOSFET的 導(dǎo)通電阻比普通橫向MOSFET小，但是由于溝槽式功率MOSFET本身制備工藝的限制，使得溝 槽式功率MOSFET的柵漏間電容比普通橫向MOSFET大很多。而柵漏電容直接決定著MOSFET 的柵電荷大小。在溝槽式功率MOSFET結(jié)構(gòu)中，雖然增加?xùn)沤^緣層厚度就能減少柵漏電容， 但更厚的柵絕緣層會(huì)增加?xùn)砰_啟電壓。因此對(duì)于溝槽式功率MOSFET的柵漏電容結(jié)構(gòu)的改 進(jìn)成為了研究重點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是為了減少溝槽式功率MOSFET的柵漏間電容，提供一 種溝槽式功率MOSFET及其制造方法。本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的一種溝槽式功率M0SFET，其包括一 N型襯底以及生長(zhǎng)于該襯底上的一 N型外延 層；一形成于該外延層上的P阱區(qū)域和一該P(yáng)阱區(qū)域之上的源區(qū)以及一覆蓋于該源區(qū)之 上的第一氧化層；一位于該源區(qū)之下的該P(yáng)阱區(qū)域中的P+注入?yún)^(qū)；其特點(diǎn)在于，其還包 括多個(gè)穿過該源區(qū)、該P(yáng)阱區(qū)域并與該外延層接觸的溝槽，其中，該溝槽底部具有厚度為 0. 15-0. 25um的加厚氧化層；其中，所述的N型可以替換為P型時(shí)，P同時(shí)替換為N ；換言之，本發(fā)明的溝槽式功 率MOSFET的另一技術(shù)方案為一種溝槽式功率M0SFET，其包括一 P型襯底以及生長(zhǎng)于該襯底上的一 P型外延 層；一形成于該外延層上的N阱區(qū)域和一該N阱區(qū)域之上的源區(qū)以及一覆蓋于該源區(qū)之 上的第一氧化層；一位于該源區(qū)之下的該N阱區(qū)域中的N+注入?yún)^(qū)；其特征在于，其還包 括多個(gè)穿過該源區(qū)、該N阱區(qū)域并與該外延層接觸的溝槽，其中，該溝槽底部具有厚度為 0. 15-0. 25um的加厚氧化層。其中，該加厚氧化層是在該溝槽內(nèi)淀積第二氧化層，之后刻蝕該第二氧化層使該 溝槽底部殘留的第二氧化層的厚度為0. 25-0. 4um，再生長(zhǎng)犧牲氧化層，之后去除該犧牲氧 化層得到的。其中，該第一氧化層為厚度為0. 6-0. Sum的二氧化硅層，該第二氧化層為厚度為1. 3-1. 6um的二氧化硅層，該犧牲氧化層為厚度為0. 05-0. Ium的二氧化硅層。其中，該襯底上生長(zhǎng)的N或P型外延層的厚度為5-lOum。其中，該溝槽寬度為0. 4-0. 6um、深度為lum_l. 6um，該溝槽是在該N型外延層上形
成一第三氧化層后，在該被覆第三氧化層的外延層上刻蝕得到的，其中該第三氧化層為厚 度為0. 6um的二氧化硅層。其中，該溝槽側(cè)壁淀積有柵氧化層，該柵氧化層為厚度為250-450A的二氧化硅， 以及該溝槽內(nèi)部淀積有具有N+或P+摻雜的多晶硅，該多晶硅的厚度為1. 3-1. 6um。其中，該MOSFET還包括一穿過該第一氧化層、該源區(qū)并與該P(yáng)+或N+注入?yún)^(qū)接觸 的槽式接觸孔，其中該槽式接觸孔中依次具有金屬鈦層、氮化鈦層和金屬鎢以及一被覆于 該第一氧化層之上的金屬層。其中，該接觸孔的寬度為0. 3-0. 4um,深度為0. 3-0. 35um,該金屬鈦層的厚度為 300A (A = IO-IOm),該氮化鈦層的厚度為1000A，填入的金屬鎢的厚度為8000-10000A，該金 屬層為銅鋁金屬，其厚度為3-4um。本發(fā)明還提供了一種上述的溝槽式功率MOSFET的制造方法，其特點(diǎn)在于，其包括 以下步驟步驟1 提供一 N型襯底，在該N型襯底上方形成一 N型外延層；步驟2 刻蝕溝槽并在該溝槽內(nèi)形成一厚度為0. 15-0. 25um的加厚氧化層；步驟3 在該N型外延區(qū)域上方形成一 P阱區(qū)域；步驟4 在該P(yáng)阱區(qū)域上方形成一源區(qū)；步驟5 在該P(yáng)阱區(qū)域形成一 P+注入?yún)^(qū)步驟6 在該源區(qū)之上淀積第一氧化層并平整其表面；其中，所述的N型替換為P型時(shí)，P同時(shí)替換為N;換言之，本發(fā)明的溝槽式功率 MOSFET的制造方法的另一技術(shù)方案為一種上述的溝槽式功率MOSFET的制造方法，其特點(diǎn)在于，其包括以下步驟步驟1 提供一 P型襯底，在該P(yáng)型襯底上方形成一 P型外延層；步驟2 刻蝕溝槽并在該溝槽內(nèi)形成一厚度為0. 15-0. 25um的加厚氧化層；步驟3 在該P(yáng)型外延區(qū)域上方形成一 N阱區(qū)域；步驟4 在該N阱區(qū)域上方形成一源區(qū)；步驟5 在該N阱區(qū)域形成一 N+注入?yún)^(qū)；步驟6 在該源區(qū)之上淀積第一氧化層并平整其表面。其中，步驟2中形成該加厚氧化層的步驟包括以下步驟步驟20 在該溝槽內(nèi)通過等離子增強(qiáng)化學(xué)氣相淀積淀積第二氧化層至該溝槽被 全部填充；步驟21 采用干法工藝刻蝕該第二氧化層使該溝槽底部殘留的第二氧化層的厚 度為 0. 25-0. 4um ；步驟22 通過熱氧化工藝生長(zhǎng)犧牲氧化層；步驟23 采用濕法工藝去除該犧牲氧化層并使該溝槽底部殘留的加厚氧化層的 厚度為 0. 15-0. 25um。其中，步驟2中刻蝕溝槽的步驟包括在該N或P型外延層上通過熱氧化工藝得到一第三氧化層，在該被覆第三氧化層的外延層上刻蝕溝槽。其中，步驟2之后步驟3之前還包括以下步驟在溝槽內(nèi)通過熱氧化工藝生長(zhǎng)厚度 為250-450A的柵氧化層，并通過低壓化學(xué)氣相沉積在該柵氧化層上淀積具有N+或P+摻雜 的多晶硅并采用等離子刻蝕使該溝槽之外無多晶硅殘留。其中，步驟3中通過注入P或N型離子和熱推進(jìn)形成P或N阱區(qū)域。其中，步驟4中通過注入N或P型離子和熱退火后形成源區(qū)。其中，步驟5中通過注入劑量為5-7el5/cm2、能量為70_90KeV氟化硼離子BF2或 N型離子，并在950-1050°C的溫度下進(jìn)行退火處理形成該P(yáng)+或N+注入?yún)^(qū)。其中，步驟6之后還包括以下步驟步驟7:刻蝕出槽式接觸孔，該槽式接觸孔穿過該第一氧化層、該源區(qū)并與該P(yáng)或N 阱區(qū)域接觸；步驟8 在該槽式接觸孔內(nèi)依次淀積金屬鈦、氮化鈦，經(jīng)熱退火后填入金屬鎢，并 磨平金屬鎢表面；步驟9:淀積金屬層。其中，步驟6中磨平該第一氧化層通過化學(xué)機(jī)械拋光完成，步驟7中通過等離子刻 蝕工藝形成該槽式接觸孔，步驟8中通過等離子增強(qiáng)化學(xué)氣相淀積完成金屬鈦、氮化鈦的 淀積，淀積完成后經(jīng)溫度為500°C的熱退火后填入金屬鎢，通過化學(xué)機(jī)械拋光磨平該金屬鎢 表面。本發(fā)明的積極進(jìn)步效果在于在不影響MOSFET開啟電壓的情況下降低了 MOSFET 的柵漏間電容，從而改善了其開關(guān)速度。


圖1為傳統(tǒng)溝槽式MOSFET的剖面圖。圖2為本發(fā)明溝槽式功率MOSFET的溝槽剖面圖。圖3至圖18為本發(fā)明制造溝槽式功率MOSFET各個(gè)工藝的步驟示意圖。
具體實(shí)施例方式傳統(tǒng)的溝槽式MOSFET剖面如圖1所示，整個(gè)溝槽4的柵氧化層8厚度基本均勻， 底部較薄的氧化層造成MOSFET柵漏間電容較大。圖2為本發(fā)明的溝槽式MOSFET溝槽剖面 圖，在溝槽4的底部形成相比側(cè)邊柵氧化層8更厚的氧化層6，以提高M(jìn)OSFET的柵漏間電容。下面根據(jù)圖3至圖18，給出本發(fā)明的實(shí)施例，并予以詳細(xì)描述，以使本領(lǐng)域的技術(shù) 人員更易于理解本發(fā)明的結(jié)構(gòu)特征和功能特色，而不是用來限定本發(fā)明的范圍。實(shí)施例一如圖3至圖14所示，本發(fā)明制造溝槽式功率MOSFET包括以下工藝步驟步驟1 參考圖3、圖4，采用摻雜為As的N+型襯底，在該襯底上生長(zhǎng)5_10um的外 延層2，該外延層2的優(yōu)選厚度為3-3. 5um,并使用熱氧化工藝在該外延層2上淀積6000A 的第三氧化層3 ；步驟2 參考圖4-圖9，刻蝕寬度為0. 4-0. 6um、深度為lum-1. 6um的溝槽4并在該溝槽4內(nèi)形成一厚度為0. 15-0. 25um的加厚氧化層6，其中，形成該加厚氧化層6的步驟 還包括步驟20 在該溝槽內(nèi)淀積第二氧化層5至該溝槽4被全部填充，具體過程參考圖 4、圖5和圖6，在該第三氧化層3上涂覆2um的光刻膠3a，經(jīng)曝光顯影后形成溝槽刻蝕窗 口 3b，接著用干法工藝刻蝕該第三氧化層3，然后再進(jìn)行溝槽4的刻蝕，該溝槽4的寬度為 0. 4-0. 6um、深度為lum-1. 6um，刻蝕完成后去除光刻膠，隨后采用等離子增強(qiáng)化學(xué)氣相淀積 工藝在該溝槽4中淀積厚度為1. 3-1. 6um的第二氧化層5以致該溝槽被全部充滿且無空洞 等缺陷；步驟21 參考圖7，刻蝕該第二氧化層5使該溝槽底部殘留的第二氧化層的厚度為 0. 25-0. 4um ；步驟22 參考圖8，采用熱氧化工藝生長(zhǎng)厚度500-1000A的犧牲氧化層7 ；步驟23:參考圖9，采用濕法工藝去除該犧牲氧化層7并使該溝槽底部殘留的加厚 氧化層6的厚度為0. 15-0. 25um。參考圖10、圖11和圖12，在步驟2的基礎(chǔ)上通過熱氧化工藝在溝槽4的側(cè)壁上生 長(zhǎng)柵氧化層8，該柵氧化層8的厚度為250-450A，并在該溝槽4內(nèi)通過低壓化學(xué)氣相沉積淀 積具有N+摻雜的多晶硅9，其厚度為13000-16000A，淀積溫度為620°C，并使用等離子刻蝕 工藝刻蝕表面的多晶硅以使該溝槽之外無多晶硅殘留，之后再進(jìn)行多晶硅退火，其溫度為 1000-1150°C ；步驟4 參考圖13，在P型注入?yún)^(qū)注入硼離子，并經(jīng)過2. 5小時(shí)的高溫 (1000-1150°。)熱推進(jìn)，形成P阱區(qū)域10 ；步驟5 參考圖14，在該P(yáng)阱10上方注入砷離子，在800-950°C的溫度下經(jīng)過1. 5 小時(shí)的退火形成一源區(qū)11;步驟6 在該源區(qū)之上淀積第一氧化層并平整其表面。其后續(xù)工藝與現(xiàn)有技術(shù)相同。如上所述，本發(fā)明的溝槽式功率MOSFET包括一 N型襯底1以及生長(zhǎng)于該襯底上 的一 N型外延層2 ；—形成于該外延層上的P阱區(qū)域10和一該P(yáng)阱區(qū)域之上的源區(qū)11以 及一覆蓋于該源區(qū)之上的第一氧化層12 ；—位于該源區(qū)之下的該P(yáng)阱區(qū)域中的P+注入?yún)^(qū) 15 ；其還包括多個(gè)穿過該源區(qū)、該P(yáng)阱區(qū)域并與該外延層接觸的溝槽4，其中，該溝槽底部具 有厚度為0. 15-0. 25um的加厚氧化層6。實(shí)施例二如圖3至圖18所示，本發(fā)明的另一實(shí)施例制造溝槽式功率MOSFET包括以下工藝 步驟本實(shí)施例二中方法的步驟1-5與實(shí)施例一相同，不同之處在于還包括以下步驟。步驟6 參考圖15、圖16，淀積厚度為1. 6-1. 7um第一氧化層12，并通過化學(xué)機(jī)械 拋光磨平該第一氧化層12，且該磨平后的第一氧化層12的厚度為6000-8000A，隨后進(jìn)行接 觸孔光刻以刻出接觸孔窗口 13，通過該接觸孔窗口 13采用等離子刻蝕工藝形成槽式接觸 孔14，該槽式接觸孔14穿過該第一氧化層12、該源區(qū)11并與該P(yáng)阱區(qū)域10接觸，且該槽 式接觸孔14的寬度為0. 3-0. 4um，深度為0. 3-0. 35um ；步驟7 參考圖17，在該P(yáng)阱區(qū)域通過該槽式接觸孔14進(jìn)行BF2離子注入以形成一 P+注入?yún)^(qū)15，其注入條件為注入劑量為5-7el5/cm2、能量為70-90Kev，并在溫度為 950-1050°C下進(jìn)行退火處理；步驟8 參考圖18，采用等離子增強(qiáng)化學(xué)氣相淀積在該槽式接觸孔內(nèi)依次淀積厚 度為300A的金屬鈦和厚度為1000A的氮化鈦(即Ti/TiN層17)，經(jīng)溫度為500°C的熱退火 后，填入厚度為8000-10000A的金屬鎢18，并通過化學(xué)機(jī)械拋光磨平該金屬鎢表面；步驟9 淀積厚度為3_4um的金屬銅鋁層16。其中，以上工藝步驟中所述的第一氧化層12、第二氧化層5、第三氧化層3、柵氧化 層8以及犧牲氧化層7均為二氧化硅。從上可知，本發(fā)明的溝槽式MOSFET包括一 N型襯底1以及生長(zhǎng)于該襯底上的一 N型外延層2 ；一形成于該外延層上2的P阱區(qū)域10和一該P(yáng)阱區(qū)域10之上的源區(qū)11 多個(gè)穿過該源區(qū)11、該P(yáng)阱區(qū)域10并與該外延層2接觸的寬度為0. 4-0. 6um、深 度為lum-1.6um的溝槽4，其中，該溝槽4底部具有厚度為0. 15-0. 25um的加厚氧化層6，該 溝槽側(cè)壁淀積有柵氧化層8，以及該溝槽內(nèi)部淀積有具有N+摻雜的多晶硅9 ；一位于該源區(qū)11之下的該P(yáng)阱區(qū)域10中的P+注入?yún)^(qū)15 ；—覆蓋于該源區(qū)11之上的第一氧化層12 ；一穿過該第一氧化層12、該源區(qū)11并與該P(yáng)+注入?yún)^(qū)15接觸的槽式接觸孔14，其 中該槽式接觸孔14中依次具有金屬鈦層、氮化鈦層(即Ti/TiN層17)和金屬鎢18 ；以及一被覆于該第一氧化層12之上的金屬層16。其中，該加厚氧化層6是在該溝槽4內(nèi)淀積第二氧化層5，之后刻蝕該第二氧化層 5使該溝槽4底部殘留的第二氧化層5的厚度為0. 25-0. 4um，再生長(zhǎng)犧牲氧化層7，之后去 除該犧牲氧化層7得到的。引入接觸孔的意義在于簡(jiǎn)化了刻蝕步驟，通過挖槽的工藝制備方法，讓源區(qū)接觸 孔穿過源擴(kuò)散區(qū)，直接引入阱(well)區(qū)，以保證阱(well)區(qū)與源極的良好接觸；同時(shí)采用 鎢作為填充材料，并在硅與鎢之間增加阻擋層，有效地阻止金屬與硅之間的互溶，防止了結(jié) 擊穿的發(fā)生。實(shí)施例三實(shí)施例二采用P型半導(dǎo)體，其原理與實(shí)施例一、實(shí)施例二相同，工藝步驟也與實(shí)施 例一相同，不同之處在于其采用的襯底為P型襯底，該襯底之上生長(zhǎng)的外延層為P型外延 層，位于外延層上方的阱為N阱區(qū)域，該N阱區(qū)域上方的源區(qū)為P+型源區(qū)，溝槽內(nèi)具有P+ 摻雜的多晶硅，槽式接觸孔下方的注入?yún)^(qū)為N+注入?yún)^(qū)，其余氧化層以及槽式接觸孔內(nèi)的填 充金屬均與實(shí)施例一、實(shí)施例二相同。雖然以上描述了本發(fā)明的具體實(shí)施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些 僅是舉例說明，在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下，可以對(duì)這些實(shí)施方式做出多種變 更或修改。因此，本發(fā)明的保護(hù)范圍由所附權(quán)利要求書限定。
8
權(quán)利要求
一種溝槽式功率MOSFET，其包括一N型襯底以及生長(zhǎng)于該襯底上的一N型外延層；一形成于該外延層上的P阱區(qū)域和一該P(yáng)阱區(qū)域之上的源區(qū)以及一覆蓋于該源區(qū)之上的第一氧化層；一位于該源區(qū)之下的該P(yáng)阱區(qū)域中的P+注入?yún)^(qū)；其特征在于，其還包括多個(gè)穿過該源區(qū)、該P(yáng)阱區(qū)域并與該外延層接觸的溝槽，其中，該溝槽底部具有厚度為0.15 0.25um的加厚氧化層；其中，所述的N型替換為P型時(shí)，P同時(shí)替換為N。
2.如權(quán)利要求1所述的溝槽式功率M0SFET，其特征在于，該加厚氧化層是在該溝 槽內(nèi)淀積第二氧化層，之后刻蝕該第二氧化層使該溝槽底部殘留的第二氧化層的厚度為 0. 25-0. 4um，再生長(zhǎng)犧牲氧化層，之后去除該犧牲氧化層得到的。
3.如權(quán)利要求2所述的溝槽式功率M0SFET，其特征在于，該第一氧化層為厚度為 0. 6-0. Sum的二氧化硅層，該第二氧化層為厚度為1. 3-1. 6um的二氧化硅層，該犧牲氧化層 為厚度為0. 05-0. Ium的二氧化硅層。
4.如權(quán)利要求1-3任意一項(xiàng)所述的溝槽式功率M0SFET，其特征在于，該襯底上生長(zhǎng)的 N或P型外延層的厚度為5-10um。
5.如權(quán)利要求1-3任意一項(xiàng)所述的溝槽式功率M0SFET，其特征在于，該溝槽寬度為 0. 4-0. 6um、深度為lum-1. 6um，該溝槽是在該N型外延層上形成一第三氧化層后，在該被覆 第三氧化層的外延層上刻蝕得到的，其中該第三氧化層為厚度為0. 6um的二氧化硅層。
6.如權(quán)利要求1-3任意一項(xiàng)所述的溝槽式功率M0SFET，其特征在于，該溝槽側(cè)壁淀積 有柵氧化層，該柵氧化層為厚度為250-450A的二氧化硅，以及該溝槽內(nèi)部淀積有具有N+或 P+摻雜的多晶硅，該多晶硅的厚度為1. 3-1. 6um。
7.如權(quán)利要求1-3任意一項(xiàng)所述的溝槽式功率M0SFET，其特征在于，該MOSFET還包括 一穿過該第一氧化層、該源區(qū)并與該P(yáng)+或N+注入?yún)^(qū)接觸的槽式接觸孔，其中該槽式接觸孔 中依次具有金屬鈦層、氮化鈦層和金屬鎢以及一被覆于該第一氧化層之上的金屬層。
8.如權(quán)利要求7所述的溝槽式功率M0SFET，其特征在于，該接觸孔的寬度為 0. 3-0. 4um，深度為0. 3-0. 35um，該金屬鈦層的厚度為300A，該氮化鈦層的厚度為1000A，填 入的金屬鎢的厚度為8000-10000A，該金屬層為銅鋁金屬，其厚度為3-4um。
9.一種如權(quán)利要求1-8所述的溝槽式功率MOSFET的制造方法，其特征在于，其包括以 下步驟步驟1 提供一 N型襯底，在該N型襯底上方形成一 N型外延層；步驟2 刻蝕溝槽并在該溝槽內(nèi)形成一厚度為0. 15-0. 25um的加厚氧化層；步驟3 在該N型外延區(qū)域上方形成一 P阱區(qū)域；步驟4 在該P(yáng)阱區(qū)域上方形成一源區(qū)；步驟5 在該P(yáng)阱區(qū)域形成一 P+注入?yún)^(qū)步驟6 在該源區(qū)之上淀積第一氧化層并平整其表面；其中，所述的N型替換為P型時(shí)，P同時(shí)替換為N。
10.如權(quán)利要求9所述的溝槽式功率MOSFET的制造方法，其特征在于，步驟2中形成該 加厚氧化層的步驟包括以下步驟步驟20 在該溝槽內(nèi)通過等離子增強(qiáng)化學(xué)氣相淀積淀積第二氧化層至該溝槽被全部 填充；步驟21 采用干法工藝刻蝕該第二氧化層使該溝槽底部殘留的第二氧化層的厚度為 0. 25-0. 4um ；步驟22 通過熱氧化工藝生長(zhǎng)犧牲氧化層；步驟23 采用濕法工藝去除該犧牲氧化層并使該溝槽底部殘留的加厚氧化層的厚度 為 0. 15-0. 25um。
11.如權(quán)利要求9所述的溝槽式功率MOSFET的制造方法，其特征在于，步驟2中刻蝕溝 槽的步驟包括在該N或P型外延層上通過熱氧化工藝得到一第三氧化層，在該被覆第三氧 化層的外延層上刻蝕溝槽。
12.如權(quán)利要求9所述的溝槽式功率MOSFET的制造方法，其特征在于，步驟2之后步 驟3之前還包括以下步驟在溝槽內(nèi)通過熱氧化工藝生長(zhǎng)厚度為250-450A的柵氧化層，并 通過低壓化學(xué)氣相沉積在該柵氧化層上淀積具有N+或P+摻雜的多晶硅并采用等離子刻蝕 使該溝槽之外無多晶硅殘留。
13.如權(quán)利要求9-12任意一項(xiàng)所述的溝槽式功率MOSFET的制造方法，其特征在于，步 驟3中通過注入P或N型離子和熱推進(jìn)形成P或N阱區(qū)域。
14.如權(quán)利要求9-12任意一項(xiàng)所述的溝槽式功率MOSFET的制造方法，其特征在于，步 驟4中通過注入N或P型離子和熱退火后形成源區(qū)。
15.如權(quán)利要求9-12任意一項(xiàng)所述的溝槽式功率MOSFET的制造方法，其特征在于， 步驟5中通過注入劑量為5-7el5/cm2、能量為70-90Kev氟化硼離子BF2或N型離子，并在 950-1050°C的溫度下進(jìn)行退火處理形成該P(yáng)+或N+注入?yún)^(qū)。
16.如權(quán)利要求9-12任意一項(xiàng)所述的溝槽式功率MOSFET的制造方法，其特征在于，步 驟6之后還包括以下步驟步驟7 刻蝕出槽式接觸孔，該槽式接觸孔穿過該第一氧化層、該源區(qū)并與該P(yáng)或N阱 區(qū)域接觸；步驟8 在該槽式接觸孔內(nèi)依次淀積金屬鈦、氮化鈦，經(jīng)熱退火后填入金屬鎢，并磨平 金屬鎢表面；步驟9 淀積金屬層。
17.如權(quán)利要求16所述的溝槽式功率MOSFET的制造方法，其特征在于，步驟6中磨平 該第一氧化層通過化學(xué)機(jī)械拋光完成，步驟7中通過等離子刻蝕工藝形成該槽式接觸孔， 步驟8中通過等離子增強(qiáng)化學(xué)氣相淀積完成金屬鈦、氮化鈦的淀積，淀積完成后經(jīng)溫度為 500°C的熱退火后填入金屬鎢，通過化學(xué)機(jī)械拋光磨平該金屬鎢表面。
全文摘要
本發(fā)明公開了一種溝槽式功率MOSFET，其包括一N型襯底以及生長(zhǎng)于該襯底上的一N型外延層；一形成于該外延層上的P阱區(qū)域和一該P(yáng)阱區(qū)域之上的源區(qū)以及一覆蓋于該源區(qū)之上的第一氧化層；一位于該源區(qū)之下的該P(yáng)阱區(qū)域中的P+注入?yún)^(qū)；其特征在于，其還包括多個(gè)穿過該源區(qū)、該P(yáng)阱區(qū)域并與該外延層接觸的溝槽，其中，該溝槽底部具有厚度為0.15-0.25μm的加厚氧化層；本發(fā)明還提供了一種溝槽式功率MOSFET的制造方法。該溝槽式功率MOSFET在不影響MOSFET開啟電壓的情況下降低了MOSFET的柵漏間電容，從而改善了其開關(guān)速度。
文檔編號(hào)H01L29/78GK101924103SQ200910052709
公開日2010年12月22日 申請(qǐng)日期2009年6月9日 優(yōu)先權(quán)日2009年6月9日
發(fā)明者倪凱彬, 紀(jì)剛, 鐘添兵, 顧建平 申請(qǐng)人:上海韋爾半導(dǎo)體股份有限公司