專利名稱：倒裝芯片封裝及半導(dǎo)體芯片封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝技術(shù)，更具體地，涉及至少一種倒裝芯片(flip-chip) 封裝及半導(dǎo)體芯片封裝，可應(yīng)用于具有多個(gè)引腳(pin)的情形。
背景技術(shù)：
在本領(lǐng)域中，為了將棵芯片設(shè)置于基板上，可通過位于棵芯片及基板上的 多個(gè)接合焊點(diǎn)來實(shí)現(xiàn)，在此過程中，可應(yīng)用多種芯片封裝技術(shù)，如球柵陣列(Ball GridArray， BGA)、線結(jié)合、倒裝芯片等。為了確保電子產(chǎn)品或通信裝置的小型 化及功能多樣化，半導(dǎo)體封裝需要尺寸小、多引腳連接、高速率及多功能化。
輸入輸出(Input-Output, 1/0)引腳數(shù)目的增加與高性能IC需求的增加，促進(jìn) 了倒裝芯片封裝技術(shù)的發(fā)展。倒裝芯片技術(shù)使用位于芯片的多個(gè)接合焊盤上的 多個(gè)凸點(diǎn)(bumps)與封裝介質(zhì)直接互連。芯片通過最短^^徑面向接合封裝介質(zhì)。 該技術(shù)不僅可應(yīng)用于單芯片封裝，也可應(yīng)用于更高整合水平的尺寸較大的封裝， 以及可容納幾個(gè)芯片以形成較大功能單元的更加精密的基板。倒裝芯片技術(shù)使 用區(qū)域陣列，具有實(shí)現(xiàn)與裝置的互連密度最高與封裝的互連電感較低的優(yōu)點(diǎn)。
圖1所示為傳統(tǒng)芯片級倒裝芯片封裝(Flip-Chip Chip Scale Package,以下簡 稱FCCSP)的截面示意圖。如圖1所示，F(xiàn)FCSP100包含棵芯片101，棵芯片101 倒置(face-down)于載體120的上表面(top surface)并通過多個(gè)焊點(diǎn)凸點(diǎn)(solder bump)102連接至載體120。于載體120的底面上提供多個(gè)焊球(solder ball) 122用 以連接電路板。典型的該封裝構(gòu)造在區(qū)域陣列或外圍凸點(diǎn)排布中使用共晶錫/鉛 倒裝芯片互連(eutectic tin/lead flip-chip interconnect)4支術(shù)，以耳又代標(biāo)準(zhǔn)的線結(jié)合互 連。由于線結(jié)合回路的消除，使與棵芯片的連接電感較低，同時(shí)，路徑密度(routing density)的增加優(yōu)化了臨界高頻信號線路的電氣路徑。
圖2所示為傳統(tǒng)倒裝芯片球柵陣列(Flip-Chip Ball Grid Array,以下筒稱 FCBGA)封裝的截面示意圖。如圖2所示，F(xiàn)CBGA封裝200包含棵芯片201, 棵芯片201倒置于芯片載體基板220的上表面并通過多個(gè)焊點(diǎn)凸點(diǎn)202連接芯片載體基板220。底膠(underfi11)203填充棵芯片201與芯片載體基板220的頂面 之間的空隙。芯片載體基板220可包含多層引線(trace),該多層引線的不同層通 過盲孔(blind via)222或埋孔(buried via)224互相連接在一起。例如，盲孔222可 通過激光鉆孔以實(shí)現(xiàn)較高密度。于芯片載體基板220的底面提供多個(gè)焊球226。 FCBGA封裝200允許高階封裝分辨率的設(shè)計(jì)，對于當(dāng)前或未來高速網(wǎng)絡(luò)及數(shù)字 電視系統(tǒng)而言，高階封裝分辨率是理想的。例如，為了維持信號完整性，該封 裝具有低電感、低介電損耗及阻抗匹配的特點(diǎn)。
然而，傳統(tǒng)倒裝芯片技術(shù)面臨基板上的凸點(diǎn)間距限制的挑戰(zhàn)。另外，高性 能FCBGA封裝因昂貴的芯片載體基板(典型的芯片載體基板包含1+2+1層構(gòu) 建材料或更多層構(gòu)建材料)而價(jià)格不菲。由于倒裝芯片技術(shù)的發(fā)展與凸點(diǎn)間距 縮小遠(yuǎn)比棵芯片縮小與引腳數(shù)目的增長慢得多，因此，基板的凸點(diǎn)間距成為倒 裝芯片線路圖的瓶頸所在。即便未來棵芯片縮小將超越基板載體的凸點(diǎn)間距分 辨率的縮小。為了克服此技術(shù)差距，硅中介層(siliconinterposer)技術(shù)與硅片直通 孔技術(shù)(Through Silicon Via， TSV)技術(shù)是目前唯一且昂貴的解決方案。因此，產(chǎn) 業(yè)界強(qiáng)烈需求一種改進(jìn)型倒裝芯片封裝技術(shù)，以符合成本效益并解決基板上的 凸點(diǎn)間距限制。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一在于提供至少一種倒裝芯片封裝及半導(dǎo)體芯 片封裝，用以較低成本解決封裝技術(shù)中基板上的凸點(diǎn)間距限制的問題。
本發(fā)明所披露了一種倒裝芯片封裝，包含封裝載體，具有上表面及下表
面；半導(dǎo)體棵芯片，包含棵芯片面與棵芯片邊緣，該半導(dǎo)體棵芯片倒裝芯片設(shè)
置于該封裝載體的該上表面，其中，該棵芯片面上設(shè)置多個(gè)接合焊盤；重布線 層結(jié)構(gòu)，位于該半導(dǎo)體棵芯片與該封裝載體之間，該重布線層結(jié)構(gòu)包含重新布 局金屬層(re-routed metal layer),其中，該重新布局金屬層中的至少一部分凸出 于該棵芯片邊緣；以及多個(gè)凸點(diǎn)，排布于該重布線層結(jié)構(gòu)之上，該多個(gè)凸點(diǎn)用 以通過該封裝載體電性連接于該半導(dǎo)體^^果芯片。
本發(fā)明另提供一種半導(dǎo)體芯片封裝，包含半導(dǎo)體棵芯片，于該半導(dǎo)體棵 芯片的棵芯片面上包含多個(gè)接合焊盤；膠體(moldcap),包覆該半導(dǎo)體棵芯片的 一部分；重新分布層，用以覆蓋該凈果芯片面及用于重新分布的該膠體的一部分， 其中，該重新分布層外擴(kuò)(fanout)該多個(gè)接合焊盤；多個(gè)凸點(diǎn)，位于該重新分布層之上；基板，包含兩金屬布線層，該兩布線金屬層分別位于該基板的上表面
與下表面，其中，該多個(gè)凸點(diǎn)設(shè)置于該上表面；以及多個(gè)焊球，位于該基板的 該下表面。
本發(fā)明另提供一種半導(dǎo)體芯片封裝，包含半導(dǎo)體棵芯片，包含多個(gè)接合 焊盤，該多個(gè)接合焊盤設(shè)置于該半導(dǎo)體棵芯片的棵芯片面上；膠體，用以包覆
該半導(dǎo)體棵芯片的一部分；重新分布層，覆蓋該棵芯片面及該膠體的一部分，
用以重新分布，其中，該重新分布層外擴(kuò)該多個(gè)接合焊盤；多個(gè)凸點(diǎn)，位于該 重新分布層之上；以及導(dǎo)線架(leadframe)，其中該半導(dǎo)體棵芯片設(shè)置于該導(dǎo)線架 之上。
本發(fā)明另提供一種半導(dǎo)體芯片封裝，包含封裝載體，具有上表面及下表 面；外擴(kuò)晶圓級裝置，設(shè)置于該封裝載體的該上表面；以及底膠，該底膠位于 該封裝載體與該外擴(kuò)晶圓級裝置之間。
本發(fā)明另提供一種半導(dǎo)體芯片封裝，包含封裝載體，具有上表面與下表 面；外擴(kuò)晶圓級裝置，設(shè)置于該封裝載體的該上表面；以及膠餅，用以包覆該 外擴(kuò)晶圓級裝置，以及該膠餅也用以填充該封裝載體與該外擴(kuò)晶圓級裝置間的 空隙。
本發(fā)明利用WLCSP技術(shù)并于芯片上外擴(kuò)小間距的引腳或凸點(diǎn)，以便外擴(kuò)接 合焊盤滿足當(dāng)前的倒裝芯片處理的最小間距需求。封裝載體用以機(jī)械支持外擴(kuò) 重布線層結(jié)構(gòu)，該重布線層結(jié)構(gòu)具有超過三百個(gè)或更多個(gè)外擴(kuò)接合焊盤。因此，
基板上的凸點(diǎn)間距限制的問題，并達(dá)到較佳的成本效益。


圖1所示為傳統(tǒng)FCCSP的截面示意圖。
圖2所示為傳統(tǒng)FCBGA封裝的截面示意圖。
圖3所示為依據(jù)本發(fā)明的一實(shí)施例的外擴(kuò)WLP la的截面示意圖。
圖4所示為制造圖3所示的外擴(kuò)WLP la的典型步驟的流程圖。
圖5所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝1的截面示意圖。
圖6所示為依據(jù)本發(fā)明的另 一實(shí)施例的倒裝芯片封裝2的截面示意圖。
圖7所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝3的截面示意圖。
圖8所示為依據(jù)本發(fā)明的另 一實(shí)施例的倒裝芯片封裝4的截面示意圖。圖9所示為依據(jù)本發(fā)明的另 一實(shí)施例的倒裝芯片封裝5的截面示意圖。
圖10所示為依據(jù)本發(fā)明的另 一實(shí)施例的倒裝芯片封裝6的截面示意圖。 圖11所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝7的截面示意圖。 圖12所示為依據(jù)本發(fā)明的另 一實(shí)施例的倒裝芯片封裝8的截面示意圖。
具體實(shí)施例方式
在說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域中 具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個(gè)組件。 本說明書及權(quán)利要求并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在 功能上的差異來作為區(qū)分的準(zhǔn)則。在通篇說明書及權(quán)利要求當(dāng)中所提及的"包含" 為一開放式的用語，故應(yīng)解釋成"包含但不限定于"。此外，"耦接"一詞在此包含 任何直接及間接的電性連接手段。因此，若文中描述第一裝置耦接于第二裝置， 則代表該第一裝置可直接電性連接于該第二裝置，或通過其它裝置或連接手段 間接地電性連接至該第二裝置。說明書后續(xù)描述為實(shí)施本發(fā)明的較佳實(shí)施方式，
然該描述乃以說明本發(fā)明的一^L原則為目的，并非用以限定本發(fā)明的范圍。本 發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
本發(fā)明有關(guān)于應(yīng)用于具有多個(gè)引腳數(shù)目的倒裝芯片封裝，本發(fā)明提供的倒
裝芯片封裝可包含晶圓級封裝(Wafer-Level Packaging,以下筒稱WLP)技術(shù)。晶 圓級封裝指于晶圓級別的封裝集成電路，不同于晶圓切割后先將每個(gè)獨(dú)立單元 封裝再進(jìn)行組合的傳統(tǒng)處理。由于WLP最后的封裝實(shí)際上與棵芯片具有相同的 尺寸，因此，WLP實(shí)質(zhì)上是芯片級封裝(Chip-Scale Packaging, CSP)技術(shù)。此外， 晶圓級封裝為晶圓級過程整合、封裝、測試及燒入作準(zhǔn)備，并為從硅開始到客 戶出貨的過程實(shí)現(xiàn)最終流線型(streamlining)操作提供便利。
本發(fā)明利用WLCSP技術(shù)并于芯片上外擴(kuò)小間距的引腳或凸點(diǎn)，以便外擴(kuò)接 合焊盤滿足當(dāng)前的倒裝芯片處理的最小間距需求。封裝載體用以機(jī)械支持外擴(kuò) 重布線層結(jié)構(gòu)，該重布線層結(jié)構(gòu)具有超過三百個(gè)外擴(kuò)接合焊盤。
圖3所示為依據(jù)本發(fā)明的一實(shí)施例的外擴(kuò)WLP la的截面示意圖。如圖3所 示，該外擴(kuò)WLP la包含半導(dǎo)體棵芯片10及膠體16,其中，膠體16包覆 (encapsulate)半導(dǎo)體棵芯片10的一部分，例如，半導(dǎo)體,果芯片IO的整個(gè)表面， 除形成接合悍盤11的棵芯片面外，均被膠體16所包覆。以及，直接于該棵芯 片面上及膠體16的部分表面上提供重布線層結(jié)構(gòu)12。
8重布線層結(jié)構(gòu)12包含重新布局金屬層，該重新布局金屬層重新分布位于半 導(dǎo)體棵芯片IO的棵芯片面上的多個(gè)接合焊盤11，以形成位于絕緣層上的多個(gè)外
擴(kuò)接合焊盤15。然后，焊球14附著于多個(gè)接合焊盤15。若圖3的該外擴(kuò)WLP la 使用倒裝芯片技術(shù)直接設(shè)置于印刷電路板(Pnnted Circuit Board， PCB)上，例如， 典型的FCCSP需要0.5mm的球間距(ball pitch)P，則將外擴(kuò)WLP 1 a的最大焊球 數(shù)目限制在300或更少。
圖4所示為制造圖3所示的外擴(kuò)WLP la的典型步驟的流程圖。外擴(kuò)WLP la 可通過如下幾個(gè)步驟制造
步驟52:晶圓切割與分離。
步驟54:晶圓重新配置。
步驟56:重新分布。
步驟58:植入球及封裝分離。
需要理解，外擴(kuò)WLPla可通過其它方法來制造。使用重新分布技術(shù)的不同 公司使用不同材料及處理來制造外擴(kuò)WLP。但是，所需實(shí)現(xiàn)步驟大致相同。
與傳統(tǒng)晶圓制造處理相比，重新分布層及凸點(diǎn)技術(shù)增加一個(gè)額外的步驟， 即在位于晶圓上的每個(gè)組件(例如芯片)上沉積(deposit)多層薄膜金屬重新布局 及互連系統(tǒng)。該額外步驟在組件本身制造中使用類似并兼容光刻 (photolithography)及薄膜沉積(thin film deposition)技術(shù)來實(shí)現(xiàn)的?；ミB的額外水 平(additional level)將每個(gè)芯片的外圍多個(gè)接合焊盤重新分布至多個(gè)凸點(diǎn)底墊 (Underbump Metal,以下簡稱UBM)焊盤的區(qū)域陣列。該多個(gè)凸點(diǎn)底墊焊盤最終 配置于芯片表面之上。多個(gè)焊球或多個(gè)凸點(diǎn)用于將芯片連接至應(yīng)用電路板，實(shí) 質(zhì)上，該多個(gè)焊球或多個(gè)凸點(diǎn)位于這些凸點(diǎn)底墊焊盤(例如外擴(kuò)接合焊盤15) 之上。
舉例來說，覆蓋(put over)晶圓的第一層用來封裝該組件，該第一層通常為 基于苯并環(huán)丁烯(benzocyclobutane,以下簡稱BCB)的聚合物電介質(zhì)(polymer dielectric),用以將組件電路與重布線系統(tǒng)(例如，重布線層結(jié)構(gòu))相隔離。重布線 金屬層(rewmng metallization layer)通常為銅(Cu)、鋁(A1)或特別制造的合金，該 重布線金屬層沉積于該電介質(zhì)上。接著，該重布線金屬層被另一BCB電介質(zhì)所 覆蓋，該另一 BCB電介質(zhì)作為防焊劑(solder mask)。然后，凸點(diǎn)底墊覆蓋實(shí)質(zhì) 上由多個(gè)焊球占據(jù)的位置。當(dāng)凸點(diǎn)底墊附著該多個(gè)焊球后，使用倒裝芯片技術(shù) 將外擴(kuò)WLP設(shè)置于電路板上。圖5所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝1的截面示意圖。如
圖5所示，倒裝芯片封裝l包含半導(dǎo)體棵芯片10，半導(dǎo)體棵芯片IO倒置于封裝 載體20的上表面(chipside)20a。例如，封裝載體20為一封裝基板，該封裝基板 包含金屬布線層22a和金屬布線層22b，金屬布線層22a和金屬布線層22b分別 排布于上表面20a及下表面(opposite side)20b。金屬布線層22a和金屬布線層22b 通過多個(gè)鍍通孔(plated through hole)124彼此互連，依據(jù)本發(fā)明，多個(gè)鍍通孔124 通過機(jī)械式鉆孔方法形成于封裝載體20中。此外，需要理解，封裝載體20可 包含多層金屬布線層，例如四層或六層。在另一實(shí)施例中，封裝載體20可為導(dǎo) 線架。
本發(fā)明的優(yōu)點(diǎn)包含，相比激光鉆孔封裝載體(如圖2所示的芯片載體基板 220)，由于通過應(yīng)用機(jī)械式鉆孔后的封裝載體20，因此，芯片封裝的成本大幅 降低。另外，如圖3所示的原始外擴(kuò)WLP對I/0引腳數(shù)目有限制(一般情況下 少于300個(gè))。本實(shí)施例可突^^這個(gè)限制。
如圖5所示，半導(dǎo)體棵芯片10可以為重新分布的多引腳數(shù)目芯片，例如， 具有超過300個(gè)I/O引腳。通過舉例的方式，倒裝芯片封裝1特別適用于至少 500個(gè)I/O引腳數(shù)目的芯片。典型地，對于這樣的多引腳數(shù)目應(yīng)用，昂貴的芯片 載體基板與1+2+1層構(gòu)建材料(buildup)或昂貴的硅中介層的合并是不可避免的。 本發(fā)明的該實(shí)施例可使得如此昂貴的芯片載體基板與1+2+1層構(gòu)建材料或昂貴 的硅中介層的消除變?yōu)楝F(xiàn)實(shí)。
與本實(shí)施例密切相關(guān)的一個(gè)特征在于，直接在半導(dǎo)體棵芯片10的棵芯片面 上提供至少一個(gè)重布線層結(jié)構(gòu)12，以及膠體16包覆半導(dǎo)體棵芯片10的一部分， 例如，半導(dǎo)體棵芯片10除形成多個(gè)接合焊盤11外的全部表面。依據(jù)本發(fā)明的 實(shí)施例，重布線層結(jié)構(gòu)12包含絕緣層12a、重新布局金屬層12b及防焊層(solder resist layer)12c。重新布局金屬層12b的至少一部分(如數(shù)字標(biāo)號13所指示)突 出了棵芯片邊緣10a。也就是，重新布局金屬層12b橫向延伸出了膠體16的表 面，膠體16實(shí)質(zhì)上與棵芯片面10b共面，其中，多個(gè)接合焊盤11形成于棵芯 片面10b之上。
重新布局金屬層12b重新分布設(shè)置于半導(dǎo)體棵芯片10的棵芯片面上的多個(gè) 接合焊盤ll,以在絕緣層12a上形成多個(gè)外擴(kuò)接合焊盤15，從而突破基板上的 凸點(diǎn)間距限制。值得注意的是，多個(gè)外擴(kuò)接合焊盤15可具有不同類型與選擇， 本發(fā)明的范圍并不以此為限。上述"在絕緣層12a上"在此指多個(gè)外擴(kuò)接合焊盤15排布于絕緣層12a的表面以及，例如，當(dāng)絕緣層12a沉積后形成該多個(gè)結(jié)合 焊盤15。
本發(fā)明的實(shí)施例可解決因棵芯片尺寸小而導(dǎo)致的另 一 凸點(diǎn)間距限制的問 題，這是由于重布線層結(jié)構(gòu)12于晶圓處理及制造期間形成，因此，重布線層結(jié) 構(gòu)12提供一更具彈性的間距尺度。相應(yīng)地，由于重布線層結(jié)構(gòu)12的外擴(kuò)結(jié)構(gòu)， 增加了最大焊盤數(shù)目。
半導(dǎo)體棵芯片IO通過重新布局金屬層12b及多個(gè)焊點(diǎn)凸點(diǎn)14電性連接至 封裝載體20,其中多個(gè)焊點(diǎn)凸點(diǎn)14排布于重布線層結(jié)構(gòu)12中定義的多個(gè)外擴(kuò) 接合焊盤15之上。焊點(diǎn)凸點(diǎn)14可包含共晶(例如，63%Sn, 37%Pb )、高鉛(例 如，95%Pb, 2.5%Ag)或無鉛(例如，97.5%Sn, 2.5%Ag)成分。依據(jù)本發(fā)明 的實(shí)施例，多個(gè)焊點(diǎn)凸點(diǎn)14間的凸點(diǎn)間距Pi大致為0.15-0.3mm。在下表面20b， 多個(gè)焊球24的球間距P2大致為0.5mm,例如，F(xiàn)CCSP使用的電路板。
倒裝芯片凸點(diǎn)有多種處理方法。以焊點(diǎn)凸點(diǎn)為例，UBM通過賊射 (sputtering),鍍層(plating)或類似方式設(shè)置于接合焊盤之上。設(shè)置UBM的處理移 除了接合焊盤上的保護(hù)氧化層(passivating oxide layer),并定義了焊錫附著區(qū)域。 接著，焊錫可通過適當(dāng)?shù)姆椒ǔ练e于UBM之上，例如，蒸發(fā)、電鍍、絲網(wǎng)印刷 或針孔沉積(needle-depositing)等。
焊點(diǎn)凸點(diǎn)棵芯片10通過焊點(diǎn)軟熔(solder reflow)附著于封裝載體20之上。 此后，底膠30添加于重新布線層結(jié)構(gòu)12與封裝載體20之間。底膠30可為特 別設(shè)計(jì)的環(huán)氧化物(epoxy),用以填充重布線層結(jié)構(gòu)12與封裝載體20之間的空 隙，并包覆多個(gè)焊點(diǎn)凸點(diǎn)14。該設(shè)計(jì)用于控制因半導(dǎo)體棵芯片10與封裝載體 20間的熱膨脹差而導(dǎo)致的焊接結(jié)合處的壓力。 一旦固化，則底膠30吸收壓力， 從而降低多個(gè)焊點(diǎn)凸點(diǎn)14上的壓力，進(jìn)而延長最終封裝的壽命。
一方面，半導(dǎo)體芯片封裝(如倒裝芯片封裝1)包含半導(dǎo)體棵芯片10、膠 體16及重新分布層(例如，重布線層結(jié)構(gòu)12)，其中，于半導(dǎo)體棵芯片10的棵 芯片面上具有多個(gè)接合焊盤11,膠體16包覆半導(dǎo)體棵芯片10的一部分，以及 重新分布層覆蓋該棵芯片面及膠體16的一部分，用于重新分布。該重新分布層 外擴(kuò)多個(gè)接合焊盤ll。多個(gè)凸點(diǎn)14排布于該重新分布層之上。半導(dǎo)體芯片封裝 更包含基板(如封裝載體20)，該基板包含金屬布線層22a與金屬布線層22b， 金屬布線層22a與金屬布線層22b分別位于上表面20a與下表面20b。多個(gè)凸點(diǎn) 14設(shè)置于上表面20a之上。焊球24排布于基板(如封裝載體20)的下表面20b。
11另一方面，半導(dǎo)體芯片封裝(如倒裝芯片封裝1)包含封裝載體20,封裝
載體20包含金屬布線層22a與金屬布線層22b,金屬布線層22a與金屬布線層 22b分別排布于封裝載體20的上表面20a與下表面20b。外擴(kuò)晶圓級裝置(例 如，外擴(kuò)WLP la)設(shè)置于封裝載體20的上表面20a。底力交30應(yīng)用于封裝體在 20與外擴(kuò)晶圓級裝置之間。
對于多引腳數(shù)目的芯片，為了降低倒裝芯片封裝方案的成本，本發(fā)明的實(shí) 施例使用具有成本竟?fàn)幜Φ陌瑑蓪咏饘俨季€層、機(jī)械式鉆孔的基板(例如， 封裝載體20),來取代造價(jià)較高的方法，例如，多引腳數(shù)目芯片中使用昂貴的硅 中介層。本發(fā)明的實(shí)施例的特征包含于棵芯片面上直接提供重布線層結(jié)構(gòu)12。 重布線層結(jié)構(gòu)12的重新布局金屬層12b重新分布位于該禾果芯片面上的多個(gè)接合 焊盤ll，并形成多個(gè)外擴(kuò)接合焊盤15，從而突破WLP中基板上的凸點(diǎn)間距限 制。
圖6所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝2的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖6所示，倒裝芯片封裝2 具有與圖5所示的倒裝芯片封裝1極其相似的結(jié)構(gòu)，所不同的處包含通過移除 膠體16的一部分，露出了與棵芯片面10b相對的底面10c,使得膠體16的頂面 16a與底面10c齊平。于半導(dǎo)體棵芯片IO的露出的底面10c之上可設(shè)置外部散 熱槽(external heatsink)2a。通過此操作，提高了散熱效率。當(dāng)然，如圖6所示的 外部散熱槽2a僅用以舉例說明，并非用以限定本發(fā)明的變形或其它替代方法。 也就是說，可適當(dāng)設(shè)置于露出的底面10c上的其它類型的散熱裝置，也可應(yīng)用 于本實(shí)施例。
圖7所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝3的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖7所示，同樣地，倒裝 芯片封裝3具有類似于圖5所示的倒裝芯片封裝1的結(jié)構(gòu)，所不同的處包含露 出了與棵芯片面lOb相對的底面10c。底面10c通過移除月交體16的一上半部分 而露出，使得膠體16的頂面16a實(shí)質(zhì)上與底面10c齊平。倒裝芯片封裝3更包 含散熱層(heat-spreading layer)3a,散熱層3a設(shè)置于半導(dǎo)體凈果芯片10的露出的底 面10c與膠體16的頂面16a之上。
圖8所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝4的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖8所示，倒裝芯片封裝4 具有類似于圖5所示的倒裝芯片封裝1的結(jié)構(gòu)，所不同的處包含露出了與棵芯片面10b相對的底面10c。底面10c通過移除或切除膠體16的一上半部分而露 出，使得膠體16的頂面16a實(shí)質(zhì)上與底面10c齊平。于露出的底面10c之上設(shè) 置散熱蓋(heat-spreadmglid)302。當(dāng)設(shè)置散熱蓋302之前，可將散熱膠層(layer of thermal glue)304設(shè)置于露出的底面10c之上。在另 一實(shí)施例中，散熱蓋302可 直接與露出的底面10c相接觸。
圖9所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝5的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖9所示，倒裝芯片封裝5 具有類似于圖5所示的倒裝芯片封裝1的結(jié)構(gòu)，所不同的處包含露出了與棵芯 片面10b相對的底面10c。底面10c通過移除或切除"交體16的一上半部分而露 出，使得膠體16的頂面16a實(shí)質(zhì)上與底面10c齊平。倒裝芯片封裝5包含屏蔽 半導(dǎo)體棵芯片10的一單體、無縫式散熱片(heat spreader)402。同樣地，當(dāng)設(shè)置 散熱片402之前，可將散熱膠層304應(yīng)用于露出的底面10c之上。在另一實(shí)施 例中，散熱蓋402可直接與露出的底面10c相接觸。
圖10所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝6的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖10所示，倒裝芯片封裝 6具有類似于圖5所示的倒裝芯片封裝1的結(jié)構(gòu)，所不同的處包含露出了與棵芯 片面10b相對的底面10c。底面10c通過移除或切除膠體16的一上半部分而露 出，使得膠體16的頂面16a實(shí)質(zhì)上與底面10c齊平。倒裝芯片封裝6包含屏蔽 半導(dǎo)體棵芯片10的一分體式散熱片500，如圖6所示，散熱片500包含支架502 與屏蔽504兩部分。同樣地，當(dāng)設(shè)置散熱片402之前，可將散熱膠層304應(yīng)用 于露出的底面10c之上。在另一實(shí)施例中，屏蔽504可直接與露出的底面10c 相接觸。
圖11所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝7的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖ll所示，由于多個(gè)焊點(diǎn) 凸點(diǎn)14的凸點(diǎn)間距P!增大，因此，在一些情形下，節(jié)省了底膠。相反，膠餅 (molding compound)600包^1外擴(kuò)WLP la，并填充重布線層結(jié)構(gòu)12與封裝載體 20的上表面20a間的空隙602,從而形成芯片級無底膠倒裝芯片封裝 (mold-only flip-chip CSP)。
圖12所示為依據(jù)本發(fā)明的另一實(shí)施例的倒裝芯片封裝8的截面示意圖，其 中，相同的數(shù)字標(biāo)號代表類似的層、組件或區(qū)域。如圖12所示，為了露出與棵 芯片面10b相對的底面10c，移除或切除了膠餅600的上半部分與膠體16的上半部分。膠體16的頂面16a實(shí)質(zhì)上與底面10c齊平。于底面10c之上設(shè)置外部 散熱槽2a。
上述的實(shí)施例僅用來例舉本發(fā)明的實(shí)施方式，以及闡釋本發(fā)明的技術(shù)特征， 并非用來限制本發(fā)明的范疇。任何所屬領(lǐng)域技術(shù)人員可依據(jù)本發(fā)明的精神輕易 完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng) 以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種倒裝芯片封裝，其特征在于，該倒裝芯片封裝包含封裝載體，具有上表面及下表面；半導(dǎo)體裸芯片，包含裸芯片面與裸芯片邊緣，該半導(dǎo)體裸芯片倒置于該封裝載體的該上表面，其中，該裸芯片面上設(shè)置多個(gè)接合焊盤；重布線層結(jié)構(gòu)，位于該半導(dǎo)體裸芯片與該封裝載體之間，該重布線層結(jié)構(gòu)包含重新布局金屬層，其中，該重新布局金屬層中的至少一部分凸出于該裸芯片邊緣；以及多個(gè)凸點(diǎn)，排布于該重布線層結(jié)構(gòu)之上，該多個(gè)凸點(diǎn)用以將該封裝載體電性連接于該半導(dǎo)體裸芯片。
2. 如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，該封裝載體為基板，該 基板包含兩金屬布線層，該兩金屬布線層分別排布于該封裝載體的該上表面與 該下表面。
3. 如權(quán)利要求2所述的倒裝芯片封裝，其特征在于，該兩金屬布線層通過多 個(gè)金屬穿孔電性連接，該多個(gè)金屬穿孔通過機(jī)械式鉆孔方法形成于該封裝載體 中。
4. 如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，該重新布局金屬層重新 分布位于該半導(dǎo)體棵芯片的該棵芯片面上的該多個(gè)接合焊盤，以形成多個(gè)外擴(kuò) 接合焊盤，以及該多個(gè)凸點(diǎn)分別設(shè)置于該多個(gè)外擴(kuò)接合坪盤之上。
5. 如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，更包含底膠，該底膠位 于該重布線層結(jié)構(gòu)與該封裝載體之間。
6. 如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，更包含膠體，該膠體包 覆該半導(dǎo)體棵芯片。
7. 如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，該封裝載體為導(dǎo)線架。
8. 如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，設(shè)置于該重布線層結(jié)構(gòu) 上的該多個(gè)凸點(diǎn)具有0.15-0.3mm的凸點(diǎn)間距。
9. 一種半導(dǎo)體芯片封裝，其特征在于，該半導(dǎo)體芯片封裝包含 半導(dǎo)體棵芯片，包含多個(gè)接合焊盤，該多個(gè)接合焊盤設(shè)置于該半導(dǎo)體棵芯片的棵芯片面上；膠體，用以包覆該半導(dǎo)體棵芯片的一部分；重新分布層，覆蓋該棵芯片面及該膠體的一部分，用以重新分布，其中，該重新分布層外擴(kuò)該多個(gè)接合焊盤； 多個(gè)凸點(diǎn)，位于該重新分布層之上；基板，包含兩金屬布線層，該兩布線金屬層分別位于該基板的上表面與下 表面，其中，該多個(gè)凸點(diǎn)設(shè)置于該上表面；以及 多個(gè)焊球，位于該基板的該下表面。
10. 如權(quán)利要求9所述的半導(dǎo)體芯片封裝，其特征在于，該兩金屬布線層通 過多個(gè)金屬穿孔互相電性連接，該多個(gè)金屬穿孔通過機(jī)械式鉆孔方法形成。
11. 如權(quán)利要求9所述的半導(dǎo)體芯片封裝，其特征在于，更包含底膠，該底 膠位于該重新分布層與該基板之間。
12. 如權(quán)利要求9所述的半導(dǎo)體芯片封裝，其特征在于，位于該重新分布層 上的該多個(gè)凸點(diǎn)具有0.15-0.3mm的凸點(diǎn)間距，以及位于該基板的該下表面的該 多個(gè)焊5求具有0.5mm的球間距。
13. —種半導(dǎo)體芯片封裝，其特征在于，該半導(dǎo)體芯片封裝包含 半導(dǎo)體棵芯片，包含多個(gè)接合焊盤，該多個(gè)接合焊盤設(shè)置于該半導(dǎo)體棵芯片的棵芯片面上；膠體，用以包覆該半導(dǎo)體棵芯片的一部分；重新分布層，覆蓋該棵芯片面及該膠體的一部分，用以重新分布，其中， 該重新分布層外擴(kuò)該多個(gè)接合焊盤；多個(gè)凸點(diǎn)，位于該重新分布層之上；以及導(dǎo)線架，其中該半導(dǎo)體棵芯片設(shè)置于該導(dǎo)線架之上。
14. 一種半導(dǎo)體芯片封裝，其特征在于，該半導(dǎo)體芯片封裝包含 封裝載體，具有上表面及下表面；外擴(kuò)晶圓級裝置，設(shè)置于該封裝載體的該上表面；以及 底膠，該底膠位于該封裝載體與該外擴(kuò)晶圓級裝置之間。
15. 如權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，該外擴(kuò)晶圓級裝置 包含半導(dǎo)體棵芯片；膠體，用以包覆該半導(dǎo)體棵芯片的一部分；以及 重新分布層，用于外擴(kuò)該半導(dǎo)體棵芯片的多個(gè)接合焊盤。
16. 如權(quán)利要求15所述的半導(dǎo)體芯片封裝，其特征在于，該外擴(kuò)晶圓級裝置 更包含多個(gè)凸點(diǎn)，該多個(gè)位凸點(diǎn)于該重新分布層之上，該多個(gè)凸點(diǎn)具有0.15-0.3mm的凸點(diǎn)間距。
17. 如權(quán)利要求14所述的半導(dǎo)體芯片封裝，其特征在于，該封裝載體為基板， 該基板包含兩金屬布線層，該兩金屬布線層分別位于該封裝載體的該上表面與 該下表面，其中，該多個(gè)凸點(diǎn)排布于該上表面。
18. —種半導(dǎo)體芯片封裝，其特征在于，該半導(dǎo)體芯片封裝包含 封裝載體，具有上表面與下表面；外擴(kuò)晶圓級裝置，設(shè)置于該封裝載體的該上表面；以及 膠餅，用以包覆該外擴(kuò)晶圓級裝置，以及該膠餅也用以填充該封裝載體與 該外擴(kuò)晶圓級裝置間的空隙。
19. 如權(quán)利要求18所述的半導(dǎo)體芯片封裝，其特征在于，該外擴(kuò)晶圓級裝置 包含半導(dǎo)體棵芯片；膠體，用以包覆該半導(dǎo)體棵芯片的一部分；以及 重新分布層，用以外擴(kuò)該半導(dǎo)體棵芯片的多個(gè)接合焊盤。
20. 如權(quán)利要求19所述的半導(dǎo)體芯片封裝，其特征在于，該外擴(kuò)晶圓級裝置 更包含排布于該重新分布層上的多個(gè)凸點(diǎn)，以及該多個(gè)凸點(diǎn)具有0.15-0.3mm的 凸點(diǎn)間3巨。
21. 如權(quán)利要求18所述的半導(dǎo)體芯片封裝，其特征在于，該封裝載體為導(dǎo)線 架或基板，該基板包含兩金屬布線層，該兩金屬布線層分別排布于該封裝載體 的i亥上表面與該下表面。
全文摘要
一種倒裝芯片封裝及半導(dǎo)體芯片封裝。其中倒裝芯片封裝包含封裝載體，具有上表面及下表面；半導(dǎo)體裸芯片，包含裸芯片面與裸芯片邊緣，該半導(dǎo)體裸芯片倒裝芯片設(shè)置于該封裝載體的該上表面，其中，該裸芯片面上設(shè)置多個(gè)接合焊盤；重布線層結(jié)構(gòu)，位于該半導(dǎo)體裸芯片與該封裝載體之間，該重布線層結(jié)構(gòu)包含重新布局金屬層，其中，該重新布局金屬層中的至少一部分凸出于該裸芯片邊緣；以及多個(gè)凸點(diǎn)，排布于該重布線層結(jié)構(gòu)之上，該多個(gè)凸點(diǎn)用以通過該封裝載體電性連接于該半導(dǎo)體裸芯片。利用本發(fā)明可有效解決封裝技術(shù)中基板上的凸點(diǎn)間距限制的問題，達(dá)到較佳的成本效益。
文檔編號H01L23/48GK101593734SQ20091014318
公開日2009年12月2日 申請日期2009年5月19日 優(yōu)先權(quán)日2008年5月27日
發(fā)明者陳南誠 申請人:聯(lián)發(fā)科技股份有限公司