專利名稱：半導(dǎo)體器件和制造其的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有對(duì)于金屬氧化物半導(dǎo)體(MOS)晶體管的高耐受 電壓和高驅(qū)動(dòng)性能的半導(dǎo)體器件，并且涉及制造該半導(dǎo)體器件的方法。
背景技術(shù)：
圖4是示出具有高耐受電壓和高驅(qū)動(dòng)性能的常規(guī)MOS晶體管的 例子的橫截面。在圖4中示出的半導(dǎo)體器件200包括半導(dǎo)體村底1、 第一導(dǎo)電類型阱區(qū)2、第二導(dǎo)電類型低濃度漏區(qū)3、第二導(dǎo)電類型高 濃度源區(qū)4、第二導(dǎo)電類型高濃度漏區(qū)5、柵極氧化物膜6、溝道形成 區(qū)7、多晶硅柵電極8、場(chǎng)氧化物膜9、保護(hù)氧化物膜16、源電極IO 和漏電極ll。這個(gè)結(jié)構(gòu)的特征在于第二導(dǎo)電類型低濃度漏區(qū)3在溝道 形成區(qū)7和第二導(dǎo)電類型高濃度漏區(qū)5之間形成以從而獲得高耐受電 壓同時(shí)使溝道形成區(qū)7和第二導(dǎo)電類型高濃度源區(qū)4彼此直接接觸以 從而獲得高驅(qū)動(dòng)性能。
在使用上文說(shuō)明的結(jié)構(gòu)的情況下，用于形成第二導(dǎo)電類型高濃度 源區(qū)4和第二導(dǎo)電類型高濃度漏區(qū)5的離子注入在柵極氧化物膜6上 面執(zhí)行，其中多晶硅柵電極8被用作掩模。這里，為了不僅獲得高源 -漏耐受電壓而且獲得高柵-源耐受電壓，增加?xùn)艠O氧化物膜6的厚度 是必須的，其可導(dǎo)致一個(gè)問(wèn)題，即依賴于要使用的雜質(zhì)的種類和離子 注入設(shè)備的能力而不能執(zhí)行用于形成第二導(dǎo)電類型高濃度源區(qū)4和第 二導(dǎo)電類型高濃度漏區(qū)5的穩(wěn)定離子注入。關(guān)于該問(wèn)題，存在已知的 一種方法，即在多晶硅柵電極8已經(jīng)形成后通過(guò)蝕刻去除柵極氧化物膜6,然后執(zhí)行用于形成第二導(dǎo)電類型高濃度源區(qū)4和第二導(dǎo)電類型 高濃度漏區(qū)5的離子注入。然而，柵極氧化物膜6的源極側(cè)區(qū)域12 在蝕刻期間被邊緣蝕刻，產(chǎn)生具有其中柵極氧化物膜6位于多晶硅柵 電極8下面的部分被去除的區(qū)域的結(jié)構(gòu)，如在圖5中示出的半導(dǎo)體器 件201。如在半導(dǎo)體器件201的情況下，如果在溝道形成區(qū)7上形成 的柵極氧化物膜6甚至被部分去除使得保護(hù)氧化物膜16占據(jù)邊緣蝕 刻的部分，半導(dǎo)體器件的性能顯著變差。因此，在4冊(cè);f及氧化物膜6的 厚度上設(shè)置上限，用其可獲得半導(dǎo)體器件200的結(jié)構(gòu)。為了取消上限， 已經(jīng)提出 一種方法，其中源極場(chǎng)氧化物膜也在溝道形成區(qū)的源極側(cè)上 形成，并且位于源極場(chǎng)氧化物膜下面的場(chǎng)效應(yīng)區(qū)的雜質(zhì)濃度設(shè)置成比 第二導(dǎo)電類型低濃度漏區(qū)3的雜質(zhì)濃度高(參見(jiàn)，例如， JP2002-208694A)。
用上文說(shuō)明的方法，即使在為了高耐受電壓而使用厚柵極氧化物 膜的MOS晶體管中可獲得高驅(qū)動(dòng)性能。然而，因?yàn)橄蛟礃O場(chǎng)氧化物 膜下面的區(qū)域中的雜質(zhì)注入在場(chǎng)氧化物膜形成之前執(zhí)行，出現(xiàn)了 一個(gè) 問(wèn)題，其中如果源極場(chǎng)氧化物膜下面的區(qū)域的雜質(zhì)濃度變得太高，其 膜層品質(zhì)變差，還導(dǎo)致晶體管的特性變差。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，源極場(chǎng)氧化物膜也在溝道形成區(qū)的源極側(cè)形成，優(yōu) 化源極場(chǎng)氧化物膜的長(zhǎng)度和多晶硅柵電極和源極場(chǎng)氧化物膜的重疊 量，并且第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)在源極場(chǎng)氧化物膜下面形 成。因此，即使在用于形成第二導(dǎo)電類型高濃度源區(qū)和第二導(dǎo)電類型 高濃度漏區(qū)的離子注入執(zhí)行之前并且在多晶硅柵電極已經(jīng)形成之后， 柵極氧化物膜通過(guò)蝕刻去除，在溝道形成區(qū)上形成的柵極氧化物膜不 被蝕刻。因此，即使在使用厚柵極氧化物膜的情況下，獲得具有滿意 的特性和高驅(qū)動(dòng)性能的MOS晶體管是可能的。
使用本發(fā)明使能夠獲得具有高驅(qū)動(dòng)性能和高耐受電壓的MOS晶體管，其中用厚氧化物膜也獲得高源柵耐受電壓。


在附圖中
圖1示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的橫截面； 圖2A至2D每個(gè)示意地示出根據(jù)本發(fā)明的第 一 實(shí)施例的半導(dǎo)體器 件的橫截面；
圖3示出根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的橫截面； 圖4示出根據(jù)相關(guān)領(lǐng)域的實(shí)施例的半導(dǎo)體器件的橫截面；以及 圖5示出根據(jù)相關(guān)領(lǐng)域的實(shí)施例的半導(dǎo)體器件的橫截面。
具體實(shí)施例方式
參考附圖，下面說(shuō)明本發(fā)明的優(yōu)選實(shí)施例。
圖1示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件100的橫截面. 半導(dǎo)體器件100是金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管，其包括 半導(dǎo)體襯底l、第一導(dǎo)電類型阱區(qū)2、第二導(dǎo)電類型高濃度源區(qū)4、第 二導(dǎo)電類型高濃度漏區(qū)5、第二導(dǎo)電類型低濃度漏區(qū)3、第二導(dǎo)電類 型高濃度源極場(chǎng)效應(yīng)區(qū)(source field region) 13、場(chǎng)氧化物膜9、源極 場(chǎng)氧化物膜(source field oxide film) 14、柵極氧化物膜6、多晶硅柵 電極8、保護(hù)氧化物膜16、源電才及10和漏電4及11。
第一導(dǎo)電類型阱區(qū)2在半導(dǎo)體襯底1的表面上形成。第二導(dǎo)電類 型高濃度源區(qū)4和第二導(dǎo)電類型高濃度漏區(qū)5在第一導(dǎo)電類型阱區(qū)2 的表面上形成以^更通過(guò)插入其之間的溝道形成區(qū)7而4皮此分隔開(kāi)。第 二導(dǎo)電類型高濃度源區(qū)4和第二導(dǎo)電類型高濃度漏區(qū)5中的每個(gè)具有 與第一導(dǎo)電類型阱區(qū)2的導(dǎo)電類型相反的導(dǎo)電類型，并且具有比第一 導(dǎo)電類型阱區(qū)2的雜質(zhì)濃度高的雜質(zhì)濃度。
第二導(dǎo)電類型低濃度漏區(qū)3形成以便包圍第二導(dǎo)電類型高濃度漏 區(qū)5并且與溝道形成區(qū)7接觸。第二導(dǎo)電類型低濃度漏區(qū)3具有比第
7二導(dǎo)電類型高濃度漏區(qū)5的雜質(zhì)濃度低的雜質(zhì)濃度。
第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13在第二導(dǎo)電類型高濃度源 區(qū)4和溝道形成區(qū)7之間形成以便與第二導(dǎo)電類型高濃度源區(qū)4和溝 道形成區(qū)7接觸。第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13具有比第二 導(dǎo)電類型低濃度漏區(qū)3的雜質(zhì)濃度高的雜質(zhì)濃度并且等于或低于第二 導(dǎo)電類型高濃度漏區(qū)5的雜質(zhì)濃度。場(chǎng)氧化物膜9和源極場(chǎng)氧化物膜 14在半導(dǎo)體襯底i的表面之上除第二導(dǎo)電類型高濃度源區(qū)4、第二導(dǎo) 電類型高濃度漏區(qū)5和溝道形成區(qū)7之外的區(qū)域中形成。
柵極氧化物膜6在位于溝道形成區(qū)7上的半導(dǎo)體襯底1的表面之 上形成以便部分地與在溝道形成區(qū)7的兩側(cè)形成的場(chǎng)氧化物膜9和源 極場(chǎng)氧化物膜14重疊。多晶硅柵電極8在柵極氧化物膜6和在柵極 氧化物膜6的兩端形成的邊緣蝕刻部分17上形成。形成保護(hù)氧化物 膜16以便覆蓋結(jié)構(gòu)元件的表面。形成源電極10以便與位于第二導(dǎo)電 類型高濃度源區(qū)4上的半導(dǎo)體襯底1的表面接觸。形成漏電極11以 便與第二導(dǎo)電類型高濃度漏區(qū)5接觸。
在下文中，根據(jù)本發(fā)明的笫一實(shí)施例的制造半導(dǎo)體器件100的方 法參考圖2A至2D說(shuō)明。
第一導(dǎo)電類型阱區(qū)2通過(guò)離子注入或雜質(zhì)熱擴(kuò)散以從 1.0xl0"cm—3至1.0x10 17cm-3的雜質(zhì)濃度在半導(dǎo)體^H"底1上形成。jt匕夕卜， 成為第二導(dǎo)電類型低濃度漏區(qū)3的區(qū)域和成為第二導(dǎo)電類型高濃度源 極場(chǎng)效應(yīng)區(qū)13的區(qū)域通過(guò)離子注入或雜質(zhì)熱擴(kuò)散分別以從 1.0xl(^cm-3至1.0xl(Tcm-3和從1.0xl(y8cm-3至1.0xl020cm-3的雜質(zhì)濃 度形成。第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13與溝道方向平行的長(zhǎng) 度15設(shè)置成以下二者的總和對(duì)于蝕刻?hào)艠O氧化物膜6所需要的蝕 刻量(對(duì)應(yīng)于柵極氧化物膜6的膜層厚度的兩倍，其中其的過(guò)蝕刻量 設(shè)置成100% ),和對(duì)于形成多晶硅柵電極8所需要的制造余量(對(duì) 應(yīng)于光刻工藝期間多晶硅柵電極8和源極場(chǎng)氧化物膜14的掩模對(duì)準(zhǔn) 偏離量的兩倍)。長(zhǎng)度15對(duì)應(yīng)于為了在通過(guò)蝕刻去除柵極氧化物膜6的過(guò)程期間 在溝道形成區(qū)7上方不形成邊緣蝕刻部分17并且防止多晶硅柵電極8 延伸而形成到第二導(dǎo)電類型高濃度源區(qū)4上所需要的最小長(zhǎng)度，其隨 后說(shuō)明。
圖2A示出場(chǎng)氧化物膜9和源極場(chǎng)氧化物膜14通過(guò)選擇性氧化同 時(shí)形成為8000A的膜層厚度。柵極氧化物膜6通過(guò)例如濕法氧化或干 法氧化等的熱氧化形成為從大約500A至1200A的膜層厚度。然后， 具有4000A的厚度的多晶硅使用化學(xué)氣相沉積(CVD )沉積在柵極氧 化物膜6上，并且雜質(zhì)通過(guò)熱擴(kuò)散或離子注入引入多晶硅中。
隨后，使用光刻法，形成光阻劑掩模使得源極側(cè)多晶硅柵電極8 和源極場(chǎng)氧化物膜14的重疊量18對(duì)應(yīng)于對(duì)于以下二者的總和蝕刻 柵極氧化物膜6所需要的蝕刻量(對(duì)應(yīng)于柵極氧化物膜6的膜層厚度 的兩倍，其中其的過(guò)蝕刻量設(shè)置成100% ),和制造余量(對(duì)應(yīng)于光 刻制程期間多晶硅柵電極8和源極場(chǎng)氧化物膜14的掩模對(duì)準(zhǔn)偏離 量)。圖2B示出，除多晶硅柵電極8的目標(biāo)區(qū)域之外的多晶硅通過(guò) 干法蝕刻去除的狀態(tài)。
如果第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13的長(zhǎng)度15和重疊量18 如上文說(shuō)明的設(shè)置，第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13可形成有 最小尺寸，其可以防止在溝道形成區(qū)7上方的邊緣蝕刻部分17的形 成和防止保護(hù)氧化物膜16涌入邊緣蝕刻部分17中從而使半導(dǎo)體器件 的特性變差，以及防止源極側(cè)多晶硅柵電極8在第二導(dǎo)電類型高濃度 源區(qū)4上的形成從而在第二導(dǎo)電類型高濃度源區(qū)4的形成期間阻礙雜 質(zhì)的引入，其隨后說(shuō)明。當(dāng)?shù)诙?dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13的 尺寸被最小化時(shí)，可抑制源區(qū)的電阻的增加，其使賦予半導(dǎo)體器件100 高驅(qū)動(dòng)性能成為可能。
圖2C示出柵極氧化物膜6通過(guò)干法蝕刻或濕法蝕刻去除的狀態(tài)， 其中多晶硅柵電極8用作掩模，并且第二導(dǎo)電類型高濃度源區(qū)4和第 二導(dǎo)電類型高濃度漏區(qū)5通過(guò)離子注入或雜質(zhì)熱擴(kuò)散形成為從1 .Ox 1018cm-3至1 .Ox 1020cm-3的雜質(zhì)濃度。
圖2D示出保護(hù)氧化物膜16使用無(wú)摻雜硅酸鹽玻璃(NSG)膜層、 磷硅酸鹽玻璃(PSG)膜層、硼磷硅酸鹽玻璃(BPSG)膜層和四乙基 原硅酸鹽(TEOS)膜層或其的疊層中的任何一種通過(guò)等離子體CVD 或^f氐壓CVD (LP-CVD)形成。通過(guò)干法蝕刻或濕法蝕刻和干法蝕刻 的組合，位于第二導(dǎo)電類型高濃度源區(qū)4和第二導(dǎo)電類型高濃度漏區(qū) 5上方的保護(hù)氧化物膜16的目標(biāo)區(qū)域被去除，然后形成源電極10和 漏電才及11。
注意在上文說(shuō)明中，在通過(guò)蝕刻去除柵極氧化物膜時(shí)的過(guò)蝕刻量 設(shè)置成100%，但不用說(shuō)，過(guò)蝕刻量可設(shè)置成小于100%的值。
圖3示出根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件101的橫截面。 半導(dǎo)體器件101是MOS場(chǎng)效應(yīng)晶體管，其包括半導(dǎo)體襯底1、第一導(dǎo) 電類型阱區(qū)2、第二導(dǎo)電類型阱區(qū)19、第二導(dǎo)電類型高濃度源區(qū)4、 第二導(dǎo)電類型高濃度漏區(qū)5、第二導(dǎo)電類型低濃度漏區(qū)3、第二導(dǎo)電 類型高濃度源極場(chǎng)效應(yīng)區(qū)13、場(chǎng)氧化物膜9、源極場(chǎng)氧化物膜14、柵 極氧化物膜6、多晶硅柵電極8、保護(hù)氧化物膜16、源電極10和漏電 極11。
第一導(dǎo)電類型阱區(qū)2在半導(dǎo)體襯底1的表面上形成。第二導(dǎo)電類 型阱區(qū)19在第二導(dǎo)電類型高濃度漏區(qū)5下面形成以便與第一導(dǎo)電類 型阱區(qū)2接觸。第二導(dǎo)電類型阱區(qū)19具有與第一導(dǎo)電類型阱區(qū)2的 導(dǎo)電類型相反的導(dǎo)電類型。第二導(dǎo)電類型高濃度源區(qū)4和第二導(dǎo)電類 型高濃度漏區(qū)5在第一導(dǎo)電類型阱區(qū)2的表面上形成以便用插入其之 間的溝道形成區(qū)7;f皮此分隔開(kāi)。
第二導(dǎo)電類型高濃度源區(qū)4和第二導(dǎo)電類型高濃度漏區(qū)5中的每 個(gè)具有比第二導(dǎo)電類型阱區(qū)19的雜質(zhì)濃度高的雜質(zhì)濃度。第二導(dǎo)電 類型低濃度漏區(qū)3形成以便包圍第二導(dǎo)電類型高濃度漏區(qū)5并且與溝 道形成區(qū)7接觸。第二導(dǎo)電類型低濃度漏區(qū)3具有比第二導(dǎo)電類型高 濃度漏區(qū)5的雜質(zhì)濃度低的雜質(zhì)濃度。第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)13在第二導(dǎo)電類型高濃度源區(qū)4和溝道形成區(qū)7之間形成以便 與第二導(dǎo)電類型高濃度源區(qū)4和溝道形成區(qū)7接觸。第二導(dǎo)電類型高 濃度源極場(chǎng)效應(yīng)區(qū)13具有比第二導(dǎo)電類型低濃度漏區(qū)3的雜質(zhì)濃度 高的雜質(zhì)濃度并且等于或低于第二導(dǎo)電類型高濃度漏區(qū)5的雜質(zhì)濃 度。
場(chǎng)氧化物膜9和源極場(chǎng)氧化物膜14在半導(dǎo)體襯底1的表面之上 除第二導(dǎo)電類型高濃度源區(qū)4、第二導(dǎo)電類型高濃度漏區(qū)5和溝道形 成區(qū)7之外的區(qū)域中形成。柵極氧化物膜6在半導(dǎo)體襯底1的表面之 上形成且位于溝道形成區(qū)7上以1更部分地與在溝道形成區(qū)7的兩側(cè)形 成的場(chǎng)氧化物膜9和源極場(chǎng)氧化物膜14重疊。多晶硅柵電極8在柵 極氧化物膜6和在柵極氧化物膜6的兩端形成的邊緣蝕刻部分17上 形成。形成保護(hù)氧化物膜16以便覆蓋結(jié)構(gòu)元件的表面。形成源電極 IO以便與位于第二導(dǎo)電類型高濃度源區(qū)4上的半導(dǎo)體襯底1的表面接 觸。形成漏電極ll以便與第二導(dǎo)電類型高濃度漏區(qū)5接觸。
根據(jù)半導(dǎo)體器件101的結(jié)構(gòu)，第二導(dǎo)電類型阱區(qū)19在第二導(dǎo)電 類型高濃度漏區(qū)5下面形成。因此，制造與半導(dǎo)體器件100的結(jié)構(gòu)的 情況相比具有更高耐受電壓的半導(dǎo)體器件成為可能。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；設(shè)置在所述半導(dǎo)體襯底上的第一導(dǎo)電類型阱區(qū)；第二導(dǎo)電類型高濃度源區(qū)和第二導(dǎo)電類型高濃度漏區(qū)，它們各設(shè)置在所述第一導(dǎo)電類型阱區(qū)的表面上以便用插入它們之間的溝道形成區(qū)彼此分隔開(kāi)，所述第二導(dǎo)電類型高濃度源區(qū)和所述第二導(dǎo)電類型高濃度漏區(qū)各具有與所述第一導(dǎo)電類型阱區(qū)的導(dǎo)電類型相反的導(dǎo)電類型，并且具有比所述第一導(dǎo)電類型阱區(qū)的雜質(zhì)濃度高的雜質(zhì)濃度；第二導(dǎo)電類型低濃度漏區(qū)，其設(shè)置以包圍所述第二導(dǎo)電類型高濃度漏區(qū)并且與所述溝道形成區(qū)接觸；第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)，其設(shè)置在所述第二導(dǎo)電類型高濃度源區(qū)和所述溝道形成區(qū)之間以便與所述第二導(dǎo)電類型高濃度源區(qū)和所述溝道形成區(qū)接觸；場(chǎng)氧化物膜和源極場(chǎng)氧化物膜，它們?cè)O(shè)置在所述半導(dǎo)體襯底的表面之上除所述第二導(dǎo)電類型高濃度源區(qū)、所述第二導(dǎo)電類型高濃度漏區(qū)和所述溝道形成區(qū)之外的區(qū)域中；柵極氧化物膜，其設(shè)置在所述半導(dǎo)體襯底的表面之上，并且位于所述溝道形成區(qū)上以便部分地與在所述溝道形成區(qū)的兩側(cè)形成的所述場(chǎng)氧化物膜和所述源極場(chǎng)氧化物膜重疊；多晶硅柵電極，其設(shè)置在所述柵極氧化物膜和位于所述柵極氧化物膜兩端的邊緣蝕刻部分上；保護(hù)氧化物膜，其設(shè)置以覆蓋所述半導(dǎo)體襯底上形成的結(jié)構(gòu)元件；源電極，其形成以便與所述第二導(dǎo)電類型高濃度源區(qū)接觸；以及漏電極，其形成以便與所述第二導(dǎo)電類型高濃度漏區(qū)接觸，其中所述第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)具有與溝道方向平行的長(zhǎng)度，其等于或大于所述多晶硅柵電極和所述源極場(chǎng)氧化物膜的掩模對(duì)準(zhǔn)偏移量的兩倍和所述柵極氧化物膜的膜層厚度的兩倍的總和。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，還包括第二導(dǎo)電類型阱區(qū)，其在所述第二導(dǎo)電類型高濃度漏區(qū)和所述第二導(dǎo)電類型低濃度漏區(qū)周圍且其下面形成以便從所述半導(dǎo)體襯底的表面延伸進(jìn)入所述半導(dǎo)體襯底的內(nèi)部以與所述第 一導(dǎo)電類型阱區(qū)接觸，所述第二導(dǎo)電類型阱 區(qū)具有與所述第一導(dǎo)電類型阱區(qū)的導(dǎo)電類型相反的導(dǎo)電類型。
3. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二導(dǎo)電類型高 濃度源極場(chǎng)效應(yīng)區(qū)具有從1.0xl0"cm-3至1.0xl0^cn^的雜質(zhì)濃度。
4. 一種制造半導(dǎo)體器件的方法，所述方法包括 在半導(dǎo)體襯底上形成第 一導(dǎo)電類型阱區(qū)；分別形成待成為第二導(dǎo)電類型低濃度漏區(qū)的區(qū)域和待成為第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)的區(qū)域，所述第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)具有比所述第二導(dǎo)電類型低濃度漏區(qū)的雜質(zhì)濃度高的雜質(zhì)濃度；通過(guò)選擇性氧化同時(shí)形成場(chǎng)氧化物膜和源極場(chǎng)氧化物膜；在所述半導(dǎo)體襯底的表面之上形成柵極氧化物膜；在所述柵極氧化物膜上形成多晶硅柵電極以便延伸到所述場(chǎng)氧化物膜和所述源極場(chǎng)氧化物膜上面；通過(guò)用所述多晶硅柵電極用作掩模來(lái)蝕刻去除所述柵極氧化物膜；形成第二導(dǎo)電類型高濃度源區(qū)和第二導(dǎo)電類型高濃度漏區(qū)； 在所述半導(dǎo)體襯底的整個(gè)表面之上形成保護(hù)氧化物膜； 去除所述保護(hù)氧化物膜的目標(biāo)區(qū)域以形成源電極和漏電極， 其中所述第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)具有與溝道方向平 行的長(zhǎng)度，并且所述長(zhǎng)度等于或大于所述多晶硅柵電極和所述源極場(chǎng) 氧化物膜的掩模對(duì)準(zhǔn)偏移量的兩倍和所述柵極氧化物膜的膜層厚度的兩倍的總和。
5.如權(quán)利要求4所述的制造半導(dǎo)體器件的方法，其中所述通過(guò)用所述多晶硅柵電極用作掩模來(lái)蝕刻去除所述柵極氧化物膜包括執(zhí)行蝕刻且其中所述柵極氧化物膜的過(guò)蝕刻量設(shè)置成100 %或以下。
全文摘要
提供的是半導(dǎo)體器件，其包括具有高驅(qū)動(dòng)性能和高耐受電壓并且具有厚柵極氧化物膜的金屬氧化物半導(dǎo)體(MOS)晶體管。在具有高耐受電壓的硅的局部氧化(LOCOS)偏置MOS晶體管中，為了防止溝道形成區(qū)(7)上形成的柵極氧化物膜(6)在通過(guò)將多晶硅柵電極(8)用作掩模以去除柵極氧化物膜(6)以形成第二導(dǎo)電類型高濃度源區(qū)(4)和第二導(dǎo)電類型高濃度漏區(qū)(5)時(shí)被蝕刻，源極場(chǎng)氧化物膜(14)也在溝道形成區(qū)(7)的源極側(cè)上形成，并且另外，優(yōu)化第二導(dǎo)電類型高濃度源極場(chǎng)效應(yīng)區(qū)(13)的長(zhǎng)度。因此，獲得具有高驅(qū)動(dòng)性能和高耐受電壓并且具有厚柵極氧化物膜的MOS晶體管是可能的。
文檔編號(hào)H01L29/78GK101651153SQ20091016740
公開(kāi)日2010年2月17日 申請(qǐng)日期2009年8月13日 優(yōu)先權(quán)日2008年8月13日
發(fā)明者加藤伸二郎, 齋藤直人 申請(qǐng)人:精工電子有限公司