專利名稱：功率電晶體的封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種功率電晶體的封裝構(gòu)造，主要將設(shè)置有復(fù)數(shù)個功率電晶體的
基板貼附在承載板上，并對基板進(jìn)行研磨及切割，以完成功率電晶體的設(shè)置。
背景技術(shù)：
請參閱圖l，為習(xí)用功率電晶體的封裝構(gòu)造的剖面示意圖。如圖所示，功率電晶體 的封裝構(gòu)造100主要包括有一功率電晶體10及一封裝膠體14，其中功率電晶體10主要包 括有一基板11 ，且基板11包括一 N+型基板111及一 N型磊晶層113， N+型基板111及一 N 型磊晶層113以層迭的方式設(shè)置。 N+型基板111的表面為一汲極12，而N型磊晶層113上摻雜設(shè)置有至少一P型井 區(qū)13。 P型井區(qū)13內(nèi)摻雜設(shè)置有至少一源極區(qū)15，并于源極區(qū)15上設(shè)置有一源極16。此 外N型磊晶層113上還設(shè)置有至少一閘極18，并以一絕緣層17隔離N型磊晶層113及閘極 18。 藉由上述的構(gòu)件便已完成功率電晶體10的初步架構(gòu)，在使用時可透過導(dǎo)線19與 汲極12、源極16及閘極18相連接，并可進(jìn)一步將導(dǎo)線19的另一端與導(dǎo)電架相連接，而有利 于進(jìn)行功率電晶體10的使用，例如在使用時亦可將N+型基板111直接設(shè)置在導(dǎo)電架上，并 進(jìn)行導(dǎo)電架與源極16及閘極18的電性連接。此外，在完成上述的連接后可以封裝膠體14 包覆功率電晶體IO，藉此在功率電晶體IO外部形成一保護(hù)構(gòu)造。 對習(xí)用的功率電晶體10來說，基板11的厚度H往往必須大于200微米以維持功 率電晶體10的結(jié)構(gòu)，并避免功率電晶體10的基板11出現(xiàn)碎裂的情形，然而對功率電晶體 IO來說厚度H的大小將與其串聯(lián)電阻成正比。由于習(xí)用的功率電晶體IO的厚度H無法縮 減，使其串聯(lián)電阻無法進(jìn)一步降低，并容易在使用的過程當(dāng)中產(chǎn)生較大的熱量。

發(fā)明內(nèi)容本實用新型的主要目的在于提供一種功率電晶體的封裝構(gòu)造，主要將功率電晶體 與一承載板相連接，并減少功率電晶體的基板厚度，藉此以降低功率功率電晶體的串聯(lián)電 阻。 本實用新型的次要目的在于提供一種功率電晶體的封裝構(gòu)造，其中在將功率電晶 體與承載板連接后，可進(jìn)一步對功率電晶體的基板進(jìn)行研磨，藉此有利于縮小功率電晶體 的尺寸。 本實用新型的又一目的在于提供一種功率電晶體的封裝構(gòu)造，藉由功率電晶體的 基板厚度的減少，將有利于降低串聯(lián)電阻，并可減少功率電晶體在使用時所產(chǎn)生的熱量。 本實用新型的又一目的在于提供一種功率電晶體的封裝構(gòu)造，其中功率電晶體的 汲極、閘極及源極皆可透過導(dǎo)電層而連接至基板的同一表面，藉此將可以透過表面粘著技 術(shù)(SMD)進(jìn)行功率電晶體的設(shè)置，并提高功率電晶體在使用時的便利性。 為實現(xiàn)上述目的，本實用新型采取以下設(shè)計方案一種功率電晶體的封裝構(gòu)造，其包括有一承載板；一功率電晶體，包括有一基板，包括有一第一表面及一第二表面，并以 該第一表面的方向與該承載板連接；至少一源極，設(shè)置于該基板的第一表面；及至少一閘 極，設(shè)置于該基板的第一表面。 此外，本實用新型還提供了一種功率電晶體的封裝構(gòu)造，其包括有一承載板；一 功率電晶體，包括有一基板，包括有一第一表面及一第二表面，并以該第一表面的方向與 該承載板連接；至少一源極，設(shè)置于該基板的第一表面；至少一閘極，設(shè)置于該基板的第一 表面；及至少一汲極，設(shè)置于該基板的第一表面。 本實用新型的優(yōu)點是有利于縮小功率電晶體的厚度尺寸，從而進(jìn)一步降低功率 電晶體的串聯(lián)電阻，并可減少功率電晶體在使用的過程當(dāng)中所產(chǎn)生的熱量。

圖1 :為習(xí)用功率電晶體的封裝構(gòu)造的剖面示意圖。 圖2 :為本實用新型功率電晶體的封裝構(gòu)造一較佳實施例的剖面示意圖。 圖3 :為本實用新型功率電晶體的封裝構(gòu)造一實施例的剖面示意圖。 圖4 :為本實用新型功率電晶體的封裝構(gòu)造又一實施例的剖面示意圖。 圖5A至圖5E :為本實用新型功率電晶體的封裝方法的流程示意圖。 圖6 :為本實用新型功率電晶體又一實施例的封裝方法流程圖。 以下，茲舉本實用新型若干較佳實施例，并配合圖式做進(jìn)一步詳細(xì)說明
具體實施方式請參閱圖2，為本實用新型功率電晶體的封裝構(gòu)造一較佳實施例的剖面示意圖。如 圖所示，功率電晶體的封裝構(gòu)造200包括有一承載板210及一功率電晶體20，其中功率電晶 體20包括有一基板21，且該基板21包括有一第一表面211及一第二表面212，并以第一表 面211的方向連接承載板210。 基板21的第一表面211上設(shè)置有至少一源極26及至少一閘極28，而基板21的第 二表面212則為一汲極22?；?1包括有一第一型基板213及一第一型磊晶層215，且第 一型基板213及第一型磊晶層215以層迭的方式設(shè)置。例如第一型基板213可為N+型基 板(N+substrate)，而第一型磊晶層215則可為N型磊晶層(N-印i)。 基板21上可以摻雜方式設(shè)置有至少一第二型井區(qū)23，并于第二型井區(qū)23內(nèi)設(shè)有 至少一第一型源極區(qū)25。例如第二型井區(qū)23設(shè)置在第一型磊晶層215內(nèi)，且第二型井區(qū) 23為P-型井區(qū)，而第一型源極區(qū)25則為N型源極區(qū)。第一型源極區(qū)25上設(shè)置有至少一源 極26，并透過源極26與第一型源極區(qū)25及/或第二型井區(qū)23電性連接。 基板21的第一表面211上還設(shè)置有至少一絕緣層27，并于絕緣層27上設(shè)置有至 少一閘極28，藉此將可以絕緣層27對閘極28進(jìn)行隔離，使得閘極28不會與基板21、第一 型磊晶層215、第二型井區(qū)23及/或第一型源極區(qū)25接觸。并以第一型基板213的表面為 汲極22。 在本實用新型中主要對功率電晶體20的厚度進(jìn)行縮減，并使得功率電晶體20的 厚度Hl及/或基板21的厚度H2小于100微米，藉此不僅有利于縮小功率電晶體20的尺 寸，同時藉由厚度Hl/H2的縮小更可進(jìn)一步降低功率電晶體20的串聯(lián)電阻，并可減少功率
5電晶體20在使用的過程當(dāng)中所產(chǎn)生的熱量。理論上來說電阻的大小與導(dǎo)電物的長度(厚 度)成正比，若本實用新型所述的功率電晶體20的厚度HI僅為習(xí)用功率電晶體10的厚度 H的一半，則功率電晶體20的串聯(lián)電阻亦會是習(xí)用功率電晶體10的電阻的一半。 請參閱圖3，為本實用新型功率電晶體的封裝構(gòu)造一實施例的剖面示意圖。如圖所 示，本實施例所述的功率電晶體的封裝構(gòu)造300主要進(jìn)一步揭露功率電晶體20的線路連接 方式，功率電晶體的封裝構(gòu)造300同樣包括有一承載板210及一功率電晶體20，并將功率電 晶體20設(shè)置在承載板210上，例如以基板21的第一表面211方向，進(jìn)行功率電晶體20與 承載板210的連接。 在本實用新型實施例中，功率電晶體20的源極26及閘極28分別與至少一導(dǎo)電層 29連接，且導(dǎo)電層29由基板21第一表面211延伸至第二表面212，藉由導(dǎo)電層29的設(shè)置 可將源極26與閘極28的接點引導(dǎo)至基板21的第二表面212。例如于基板21上設(shè)置有至 少一穿孔24，該穿孔24由基板21的第一表面211延伸至第二表面212，可將導(dǎo)電層29設(shè) 置在穿孔24內(nèi)，并使得導(dǎo)電層29與源極26及閘極28連接。 由于基板21的第二表面212為功率電晶體20的汲極22，而源極26與閘極28的 接點則可透過導(dǎo)電層29延伸至基板21的第二表面212，因此功率電晶體20的汲極22、源 極26及閘極28皆設(shè)置在同一表面，并可直接透過表面粘著技術(shù)(SMD)將功率電晶體20設(shè) 置在不同的裝置上，例如透過焊球241進(jìn)行功率電晶體20與電路板的連接。藉由透過表面 粘著技術(shù)進(jìn)行功率電晶體的封裝構(gòu)造300與電路板之間的連接，將有利于提高功率電晶體 20的設(shè)置效率的提升及體積的縮小。 請參閱圖4，為本實用新型功率電晶體的封裝構(gòu)造又一實施例的剖面示意圖。如圖 所示，本實用新型所述的功率電晶體的封裝構(gòu)造400包括有一承載板210及一功率電晶體 40，其中功率電晶體40的基板41包括有一第一表面411及一第二表面412，并以第一表面 411的方向與承載板210相連接。 基板41的第一表面411上設(shè)置有至少一汲極42、至少一源極46及至少一閘極48， 其中基板41包括有一第一型基板413及一第一型磊晶層415，且第一型基板413及第一型 磊晶層415以層迭的方式設(shè)置。第一型磊晶層415內(nèi)設(shè)置有一第二型井區(qū)43及一第一型 汲極區(qū)451，而第二型井區(qū)43內(nèi)則設(shè)置有一第一型源極區(qū)453。 第一型汲極區(qū)451上設(shè)置有至少一汲極42，而第一型源極區(qū)453上則設(shè)置有至少 一源極46。第一型磊晶層415的部分表面上設(shè)置有一絕緣層47，并于絕緣層47上設(shè)置有 至少一閘極48，藉此將可以絕緣層47對閘極48進(jìn)行隔離，例如絕緣層47可橫跨在第一型 汲極區(qū)451及第一型源極區(qū)453之間。 功率電晶體40的汲極42、源極46及閘極48分別與至少一導(dǎo)電層49相連接，并透 過不同的導(dǎo)電層49將汲極42、源極46及閘極48的接點引導(dǎo)至基板41的第二表面412，例 如導(dǎo)電層49可由基板41的側(cè)邊延伸至基板41的第二表面412，藉此功率電晶體40將可以 透過表面粘著技術(shù)(SMD)設(shè)置在不同的裝置上。 在圖3所示的本實用新型功率電晶體20為垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng) 管(VDM0S， vertical double-diffused M0SFET)，而圖4所示的功率電晶體40則是橫向雙 擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管(LDM0S， lateral double-dif fusedMOSFET)，然而在實際 應(yīng)用時亦可將本實用新型應(yīng)用不同形式的功率電晶體。[0033] 請參閱圖5A至圖5E，為本實用新型功率電晶體的封裝方法的流程圖。如圖所示， 本實用新型首先進(jìn)行功率電晶體20的相關(guān)制程，例如于基板21上形成一第一型基板213 及一第一型磊晶層215。之后透過摻雜方式在第一型磊晶層215上形成至少一第二型井區(qū) 23，并于第二型井區(qū)23內(nèi)設(shè)有至少一第一型源極區(qū)25。 在完成上述第一型基板213、第一型磊晶層215、第二型井區(qū)23及第一型源極區(qū)25 的設(shè)置后，可于第一型源極區(qū)25上設(shè)置有至少一源極26。并于第一型磊晶層215及/或 第一型源極區(qū)25的部分表面上設(shè)置一絕緣層27，例如可使得絕緣層27橫跨于兩個源極26 或兩個源極區(qū)25之間，而后再于絕緣層27上設(shè)置有至少一閘極28，如圖5A所示。 在完成功率電晶體20的初步架構(gòu)后，可將功率電晶體20與承載板210相連接，例 如以功率電晶體20的基板21的第一表面211的方向貼附在承載板210上，如圖5B所示。 功率電晶體20在與承載板210連接后將可以得到承載板210的支撐，并可以進(jìn)一步對功率 電晶體20的基板21的第二表面212進(jìn)行研磨。例如在實際應(yīng)用時可對基板21的第一型 基板213進(jìn)行研磨，并使得基板21的厚度H2小于100微米，藉此不僅有利于縮小功率電晶 體20的尺寸，同時亦可達(dá)到降低功率電晶體20的串聯(lián)電阻的目的，如圖5C所示。 在完成研磨的步驟后，可進(jìn)一步在功率電晶體20上設(shè)置有至少一導(dǎo)電層29，導(dǎo)電 層29分別與源極26及閘極28相連接，并將源極26及閘極28的接點引導(dǎo)至基板21的第 二表面212。在實際應(yīng)用時亦可依據(jù)功率電晶體20的配置方式的不同，而在基板21上設(shè) 置有至少一穿孔24，使得穿孔24由基板21的第一表面211延伸至第二表面212，而導(dǎo)電層 29則可設(shè)置在穿孔24內(nèi)部，并將源極26及閘極28的接點引導(dǎo)至基板21的第二表面212， 如圖5D所示。 在完成上述的步驟后，便已完成功率電晶體20的封裝，并使得功率電晶體20的汲 極22、源極26及閘極28的接點皆設(shè)置在基板21的同一表面，藉此將可透過表面粘著技術(shù) (SMD)進(jìn)行功率電晶體20的設(shè)置，例如透過焊球241將功率電晶體20設(shè)置在一電路板50 上，如圖5E所示。 在本實用新型制作方法的實施例中，主要是以垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效 應(yīng)管(VDMOS)為實施例進(jìn)行說明，然而橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管(LDMOS)或 其他形式的功率電晶體亦可以類似的制作方法完成設(shè)置。例如可以在基板21的第一表面 211上設(shè)置有至少一汲極22，再進(jìn)行功率電晶體20與承載板210之間的連接，以及后續(xù)對 基板21進(jìn)行研磨的步驟。此外，在實際制作時亦可依據(jù)不同的需求調(diào)整上述各個步驟的順 序，皆可完成功率電晶體的封裝構(gòu)造。 在實際制作時基板21可為一晶圓(wafer)，同一個基板21上可形成復(fù)數(shù)個功率電 晶體20，并將基板21貼附在承載板210上再進(jìn)行研磨，以縮小功率電晶體20的厚度。此 外，亦可同時在基板21的復(fù)數(shù)個功率電晶體20上形成穿孔24，并于穿孔24內(nèi)形成導(dǎo)電層 29，最后再將承載板210與基板21進(jìn)行切割，例如延著虛線進(jìn)行切割，以同時完成復(fù)數(shù)個功 率電晶體20的設(shè)置，藉此將有利于功率電晶體20的設(shè)置步驟的簡化及制作成本的降低，如 圖6所示。 以上所述，僅為本實用新型的較佳實施例而已，并非用來限定本實用新型實施的 范圍，即凡依本實用新型申請專利范圍所述的形狀、構(gòu)造、特征及精神所為的均等變化與修 飾，均應(yīng)包括于本實用新型的申請專利范圍內(nèi)。
權(quán)利要求一種功率電晶體的封裝構(gòu)造，其特征在于包括有一承載板；一功率電晶體，包括有一基板，包括有一第一表面及一第二表面，并以該第一表面的方向與該承載板連接；至少一源極，設(shè)置于該基板的第一表面；及至少一閘極，設(shè)置于該基板的第一表面。
2. 根據(jù)權(quán)利要求1所述的功率電晶體的封裝構(gòu)造，其特征在于其中該電晶體的厚度 小于100微米。
3. 根據(jù)權(quán)利要求1所述的功率電晶體的封裝構(gòu)造，其特征在于其中該基板包括有至 少一穿孔，該穿孔由該第一表面延伸至該第二表面，并于該穿孔內(nèi)設(shè)置有一導(dǎo)電層。
4. 根據(jù)權(quán)利要求1所述的功率電晶體的封裝構(gòu)造，其特征在于還包括有至少一電性 連接源極及該閘極的導(dǎo)電層，且該導(dǎo)電層由基板的第一表面延伸至第二表面。
5. 根據(jù)權(quán)利要求1所述的功率電晶體的封裝構(gòu)造，其特征在于其中該基板包括有一 第一型基板及一第一型磊晶層。
6. 根據(jù)權(quán)利要求5所述的功率電晶體的封裝構(gòu)造，其特征在于其中該第一型磊晶層 內(nèi)設(shè)置有至少一第二型井區(qū)，并于該第二型井區(qū)內(nèi)設(shè)置有至少一第一型源極區(qū)。
7. 根據(jù)權(quán)利要求1所述的功率電晶體的封裝構(gòu)造，其特征在于其中該基板的第二表 面為一汲極。
8. 根據(jù)權(quán)利要求1所述的功率電晶體的封裝構(gòu)造，其特征在于其中該基板的厚度小 于100微米。
9. 一種功率電晶體的封裝構(gòu)造，其特征在于包括有 一承載板；一功率電晶體，包括有一基板，包括有一第一表面及一第二表面，并以該第一表面的方向與該承載板連接； 至少一源極，設(shè)置于該基板的第一表面； 至少一閘極，設(shè)置于該基板的第一表面；及 至少一汲極，設(shè)置于該基板的第一表面。
10. 根據(jù)權(quán)利要求9所述的功率電晶體的封裝構(gòu)造，其特征在于其中該電晶體的厚度 小于100微米。
11. 根據(jù)權(quán)利要求9所述的功率電晶體的封裝構(gòu)造，其特征在于其中該電晶體包括有 至少一穿孔，該穿孔由該第一表面延伸至該第二表面，并于該穿孔內(nèi)設(shè)置有一導(dǎo)電層。
12. 根據(jù)權(quán)利要求9所述的功率電晶體的封裝構(gòu)造，其特征在于包括有至少一電性連 接該汲極、該源極及該閘極的導(dǎo)電層，且該導(dǎo)電層由該基板的第一表面延伸至第二表面。
13. 根據(jù)權(quán)利要求9所述的功率電晶體的封裝構(gòu)造，其特征在于其中該基板包括有一 第一型基板及一第一型磊晶層。
14. 根據(jù)權(quán)利要求13所述的功率電晶體的封裝構(gòu)造，其特征在于其中該第一型磊晶 層內(nèi)設(shè)置有至少一第二型井區(qū)及至少一第一型汲極區(qū)，并于該第二型井區(qū)內(nèi)設(shè)置有至少一 第一型源極區(qū)。
15. 根據(jù)權(quán)利要求9所述的功率電晶體的封裝構(gòu)造，其特征在于其中該基板的厚度小于100微米。
專利摘要本實用新型公開了一種功率電晶體的封裝構(gòu)造，其包括有一承載板；一功率電晶體，包括有一基板，包括有一第一表面及一第二表面，并以該第一表面的方向與該承載板連接；至少一源極，設(shè)置于該基板的第一表面；及至少一閘極，設(shè)置于該基板的第一表面。此外，本實用新型還可加設(shè)至少一汲極，設(shè)置于該基板的第一表面。其有利于縮小功率電晶體的厚度尺寸，從而進(jìn)一步降低功率電晶體的串聯(lián)電阻，并可減少功率電晶體在使用的過程當(dāng)中所產(chǎn)生的熱量。
文檔編號H01L23/12GK201514937SQ20092021674
公開日2010年6月23日 申請日期2009年9月18日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者林昶伸, 梁偉成 申請人:芯巧科技股份有限公司;梁偉成