專利名稱：半導(dǎo)體集成電路器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件(下文也稱為半導(dǎo)體器件)及其制造方法、 具體地涉及如下技術(shù)，該技術(shù)有效應(yīng)用于涉及焊盤電極的外圍區(qū)域、比如基于鋁的鍵合焊 盤的外圍區(qū)域的技術(shù)。
背景技術(shù)：
日本專利待審公開號(hào)2006-303452 (專利文獻(xiàn)1)或者USP-2006-0249845 (專利文 獻(xiàn)2)公開一種將基于鋁的鍵合焊盤用氮化硅膜等在其全表面(包括在其上表面的外圍區(qū) 域的邊緣部分抗反射膜如氮化鈦膜的側(cè)面)之上覆蓋以便防止基于鋁的焊盤由于在焊盤 部分的外部潮氣等所致的單元反應(yīng)所引起的洗脫的技術(shù)。日本專利待審公開號(hào)2007-103593 (專利文獻(xiàn)3)公開一種將基于鋁的鍵合焊盤用 氮化硅膜等在其全表面(包括在其上表面的外圍區(qū)域的邊緣部分抗反射膜如氮化鈦膜的 側(cè)面)之上覆蓋以便防止基于鋁的焊盤由于在焊盤部分的潮氣等所致的局部單元影響所 引起的洗脫的技術(shù)。

發(fā)明內(nèi)容
在LSI或者半導(dǎo)體集成電路器件的當(dāng)前制造工藝中，在組裝器件的步驟(比如樹 脂密封步驟)之后通常為在高溫度(比如近似范圍從85°C至130°C )和高濕度(比如約 80% RH)的環(huán)境中的電壓施加測(cè)試(高溫度和高濕度測(cè)試)。對(duì)于該測(cè)試，本發(fā)明的發(fā)明人 在高溫度和高濕度測(cè)試期間發(fā)現(xiàn)作為抗反射膜的氮化鈦膜從上方膜出現(xiàn)分離以及在施加 有正電壓的基于鋁的鍵合焊盤的上表面的邊緣部分在氮化鈦膜中生成裂縫這一現(xiàn)象，該現(xiàn) 象歸因于由潮氣經(jīng)過密封樹脂等侵入生成氮化鈦膜的氧化和膨脹引起的電化學(xué)反應(yīng)。已經(jīng)完善本發(fā)明以解決這些問題。本發(fā)明已經(jīng)鑒于上述境況孕育而出并且提供一種用于制造高度可靠的半導(dǎo)體集 成電路器件的工藝。本發(fā)明的其它目的和新特征將從本說明書和附圖的描述中變得清楚。下文簡(jiǎn)要地說明在本申請(qǐng)中公開的本發(fā)明之中的典型發(fā)明的概況。本申請(qǐng)的一項(xiàng)發(fā)明在于在基于鋁的鍵合焊盤的外圍區(qū)域以環(huán)或者縫形狀去除焊 盤之上的氮化鈦膜。下文簡(jiǎn)要地說明在本申請(qǐng)中公開的本發(fā)明之中的典型發(fā)明所取得的效果。在基于鋁的鍵合焊盤的外圍區(qū)域以環(huán)或者縫形狀去除焊盤之上的氮化鈦膜，由此 防止鈦氧化的影響向焊盤以外傳播。


圖1是圖示了實(shí)施例1的半導(dǎo)體集成電路器件的芯片(第一主表面)以內(nèi)的布局 的示意平面圖(同樣適用于實(shí)施例2至5)；圖2圖示了密封有圖1中的芯片的BGA封裝的正視橫截面圖；圖3圖示了在本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的芯片(第一主表面)以 內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大平 面圖；圖4圖示了給定在與圖3對(duì)應(yīng)的部分在接線鍵合之后的狀態(tài)時(shí)鍵合焊盤部分的外 圍區(qū)域的放大平面圖；圖5圖示了圖3中的X-X’截面的芯片橫截面圖；圖6圖示了圖3中的Y-Y’截面的芯片橫截面圖；圖7圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的 X-X'截面對(duì)應(yīng)的器件橫截面流程圖(形成輔助絕緣膜的步驟)；圖8圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的 X-X'截面對(duì)應(yīng)的器件橫截面流程圖(形成用于圖案化氮化鈦膜去除部分的抗蝕劑膜的步 驟)；圖9圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的 X-X'截面對(duì)應(yīng)的器件橫截面流程圖(形成氮化鈦膜去除部分的步驟)；圖10圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成絕緣表面保護(hù)膜的步驟)；圖11圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成焊盤開口的步驟)；圖12圖示了在本申請(qǐng)的實(shí)施例2的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖；圖13圖示了圖12中的X-X，截面的芯片橫截面圖；圖14圖示了圖12中的A-A’截面的芯片橫截面圖；圖15圖示了圖12中的Y-Y，截面的芯片橫截面圖；圖16圖示了在本申請(qǐng)的實(shí)施例3的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖；圖17圖示了圖16中的Y-Y，截面的芯片橫截面圖；圖18圖示了在本申請(qǐng)的實(shí)施例4的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖；圖19圖示了圖18中的X-X，截面的芯片橫截面圖；圖20圖示了圖18中的Y-Y，截面的芯片橫截面圖；圖21圖示了在制造本申請(qǐng)的實(shí)施例4的半導(dǎo)體集成電路器件的方法中與圖18中的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成絕緣表面保護(hù)膜的步驟)；圖22圖示了在制造本申請(qǐng)的實(shí)施例4的半導(dǎo)體集成電路器件的方法中與圖18中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成用于圖案化氮化鈦膜去除部分和焊盤開口的 抗蝕劑膜的步驟)；圖23圖示了在本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖；圖24圖示了圖23中的X_X，截面的芯片橫截面圖；圖25圖示了圖23中的Y_Y，截面的芯片橫截面圖；圖26圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成輔助絕緣膜的步驟)；圖27圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成用于圖案化氮化鈦膜去除部分的抗蝕劑膜的 步驟)；圖28圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成氮化鈦膜去除部分的步驟)；圖29圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成絕緣表面保護(hù)膜的步驟)；并且圖30圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成焊盤開口的步驟)。
具體實(shí)施例方式[實(shí)施例的概況]下文將描述在本申請(qǐng)中公開的典型發(fā)明的概況。1. 一種半導(dǎo)體集成電路器件，包括(a)半導(dǎo)體芯片，具有第一主表面和第二主表面；(b)在半導(dǎo)體芯片的第一主表面 之上提供的基于鋁的金屬膜圖案；(c)氮化鈦膜，覆蓋基于鋁的金屬膜圖案的上表面；(d) 絕緣表面保護(hù)膜，覆蓋包括氮化鈦膜的上表面的半導(dǎo)體芯片的第一主表面；(e)鍵合焊盤 開口，形成于絕緣表面保護(hù)膜中；(f)第一開口部分，對(duì)應(yīng)于鍵合焊盤開口形成于氮化鈦膜 中；以及(g)第二開口部分，在第一開口部分的附近形成于氮化鈦膜中。2.根據(jù)上述1的半導(dǎo)體集成電路器件，其中基于鋁的金屬膜圖案的第二開口部分 由絕緣表面保護(hù)膜覆蓋。3.根據(jù)上述2的半導(dǎo)體集成電路器件，其中絕緣表面保護(hù)膜是層積膜，該層積膜 包含作為下層的基于氧化硅的膜和作為上層的基于氮化硅的膜。4.根據(jù)上述1或者3的半導(dǎo)體集成電路器件，其中氮化鈦膜由絕緣表面保護(hù)膜覆 蓋，并且第二開口部分未由絕緣表面保護(hù)膜覆蓋。5.根據(jù)上述1至4中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中鈍化膜形成于第二開 口部分的基于鋁的金屬膜圖案的表面之上。6.根據(jù)上述1至5中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中第二開口部分的寬度在從0.3至10微米的范圍內(nèi)。7.根據(jù)上述1至6中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中第一開口部分的寬度 大于第二開口部分的寬度。8.根據(jù)上述1至7中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中第二開口部分以環(huán)形 狀形成以便包圍第一開口部分。9.根據(jù)上述1至8中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中第一開口部分具有接 線鍵合區(qū)域和晶片測(cè)試探測(cè)接觸區(qū)域。10.根據(jù)上述1至9中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中在晶片測(cè)試探測(cè)接觸 區(qū)域中的針跡線部分中去除基于鋁的金屬膜圖案的表面上的鈍化膜。11.根據(jù)上述1至9中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中基于鋁的金屬膜圖案 具有其中包含第一開口部分的鍵合焊盤部分和與之耦合的布線部分，并且第二開口部分形 成于鍵合焊盤部分與布線部分之間的邊界附近。12.根據(jù)上述1至11中的任一項(xiàng)的半導(dǎo)體集成電路器件，還包括(h)全部由無(wú)鹵 素樹脂密封的半導(dǎo)體芯片的第一主表面、基于鋁的金屬膜圖案、氮化鈦膜、第一開口部分和 第二開口部分。另外，下文將描述在本申請(qǐng)中公開的其它發(fā)明的概況。13. 一種制造半導(dǎo)體集成電路器件的方法，包括以下步驟(a)通過圖案化金屬合 成膜來(lái)形成金屬合成膜圖案，該金屬合成膜包含在半導(dǎo)體晶片的器件表面之上的多層布線 層之上形成的下層阻擋金屬膜、中間層基于鋁的金屬膜和上層阻擋金屬膜；(b)在包括金 屬合成膜圖案的上表面的半導(dǎo)體晶片的器件表面的幾乎整個(gè)表面之上形成絕緣表面保護(hù) 膜；(c)在步驟(b)之后和在步驟(d)之前在絕緣表面保護(hù)膜中形成鍵合焊盤開口 ；(d)在 上層阻擋金屬膜的與鍵合焊盤開口對(duì)應(yīng)的部分形成第一開口部分；并且(e)在第一開口部 分的附近在上層阻擋金屬膜中形成第二開口部分。14.根據(jù)上述13的制造半導(dǎo)體集成電路器件的方法，其中在步驟(b)和(d)之前 執(zhí)行步驟(e)。15.根據(jù)上述13的制造半導(dǎo)體集成電路器件的方法，其中在步驟(b)和(c)之后 接近同時(shí)執(zhí)行步驟(d)和(e)。16.根據(jù)上述13的制造半導(dǎo)體集成電路器件的方法，其中絕緣表面保護(hù)膜是層積 膜，該層積膜包含作為下層的基于氧化硅的膜和作為上層的基于氮化硅的膜。17.根據(jù)上述15的制造半導(dǎo)體集成電路器件的方法，其中通過使用相同蝕刻掩模 連續(xù)處理絕緣表面保護(hù)膜和上層阻擋金屬膜來(lái)執(zhí)行步驟(d)和(e)。18.根據(jù)上述13至17中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中第二開 口部分的寬度在從0. 3至10微米的范圍內(nèi)。19.根據(jù)上述13至18中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中第一開 口部分的寬度大于第二開口部分的寬度。20.根據(jù)上述13至19中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中第二開 口部分以環(huán)形狀形成以便包圍第一開口部分。21.根據(jù)上述13至20中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中金屬合 成膜圖案具有其中包含第一開口部分的鍵合焊盤部分和與之耦合的布線部分，并且第二開口部分形成于鍵合焊盤部分與布線部分之間的邊界附近。22.根據(jù)上述13至21中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，還包括以下 步驟(f)在步驟(a)、(d)和(e)之后向中間層基于鋁的金屬膜的暴露表面部分施加鈍化處理。23.根據(jù)上述13至22中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，還包括以下 步驟(g)在步驟(a)至(e)之后通過在第一開口部分讓探針與中間層基于鋁的金屬膜的 表面接觸并且破壞其表面之上的鈍化膜以建立接觸來(lái)執(zhí)行晶片探測(cè)檢查。24.根據(jù)上述23的制造半導(dǎo)體集成電路器件的方法，還包括以下步驟(h)在步驟 (g)之后用無(wú)鹵素樹脂密封金屬合成膜的上表面。另外，下文將描述在本申請(qǐng)中公開的其它發(fā)明的概況。25. 一種半導(dǎo)體集成電路器件，包括(a)半導(dǎo)體芯片，具有第一主表面和第二主 表面；(b)在半導(dǎo)體芯片的第一主表面之上提供的多個(gè)基于鋁的鍵合焊盤；(c)絕緣表面保 護(hù)膜，覆蓋第一主表面和各鍵合焊盤的外圍區(qū)域；以及(d)第一開口，在形成于各鍵合焊盤 之上的絕緣表面保護(hù)膜中，其中各鍵合焊盤上無(wú)氮化鈦膜。26.根據(jù)上述25的半導(dǎo)體集成電路器件，其中鍵合焊盤沿著芯片的邊緣部分在第 一方向上布置成行。27.根據(jù)上述25或者26的半導(dǎo)體集成電路器件，其中各鍵合焊盤整體地耦合到相 同層中的基于鋁的布線，并且氮化鈦膜形成于布線之上。28.根據(jù)上述25至27中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中絕緣表面保護(hù)膜覆 蓋氮化鈦膜的上表面和側(cè)面。29.根據(jù)上述25至28中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中各鍵合焊盤具有接 近矩形形狀并且具有鍵合接線被耦合到的鍵合區(qū)域和探針與之接觸的接觸區(qū)域。30.根據(jù)上述25至29中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中各鍵合焊盤的暴露 部分除了接觸區(qū)域的部分之外由基于氧化鋁的鈍化膜覆蓋。31.根據(jù)上述25至30中的任一項(xiàng)的半導(dǎo)體集成電路器件，還包括(e)無(wú)鹵素密 封樹脂構(gòu)件，覆蓋半導(dǎo)體芯片的第一主表面、鍵合焊盤和絕緣表面保護(hù)膜。32.根據(jù)上述25至31中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中氮化鈦膜未存在于 布線的各鍵合焊盤附近而存在于與第一方向正交的第二方向上的其它部分中。另外，下文 將描述在本申請(qǐng)中公開的其它發(fā)明的概況。33. 一種制造半導(dǎo)體集成電路器件的方法，包括以下步驟(a)在半導(dǎo)體晶片的第 一主表面之上的第一絕緣膜之上形成基于鋁的金屬膜；(b)在基于鋁的金屬膜之上形成氮 化鈦膜；(c)通過圖案化包含基于鋁的金屬膜和氮化鈦膜的合成膜來(lái)形成變?yōu)槎鄠€(gè)鍵合焊 盤的合成膜圖案；(d)通過從合成膜圖案去除氮化鈦膜來(lái)暴露各鍵合焊盤的上表面；(e)在 半導(dǎo)體芯片的第一主表面之上和在各鍵合焊盤之上形成絕緣表面保護(hù)膜；并且(f)在各鍵 合焊盤之上的絕緣表面保護(hù)膜中形成第一開口。34.根據(jù)上述33的制造半導(dǎo)體集成電路器件的方法，其中鍵合焊盤沿著芯片的邊 緣部分在第一方向上布置成行。35.根據(jù)上述33或者34的制造半導(dǎo)體集成電路器件的方法，其中合成膜圖案包含 與各鍵合焊盤的層相同的層中的基于鋁的布線。
36.根據(jù)上述35的制造半導(dǎo)體集成電路器件的方法，其中絕緣表面保護(hù)膜覆蓋氮 化鈦膜的上表面和側(cè)面。37.根據(jù)上述33至36中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中各鍵合 焊盤具有接近矩形形狀并且具有鍵合接線被耦合到的鍵合區(qū)域和探針與之接觸的接觸區(qū) 域。38.根據(jù)上述33至37中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中各鍵合 焊盤的暴露部分除了接觸區(qū)域的部分之外由基于氧化鋁的鈍化膜覆蓋。39.根據(jù)上述33至38中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，還包括以下 步驟(g)在步驟(f)之后通過用無(wú)鹵素樹脂構(gòu)件覆蓋于其上來(lái)密封半導(dǎo)體芯片的第一主 表面、鍵合焊盤和絕緣表面保護(hù)膜。40.根據(jù)上述33至39中的任一項(xiàng)的制造半導(dǎo)體集成電路器件的方法，其中在步 驟(d)之后，氮化鈦膜未存在于布線的各鍵合焊盤中而存在于與第一方向正交的第二方向 上的其它部分中。另外，下文將描述在本申請(qǐng)中公開的其它發(fā)明的概況。1. 一種半導(dǎo)體集成電路器件，包括(a)半導(dǎo)體芯片，具有第一主表面和第二主表 面；(b)多層布線層，形成于半導(dǎo)體芯片的第一主表面之上；(c) I/O電路區(qū)域，形成于半導(dǎo) 體芯片的第一主表面之上；(d)在多層布線層之上提供的基于鋁的金屬膜圖案，該圖案具 有鍵合焊盤部分和將鍵合焊盤部分與I/O電路區(qū)域相互耦合的布線部分；(e)氮化鈦膜，覆 蓋基于鋁的金屬膜圖案的上表面；(f)絕緣表面保護(hù)膜，覆蓋多層布線層、基于鋁的金屬膜 圖案和氮化鈦膜的上表面；(g)鍵合焊盤開口，通過穿透氮化鈦膜和絕緣表面保護(hù)膜來(lái)形 成以便對(duì)應(yīng)于鍵合焊盤部分的內(nèi)部；以及(h)在除了鍵合焊盤開口之外的區(qū)域部分在基于 鋁的金屬膜圖案之上提供的氮化鈦膜去除部分，其中鍵合焊盤開口和氮化鈦膜去除部分未 相互耦合。2.根據(jù)上述1的半導(dǎo)體集成電路器件，其中氮化鈦膜去除部分具有以環(huán)形狀提供 以便包圍鍵合焊盤部分以內(nèi)的鍵合焊盤開口的第一氮化鈦膜去除部分。3.根據(jù)上述1的半導(dǎo)體集成電路器件，其中氮化鈦膜去除部分具有在鍵合焊盤部 分與電路部分之間的邊界附近提供的第二氮化鈦膜去除部分。4.根據(jù)上述1的半導(dǎo)體集成電路器件，其中氮化鈦膜去除部分具有以環(huán)形狀提供 以便包圍鍵合焊盤部分中的鍵合焊盤開口的第一氮化鈦膜去除部分和在鍵合焊盤部分與 電路部分之間的邊界附近提供的第二氮化鈦膜去除部分。5.根據(jù)上述1至4中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中氮化鈦膜去除部分由 絕緣表面保護(hù)膜覆蓋。6.根據(jù)上述1至4中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中氮化鈦膜去除部分未
由絕緣表面保護(hù)膜覆蓋。7.根據(jù)上述1至6中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中絕緣表面保護(hù)膜是層 積膜，該層積膜包含作為下層的基于氧化硅的膜的和作為上層的基于氮化硅的膜。8.根據(jù)上述2和4至7中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中第一氮化鈦膜去 除部分的寬度在從0. 3至2微米的范圍內(nèi)。9.根據(jù)上述3至8中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中第二氮化鈦膜去除部分的寬度在從0. 3至10微米的范圍內(nèi)。10.根據(jù)上述1至9中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中鍵合焊盤部分的寬度 大于氮化鈦膜去除部分的寬度。11.根據(jù)上述1至10中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中鍵合焊盤開口具有 矩形形狀。12.根據(jù)上述11的半導(dǎo)體集成電路器件，其中鍵合焊盤開口具有接線鍵合區(qū)域和 晶片測(cè)試探測(cè)接觸區(qū)域。13.根據(jù)上述12的半導(dǎo)體集成電路器件，還包括(i)探測(cè)標(biāo)記，在晶片測(cè)試探測(cè) 接觸區(qū)域中形成于基于鋁的金屬膜圖案的上表面。14.根據(jù)上述12或者13的半導(dǎo)體集成電路器件，還包括(j)鍵合接線，耦合到接 線鍵合區(qū)域。15.根據(jù)上述1至14中的任一項(xiàng)的半導(dǎo)體集成電路器件，還包括(k)密封樹脂構(gòu) 件，覆蓋半導(dǎo)體芯片的第一主表面?zhèn)取?6.根據(jù)上述15的半導(dǎo)體集成電路器件，其中密封樹脂構(gòu)件基本上無(wú)鹵素。17.根據(jù)上述13的半導(dǎo)體集成電路器件，其中基于鋁的金屬膜圖案的暴露部分除 了探測(cè)標(biāo)記的部分之外由鈍化膜覆蓋。18. 一種半導(dǎo)體集成電路器件，包括(a)半導(dǎo)體芯片，具有第一主表面和第二主 表面；(b)多層布線層，形成于半導(dǎo)體芯片的第一主表面之上；(c) I/O電路區(qū)域，形成于半 導(dǎo)體芯片的第一主表面之上；(d)在多層布線層之上提供的多個(gè)基于鋁的金屬膜圖案，該 圖案具有鍵合焊盤部分和將鍵合焊盤部分與I/O電路區(qū)域相互耦合的布線部分；(e)氮化 鈦膜，覆蓋各基于鋁的金屬膜圖案的上表面；(f)絕緣表面保護(hù)膜，形成為覆蓋多層布線 層、基于鋁的金屬膜圖案和氮化鈦膜的上表面；(g)鍵合焊盤開口，通過穿透氮化鈦膜和絕 緣表面保護(hù)膜來(lái)形成以便對(duì)應(yīng)于鍵合焊盤部分的內(nèi)部；以及(h)氮化鈦膜去除部分，在基 于鋁的金屬膜圖案的部分之上提供以便包含除了鍵合焊盤開口之外的鍵合焊盤部分的整 個(gè)區(qū)域，其中鍵合焊盤開口和氮化鈦膜去除部分在其整個(gè)外圍之上相互耦合。19.根據(jù)上述18的半導(dǎo)體集成電路器件，其中鍵合焊盤部分沿著芯片的邊緣部分 在第一方向上布置成行。20.根據(jù)上述18或者19的半導(dǎo)體集成電路器件，其中至少在布線部分的I/O電路 區(qū)域附近的各基于鋁的金屬膜的上表面由氮化鈦膜覆蓋。21.根據(jù)上述18至20中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中氮化鈦膜去除部分
由絕緣表面保護(hù)膜覆蓋。22.根據(jù)上述18至21中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中絕緣表面保護(hù)膜是 層積膜，該層積膜包含作為下層的基于氧化硅的膜和作為上層的基于氮化硅的膜。23.根據(jù)上述18至22中的任一項(xiàng)的半導(dǎo)體集成電路器件，其中鍵合焊盤開口具有 矩形形狀。24.根據(jù)上述23的半導(dǎo)體集成電路器件，其中鍵合焊盤開口具有接線鍵合區(qū)域和 晶片測(cè)試探測(cè)接觸區(qū)域。25.根據(jù)上述24的半導(dǎo)體集成電路器件，還包括⑴探測(cè)標(biāo)記，在晶片測(cè)試探測(cè) 接觸區(qū)域中形成于各基于鋁的金屬膜圖案的上表面。
26.根據(jù)上述24或者25的半導(dǎo)體集成電路器件，還包括(j)鍵合接線，耦合到接 線鍵合區(qū)域。27.根據(jù)上述18至26中的任一項(xiàng)的半導(dǎo)體集成電路器件，還包括(k)密封樹脂 構(gòu)件，覆蓋半導(dǎo)體芯片的第一主表面?zhèn)取?8.根據(jù)上述27的半導(dǎo)體集成電路器件，其中密封樹脂構(gòu)件基本上無(wú)鹵素。29.根據(jù)上述25的半導(dǎo)體集成電路器件，其中基于鋁的金屬膜圖案的暴露部分除 了探測(cè)標(biāo)記的部分之外由鈍化膜覆蓋。[在本申請(qǐng)中的描述類型、基本術(shù)語(yǔ)及其使用的說明]1.盡管在本申請(qǐng)中有時(shí)為了便利而按照需要將實(shí)施例的描述劃分成多個(gè)章節(jié)，但 是這些劃分的描述并非相互獨(dú)立或者不同，而除了具體明確表明情況并非如此之外，它們 是一個(gè)例子的相應(yīng)部分，它們中的一個(gè)描述是另一描述的部分細(xì)節(jié)，或者它們是實(shí)施例的 部分或者全部的修改等。另外在原則上對(duì)于相同部分省略重復(fù)說明。此外除了具體明確表 明情況并非如此之外、除了在理論上確定組成的數(shù)目之外并且除了根據(jù)上下文清楚情況并 非如此之外，實(shí)施例的各組成并非必需。另外在本申請(qǐng)中，“半導(dǎo)體集成電路器件”意味著一種主要在半導(dǎo)體芯片等之上 具體將各種晶體管(有源元件)與電阻器、電容器等(例如單晶硅襯底)集成的器件。上 述“各種晶體管”的典型產(chǎn)品包括以M0SFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)為代表的 MISFET (金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)。典型集成電路結(jié)構(gòu)包括以將N溝道型MISFET 與P溝道型MISFET組合的CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)型為代表的CMIS (互補(bǔ)金屬絕 緣體半導(dǎo)體)型集成電路。當(dāng)前半導(dǎo)體集成電路器件或者LSI (大規(guī)模集成)晶片工藝一般劃分成兩個(gè)階 段第一階段是從送入(carry-in)硅晶片作為原材料的步驟開始到金屬前步驟前后的 FE0L(前端線)階段，該階段包括在Ml布線層的下端與柵極電極結(jié)構(gòu)之間形成層間絕緣 膜、形成接觸孔、鎢塞、掩埋等；而第二階段是從形成Ml布線層的步驟開始到在基于鋁的焊 盤電極之上在最終鈍化膜中形成焊盤開口(晶片級(jí)封裝工藝包括該工藝)的步驟前后的 BE0L (后端線)階段。關(guān)于FE0L階段，柵極電極圖案化步驟、接觸孔形成步驟等是需要特別 精細(xì)加工的精細(xì)加工步驟。另一方面，BE0L階段在通孔和溝槽形成步驟中、具體在相對(duì)低層 的局部布線等中需要特別精細(xì)加工(例如約六層的基于銅的大馬士革型掩埋布線需要從 Ml到約M4的精細(xì)掩埋布線)。術(shù)語(yǔ)“麗”(通常N =約1到約15)表示在第N層(從底部 計(jì)數(shù))的布線。也就是說，“Ml”表示在第一層中的布線，而M3表示在第三層中的布線。根 據(jù)這里給出的例子，有在基于鋁的焊盤電極層之下的六層金屬布線和直接在基于鋁的焊盤 電極層下方的鎢通孔層。2.類似地在實(shí)施例的描述中，即使在將材料、合成物等描述為“X由A組成”等時(shí)， 除了具體明確表明情況并非如此之外并且除了根據(jù)上下文清楚情況并非如此之外，并不排 除包括除了 A之外的要素作為一種組成。例如，上述表達(dá)對(duì)于合成物意味著“X包括A作為 主要成分”。具體而言，類似解譯適用于銅布線、金布線、氮化鈦、鋁層、聚酰亞胺層等。顯然，例如“硅材料”等不限于純硅而是也包括SiGe合金和包含硅作為主要成分 的多成分合金并且還包括含有另一添加物等的硅材料。類似地，術(shù)語(yǔ)“氧化硅膜”和“基于 氧化硅的絕緣膜”自然地包括相對(duì)純的未摻雜二氧化硅；FSG(氟硅酸鹽玻璃)；基于TE0S
12的氧化硅；SiOC (碳氧化物)；摻雜碳的氧化硅；熱氧化膜，比如0SG (有機(jī)硅玻璃)、PSG (磷 硅酸鹽玻璃)、BPSG (硼磷硅酸鹽玻璃)、PSG(磷硅酸鹽玻璃)、BPSG (硼磷硅酸鹽玻璃)； CVD氧化物膜；涂覆型氧化硅，比如S0G (旋涂玻璃)和NSC (納米聚類硅石)；向與上述類似 的構(gòu)件引入空穴的基于硅石的低k絕緣膜(有孔絕緣膜)；以及與以上述材料作為主要結(jié) 構(gòu)要素的其它基于硅的絕緣膜的合成膜。與基于氧化硅的絕緣膜一起，基于氮化硅的絕緣膜在半導(dǎo)體領(lǐng)域中普遍地用作基 于硅的絕緣膜。用于基于氮化硅的膜的材料包括SiN、SiCN、SiNH和SiCNH。除非另有指明， 這里引用的術(shù)語(yǔ)“氮化硅”包括SiN和SiNH兩者。類似地，除非另有明確指明，術(shù)語(yǔ)“SiCN” 包括SiCN和SiCNH兩者。雖然SiC具有與SiN類似的性質(zhì)，但是SiON常常分類為基于氧化硅的絕緣膜。氮化硅膜在SAC(自對(duì)準(zhǔn)接觸)技術(shù)中廣泛地用作蝕刻停止膜并且也在SMT(應(yīng)力 記憶技術(shù))中用作應(yīng)力施加膜。3.類似地對(duì)于形狀、位置、屬性等，盡管用相應(yīng)優(yōu)選例子說明它們，但是除了具體 明確表明情況并非如此之外并且除了根據(jù)上下文清楚情況并非如此之外，它們各自顯然不 嚴(yán)格限于優(yōu)選例子。4.另外在提到具體數(shù)值或者數(shù)量時(shí)，除了具體明確表明情況并非如此之外、除了 該數(shù)值在理論上限于具體數(shù)值之外并且除了根據(jù)上下文清楚情況并非如此之，該數(shù)值或 者數(shù)量可以是超過具體數(shù)值的數(shù)值或者小于具體數(shù)值的值。5.盡管“晶片”通常表明半導(dǎo)體集成電路器件(也稱為半導(dǎo)體器件和電子器件) 形成于其上的單晶硅晶片，但是“晶片”顯然包括外延晶片、S0I襯底、絕緣襯底如LCD玻璃 襯底、半導(dǎo)體層的合成晶片等。這也同樣適用于在以下實(shí)施例中使用的晶片。[實(shí)施例的細(xì)節(jié)描述]將進(jìn)一步描述實(shí)施例的細(xì)節(jié)。在各附圖中，相同或者相似部分由相同或者相似符 號(hào)或者標(biāo)號(hào)表明，并且在原則上將不重復(fù)說明。另外在附圖中，在相反情況下將使附圖變得復(fù)雜時(shí)或者在從空缺空間清楚地劃分 橫截面時(shí)，甚至從橫截面省略影線等。在有關(guān)方式中，當(dāng)在說明等中清楚這一點(diǎn)時(shí)，有時(shí)甚 至從在平面圖中閉合的孔省略背部中的輪廓。另外，甚至為并非橫截面的部分提供影線以 便示出該部分并非空缺空間。1.本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件及其制造方法的描述(主要根據(jù)圖1 至圖11)。參照90nm技術(shù)節(jié)點(diǎn)的高度可靠的CMIS LIS器件的例子給出描述。該描述在子章 節(jié)(1-1)中從作為本申請(qǐng)的器件結(jié)構(gòu)的核心部分的焊盤外圍結(jié)構(gòu)被應(yīng)用到的LSI器件的布 局和該LSI器件被并入到的封裝結(jié)構(gòu)的概況開始。根據(jù)實(shí)施例1的焊盤外圍結(jié)構(gòu)的特征在于在最終鈍化膜下方在各鍵合焊盤部分 的鍵合焊盤開口周圍形成空間，由此形成其中上層阻擋金屬層被去除的環(huán)狀區(qū)域。環(huán)狀區(qū) 域位于鍵合焊盤開口周圍以消除鈦氧化的所有起源，因?yàn)殁佈趸鹪创嬖谟阪I合焊盤開口 的邊界。也就是說，即使在異常鈦氧化出現(xiàn)于鍵合焊盤開口的外圍上的任一點(diǎn)時(shí)，外圍的短 的總長(zhǎng)度仍然使應(yīng)力變小并且防止在無(wú)機(jī)鈍化膜等(包括輔助絕緣膜)中生成裂縫。如在章節(jié)2中所述，由于具體對(duì)異常鈦氧化敏感的部分是在鍵合焊盤的布線部分，所以環(huán)狀氮化鈦膜去除部分不必以閉合形狀形成于整個(gè)外圍之上。例如，可以僅在邊界 附近的區(qū)域32(圖3和其它附圖)或者居中于區(qū)域32上的部分以線性圖案給出氮化鈦膜 去除部分。然而即使對(duì)于在與鍵合焊盤的布線側(cè)不同的部分生成的異常鈦氧化，一旦在無(wú) 機(jī)絕緣膜中出現(xiàn)隨之發(fā)生的裂縫，潮氣仍然可能凝結(jié)于裂縫中變?yōu)樾碌漠惓Ｑ趸瘉?lái)源。因 此為了進(jìn)一步提高可靠性，優(yōu)選以全閉合形狀形成圖案。該描述給出整體環(huán)狀(閉合形狀)作為環(huán)狀氮化鈦膜去除部分。該形狀可以是分 離的環(huán)(比如以環(huán)形狀布置的一組點(diǎn))。然而，整體形狀提供用于截?cái)喟l(fā)展成無(wú)機(jī)鈍化膜等 的裂縫的異常鈦氧化的傳播路線的更大能力?？梢杂幸环N將鍵合焊盤開口的外圍側(cè)面從其外部到內(nèi)部用防潮無(wú)機(jī)絕緣膜覆蓋 的適用方法。然而該方法具有比如增加蝕刻循環(huán)的數(shù)目并且粗糙化基于鋁的金屬的上表面 這樣的問題。1-1.本申請(qǐng)的實(shí)施例1至5共有的半導(dǎo)體集成電路器件的芯片以內(nèi)的布局例子 (主要為圖1和圖2)。圖1是圖示了本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的芯片(第一主表面)以 內(nèi)的布局的示意平面圖(同樣適用于實(shí)施例2至5)。圖2圖示了密封有圖1中的芯片的 BGA封裝的正視橫截面圖。該描述從本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的芯片中的布局概況開始(同 樣適用于實(shí)施例2至5)。如圖1中所示，在例如基于硅的半導(dǎo)體芯片2的第一主表面2a(與 第二主表面2b的后面相反的一側(cè))的中心部分提供核心電路區(qū)域9。提供包圍核心電路區(qū) 域9的I/O電路區(qū)域6，該I/O電路區(qū)域6包含環(huán)狀電源Vdd干線布線8 (例如由鋁焊盤層 構(gòu)成)、環(huán)狀電源Vss干線布線7 (例如由鋁焊盤層構(gòu)成)和多個(gè)I/O電路。在芯片2的外 圍區(qū)域中除了 I/O電路區(qū)域6的其它區(qū)域布置有由沿著芯片2的各邊的鍵合焊盤4(鍵合 焊盤部分)構(gòu)造的連串鍵合焊盤行5。鍵合焊盤4由鋁焊盤層構(gòu)造。在芯片2的在鍵合焊 盤行5以外的外圍邊緣部分提供防護(hù)環(huán)3以便包圍芯片2的外圍區(qū)域。作為防護(hù)環(huán)3的最 上層的金屬層例如由鋁焊盤層制成。在圖3等中描述焊盤的外圍區(qū)域中的放大部分R。這 里作為例子給出的鍵合焊盤4具有接近矩形形狀(拐角部分可以具有圓形部分而外圍區(qū)域 可以具有作為標(biāo)記等的變形部分)。鍵合焊盤4可以具有方形形狀或者可以具有包含斜線 或者曲線的形狀。該描述采用在核心電路區(qū)域9與布置鍵合焊盤行5的區(qū)域之間放置I/O 電路區(qū)域6這一例子。然而，I/O電路區(qū)域6可以放置于核心電路區(qū)域9與防護(hù)環(huán)3之間 的區(qū)域中。在該情況下，可以改進(jìn)空間的有效使用，因?yàn)镮/O電路也可以放置于鍵合焊盤行 5下方。另一方面，對(duì)于將I/O電路區(qū)域6定位于核心電路區(qū)域9與放置鍵合焊盤行5的 區(qū)域之間這一例子，可以提高可靠性，因?yàn)楸ＷC了在鍵合焊盤4與I/O電路區(qū)域6之間的距 罔。圖2圖示了作為芯片的最終使用方式的例子的BGA封裝11的橫截面圖。最終使 用方式可以是WLP(晶片級(jí)封裝)或者其它封裝類型，而不是BGA封裝。如圖2中所示，布 線襯底12 (插入體、單層或者多層布線襯底)例如具有基于玻璃環(huán)氧的有機(jī)布線襯底核心 材料14，該材料具有通過孔(通孔)17。在有機(jī)布線襯底核心材料14的上表面12a和下表 面12b附著有塊焊區(qū)15、襯底布線19、外部引線21等。阻焊劑膜18按照需要覆蓋于其上。 用于耦合封裝的焊塊16形成于塊焊區(qū)15之上。半導(dǎo)體芯片2經(jīng)由粘合劑層22如DAF(管芯附著膜)來(lái)管芯鍵合到布線襯底12的上表面12a上。在半導(dǎo)體芯片2的上表面2a上的 各鍵合焊盤4例如通過包含金作為主要成分的金鍵合接線23來(lái)耦合到外部引線21。布線 襯底12的上表面12a由例如包含基于環(huán)氧的樹脂作為主要樹脂成分的密封樹脂24密封以 便在組件中密封芯片2的上表面2a和接線23。這里使用的個(gè)別密封樹脂鑒于環(huán)境考慮等而優(yōu)選為不含鹵素物質(zhì)(具體為溴)的 “無(wú)鹵素樹脂”。然而從密封可靠性的觀點(diǎn)來(lái)看，無(wú)鹵素樹脂可能包含數(shù)量比在普通樹脂中 的數(shù)量更大的其它鹵素元素，比如氯。也就是說，基于WEEE (電器和電子設(shè)備廢棄物)命 令，已經(jīng)越來(lái)越要求用于半導(dǎo)體芯片的封裝材料無(wú)鹵素(1.樹脂的氯(Cl)含量重量比為 0. 09%或者更少，2.樹脂的溴(Br)含量重量比為0. 09%或者更少，以及3.樹脂的銻(Sb) 含量重量比為0.09%或者更少)。然而，封裝材料的改變引起并不明顯的問題。也就是 說，在產(chǎn)品組裝之后在高溫度和高濕度環(huán)境中的電壓施加測(cè)試揭示可能出現(xiàn)在鋁之上的氮 化鈦膜在受到正電壓的焊盤部分的側(cè)壁處被氧化、因此產(chǎn)生氮化鈦膜從上方膜的分離并且 氮化鈦膜的氧化因體積膨脹而引起裂縫、因而導(dǎo)致芯片損壞故障。
1-2.本申請(qǐng)的實(shí)施例1中的半導(dǎo)體集成電路器件的焊盤外圍結(jié)構(gòu)及其制造方法 的描述(主要為圖3至圖11)。圖3圖示了在本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的芯片(第一主表面)以 內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大平 面圖。圖4圖示了給定在與圖3對(duì)應(yīng)的部分在接線鍵合之后的狀態(tài)時(shí)鍵合焊盤部分的外圍 區(qū)域的放大平面圖。圖5圖示了圖3中的X-X’截面的芯片橫截面圖。圖6圖示了圖3中 的Y-Y’截面的芯片橫截面圖。在本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的芯片(第一主表面)以內(nèi)的布局中 給出關(guān)于與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分外圍的平面的中的結(jié)構(gòu) 的描述。如圖3中(在完成形成用于無(wú)機(jī)最終鈍化的鍵合焊盤開口時(shí))和圖4所示(在完 成接線鍵合時(shí))，將基于鋁的金屬膜圖案25 (對(duì)應(yīng)于鋁焊盤層)劃分成鍵合焊盤部分4以及 將鍵合焊盤部分4與I/O電路區(qū)域6耦合的布線部分26。在鍵合焊盤部分4與I/O電路區(qū) 域26之間的邊界31附近的區(qū)域定義為邊界附近的區(qū)域32。鍵合焊盤部分4的中心部分是 鍵合焊盤開口 27 (圖5和圖6中的氮化鈦膜的第一開口部分28)。在鍵合焊盤開口 27周圍 鍵合焊盤部分4的外圍區(qū)域提供有與鍵合焊盤開口 27有間距的為環(huán)狀的第一氮化鈦膜去 除部分29a(環(huán)狀氮化鈦膜去除部分或者第二開口部分29)。鍵合焊盤部分的寬度Tl例如 約為50微米(長(zhǎng)邊的長(zhǎng)度例如約為80微米)，而環(huán)狀氮化鈦膜去除部分的寬度T2例如約 為0. 9微米(例如約0. 3至約2微米為優(yōu)選范圍)。在環(huán)狀氮化鈦膜去除部分29a以內(nèi)的 空間寬度例如約為0. 9微米(優(yōu)選范圍的例子為約從0. 3至2微米)，而外部空間的寬度例 如約為0. 7微米(優(yōu)選范圍的例子為約從0. 3至2微米)。如圖4中所示，在完成接線鍵合時(shí)，在鍵合焊盤開口 27(圖3)中的晶片測(cè)試探測(cè) 接觸區(qū)域34具有探測(cè)標(biāo)記36，并且接線鍵合區(qū)域33形成有鍵合接線結(jié)35。雖然如上文劃 分區(qū)域并非必需，但是劃分區(qū)域可以改進(jìn)接線鍵合特性。如在這一實(shí)施例中那樣，在鍵合焊盤部分4具有接線鍵合區(qū)域33和晶片測(cè)試探測(cè) 接觸區(qū)域34時(shí)，形成于晶片測(cè)試探測(cè)接觸區(qū)域34中的探測(cè)標(biāo)記36通過后文描述的鈍化處 理來(lái)刮掉基于鋁的金屬膜53的表面上的鋁膜。然后，晶片測(cè)試探測(cè)接觸區(qū)域34在刮掉基于鋁的金屬膜53的狀態(tài)下暴露，這增加生成從外界進(jìn)入的潮氣在基于鋁的金屬膜53中引 起的電化學(xué)反應(yīng)的可能性。另外，可能影響在晶片測(cè)試探測(cè)接觸區(qū)域34附近的阻擋金屬膜 54變?yōu)楫惓ｂ佈趸膫鞑ヂ肪€。由于晶片測(cè)試探測(cè)接觸區(qū)域34比接線鍵合區(qū)域33更接近 I/O電路區(qū)域6，所以如在這一實(shí)施例中描述的措施進(jìn)一步有效。在鍵合焊盤部分4中提供 接線鍵合區(qū)域33和晶片測(cè)試探測(cè)接觸區(qū)域34這一結(jié)構(gòu)適用于其它實(shí)施例。
接著給出對(duì)圖3中的X-X’截面的描述。如圖5中所示，例如在具有摻雜有各種雜 質(zhì)的區(qū)域的單晶硅襯底2 (比如P型硅襯底)的上表面2a這一側(cè)有多層布線層51 (作為例 子，這里假設(shè)基于銅的大馬士革布線的六層布線而鎢通孔層在最上層的M6布線之上)。鋁 焊盤層30 (金屬合成膜)例如由作為下層的阻擋金屬膜52、基于鋁的金屬膜53、作為上層 的阻擋金屬膜54 (防反射膜)組成。作為下層的阻擋金屬膜52例如由作為下層的鈦膜(例 如厚度約為lOnm)和作為上層的氮化鈦膜(例如厚度約為60nm)構(gòu)造。作為中間層的基于 鋁的金屬膜53為例如包含厚度約為IOOOnm的鋁作為主要成分的金屬膜。金屬膜一般按照 若干百分比包含銅等作為添加物。使用鈦、氮化鈦和鈦-鎢膜及其除了上文給出的金屬之 外的合成物作為用于阻擋金屬的材料。也可以形成作為上層的阻擋金屬膜54作為與作為 下層的阻擋金屬膜52類似的層積結(jié)構(gòu)。鋁焊盤層30由用于加工的輔助絕緣膜55 (比如通 過等離子體CVD來(lái)制備的厚度約為200nm的基于氧化硅的膜)覆蓋。輔助絕緣膜55在其 上具有無(wú)機(jī)最終鈍化膜56 (絕緣表面保護(hù)膜)。無(wú)機(jī)最終鈍化膜56的例子是由作為下層 的基于氧化硅的保護(hù)膜56a (比如通過等離子體CVD來(lái)制備的厚度約為200nm的基于氧化 硅的膜)、作為上層的基于氮化硅的保護(hù)膜56b (比如通過等離子體CVD來(lái)制備的厚度約為 600nm的基于氮化硅的膜)等組成的層積無(wú)機(jī)最終鈍化膜。無(wú)機(jī)最終鈍化膜56不限于層 積，并且可以應(yīng)用基于氮化硅的膜等的單層膜。另外，有機(jī)最終鈍化膜如基于聚酰亞胺的樹 脂膜可以進(jìn)一步形成于無(wú)機(jī)最終鈍化膜56之上。如圖5中所示，在鍵合焊盤的中心部分有穿透無(wú)機(jī)最終鈍化膜56、輔助絕緣膜55、 作為上層的阻擋金屬膜54等的鍵合焊盤開口 27。在這一狀態(tài)下，去除作為鍵合焊盤開口 27的上層的阻擋金屬膜54以保證接線鍵合特性和探測(cè)特性。其開口部分28在平面中與鍵 合焊盤開口 27相符。鍵合焊盤開口 27這一部分的基于鋁的金屬膜53的表面受到鈍化處 理(氧化處理)，并且表面由致密和薄的基于鋁的膜保護(hù)。在鍵合焊盤開口 27的外圍區(qū)域 提供有前文描述的氮化鈦膜去除部分29 (第二開口部分或者第一氮化鈦膜去除部分29a)。 在這一例子中，第一氮化鈦膜去除部分29a由無(wú)機(jī)最終鈍化膜56覆蓋。也就是說，開口部 分29定位于開口 27與鍵合焊盤部分4的邊緣部分之間并且由無(wú)機(jī)最終鈍化膜56覆蓋。然后，給出關(guān)于圖3中的Y-Y’截面的描述。如圖6中所示，布線部分26延伸到與 圖5中的橫截面不同的Y’側(cè)。圖7圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的 X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成輔助絕緣膜的步驟)。圖8圖示了在制造本申請(qǐng) 的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的X-X’截面對(duì)應(yīng)的器件橫截面流程 圖(形成用于圖案化氮化鈦膜去除部分的抗蝕劑膜的步驟)。圖9圖示了在制造本申請(qǐng)的 實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的X-X’截面對(duì)應(yīng)的器件橫截面流程圖 (形成氮化鈦膜去除部分的步驟)。圖10圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電 路器件的方法中與圖3中的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成絕緣表面保護(hù)膜的步驟)。圖11圖示了在制造本申請(qǐng)的實(shí)施例1的半導(dǎo)體集成電路器件的方法中與圖3中的 X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成焊盤開口的步驟)?；谶@些附圖，下文將描述 制造實(shí)施例1的半導(dǎo)體集成電路器件的方法的核心工藝。如圖7中所示，例如將前端工藝和后端工藝用于直徑為300mm(可以應(yīng)用200mm或者450mm)的P型單晶硅晶片1來(lái)制備晶片從而完成在多層布線層51之上圖案化鋁焊盤層 30 (金屬合成膜)。如下文所述，在通過干蝕刻等來(lái)加工基于鋁的金屬膜之后，通常給出在 暴露的金屬表面上的鈍化處理。然后，在晶片1的器件表面Ia的幾乎整個(gè)表面之上例如通 過等離子體CVD將作為輔助絕緣膜55的氧化硅膜形成至約200nm的厚度。膜形成條件例 如是約為0. 5/10的氣體流速比SiH4/N2、約為360帕斯卡的加工壓強(qiáng)和約為400°C的晶片臺(tái) 溫度。接著如圖8中所示，抗蝕劑膜57涂覆于晶片1的器件表面Ia上，而抗蝕劑膜開口 58形成于抗蝕劑膜57中以通過普通光刻來(lái)執(zhí)行氮化鈦膜去除部分29a的圖案化。然后如圖9中所示，抗蝕劑膜圖案57用作掩模以執(zhí)行干蝕刻(也就是與下文應(yīng)用 的蝕刻相同的氣相等離子體蝕刻)，由此形成穿透輔助絕緣膜55和作為上層的阻擋金屬膜 54的開口或者形成第一氮化鈦膜去除部分(環(huán)形氮化鈦膜去除部分)29a或者第二開口部 分(氮化鈦膜去除部分)29。將干蝕刻劃分成氧化硅膜的蝕刻和氮化鈦膜的蝕刻。氧化硅 膜的蝕刻條件例如是150/30/40/650SCCm的氣體流速的CF4/CHF3/02/Ar、約為27帕斯卡的 加工壓強(qiáng)和約為60°C的晶片臺(tái)溫度。氮化鈦膜的蝕刻條件例如是30/300sCCm的氣體流速 C12/Ar、約為0. 7帕斯卡的加工壓強(qiáng)和約為65°C的晶片臺(tái)溫度。在該工藝之后去除變得不 需要的抗蝕劑膜57。接著如圖10中所示，在晶片1的器件表面Ia上的幾乎整個(gè)表面由無(wú)機(jī)最終鈍化 膜56覆蓋。如上文所述，在無(wú)機(jī)最終鈍化膜56為兩層膜時(shí)，膜形成工藝包括兩個(gè)階段等 離子體CVD氧化硅膜的形成；以及等離子體CVD氮化硅膜的形成。形成等離子體CVD氧化 硅膜的條件例如是約為0. 5/10的氣體流速比的SiH4/N2、約為360帕斯卡的加工壓強(qiáng)和約為 400°C的晶片臺(tái)溫度。形成等離子體CVD氮化硅膜的條件例如是約為1. 1/0. 5/18的氣體流 速比的SiH4/NH3/N2、約為600帕斯卡的加工壓強(qiáng)和約為400°C的晶片臺(tái)溫度。接著如圖11中所示，應(yīng)用普通光刻以在無(wú)機(jī)最終鈍化膜56中形成鍵合焊盤開口 27。干蝕刻包括兩個(gè)階段氮化硅膜/氧化硅膜(合成無(wú)機(jī)表面保護(hù)膜)的連續(xù)干蝕刻；以 及氮化鈦膜的蝕刻。合成無(wú)機(jī)表面保護(hù)膜的干蝕刻條件例如是150/30/40/650sCCm的氣體 流速的CF4/CHF3/02/Ar、約為27帕斯卡的加工壓強(qiáng)和約為60°C的晶片臺(tái)溫度。氮化鈦膜的 干蝕刻條件例如是30/300Sccm的氣體流速的C12/Ar、約為0. 7帕斯卡的加工壓強(qiáng)和約為 65°C的晶片臺(tái)溫度。與在作為上層的阻擋金屬膜54的上述各干蝕刻情況中一樣，在基于鋁的金屬的 表面的暴露處理之后，在包含氧氣作為主要成分的氣體氛圍中施加有等離子體處理(鈍化 處理)以防止殘留鹵素腐蝕基于鋁的金屬膜。鈍化處理的條件例子例如是在氧氣氛圍中約 為100帕斯卡的加工壓強(qiáng)、約為250°C的晶片溫度和約為2分鐘的處理時(shí)段。該處理在基于 鋁的金屬膜53的表面上形成薄鋁膜(氧化鋁膜)。在形成鍵合焊盤開口 27之后，如果必要?jiǎng)t光敏有機(jī)最終鈍化膜涂覆于晶片1的器 件表面Ia的幾乎整個(gè)表面上，并且再次通過圖案化來(lái)形成鍵合焊盤開口部分。在這一情況下，在無(wú)機(jī)最終鈍化膜56中提供光敏有機(jī)最終鈍化膜的開口部分從而給出比開口部分27 更寬的開口部分。另外按照普通半導(dǎo)體工藝來(lái)應(yīng)用晶片探測(cè)檢查；通過背部研磨、切分等 來(lái)分離的工藝；布線襯底12的管芯鍵合、接線鍵合和密封；封裝測(cè)試；以及最終測(cè)試。然后
裝運(yùn)廣品。作為例子，以上描述使用輔助絕緣膜55作為蝕刻支撐層。然而該膜并非必需。然 而使用該膜可以避免基于鋁的金屬膜的表面變粗糙以及其它缺陷。2.本申請(qǐng)的實(shí)施例2中的半導(dǎo)體集成電路器件及其制造方法的描述(主要為圖 12至圖15)。根據(jù)實(shí)施例2的焊盤外圍結(jié)構(gòu)的特征在于形成鍵合焊盤開口和縫形區(qū)域，其中該 縫形區(qū)域在最終鈍化膜下方各鍵合焊盤部分的附近在布線部分處與鍵合焊盤開口有間距 地形成，其中上層阻擋金屬層被去除。根據(jù)該例子，縫形氮化鈦膜去除部分存在于布線以內(nèi)。然而可以形成縫形部分以 便穿越布線部分。在縫形部分穿越布線部分時(shí)，可以完全截?cái)喈惓ｂ佈趸瘡逆I合焊盤朝向 I/O電路區(qū)域的傳播路線。然而類似于章節(jié)5有可能在基本絕緣膜中生成蝕刻溝槽等。該例子示出了整體縫。然而如在章節(jié)1中所述，縫可以是一組多個(gè)形狀。然而，整 體縫增加切斷異常鈦氧化從鍵合焊盤朝向I/O電路區(qū)域的傳播路線的能力。圖12圖示了在本申請(qǐng)的實(shí)施例2的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖。圖13圖示了圖12中的X-X’截面的芯片橫截面圖。圖14圖示了圖12中的A-A’ 截面的芯片橫截面圖。圖15圖示了圖12中的Y-Y’截面的芯片橫截面圖。該例子具有如圖12、圖14和圖15中所示在基于鋁的金屬膜圖案25的鍵合焊盤 部分與布線部分26之間的邊界31附近提供第二開口部分(氮化鈦膜去除部分)29或者在 邊界附近在區(qū)域32中提供第二氮化鈦膜去除部分(縫形氮化鈦膜去除部分)29b這一特 征。因而如圖13中所示，X-X’截面與普通鍵合焊盤的截面相同。另一方面，關(guān)于Y-Y’截面 和A-A’截面，分別如圖14和圖15中所示，第二氮化鈦膜去除部分(縫形氮化鈦膜去除部 分)29b去除作為上層的阻擋金屬膜54并且由無(wú)機(jī)最終鈍化膜56覆蓋。在這一例子中，在 邊界31的布線部分26這一側(cè)提供縫形氮化鈦膜去除部分29b。可以在鍵合焊盤部分4這 一側(cè)提供縫形部分29b。在邊界31的布線部分26這一側(cè)提供縫形氮化鈦膜去除部分29b 的優(yōu)點(diǎn)在于未消耗鍵合焊盤部分4的區(qū)域并且可以用相對(duì)小的區(qū)域有效防止氧化鈦在這 些部分中朝向I/O電路區(qū)域6的生長(zhǎng)和放大。在布線部分在該部分的幅寬約為40微米時(shí)， 由于縫隙氮化鈦膜去除部分29b的寬度T3約為5微米，所以其幅寬變?yōu)榧s為35微米?？p 形氮化鈦膜去除部分29b的寬度T3的優(yōu)選范圍例如在從約0. 3至約10微米的范圍中。如圖14中所示，該實(shí)施例采用縫形形狀的第二氮化鈦膜去除部分29b。然而，可 以將第二部分29b全部去除。也就是說，雖然在基于鋁的金屬膜53的邊緣部分留下第二氮 化鈦膜54的一部分，但是可以沿著A-A’截面去除所有剩余的第二氮化鈦膜54。在該情況 下，在基于鋁的金屬膜53的邊緣部分也去除輔助絕緣膜55，并且直接形成無(wú)機(jī)最終鈍化膜 56。利用該結(jié)構(gòu)可以更可靠地截?cái)喈惓ｂ佈趸瘡逆I合焊盤朝向I/O電路區(qū)域的傳播路線。制造方法與在章節(jié)1中描述的制造方法基本上相同，不同在于開口部分27的掩模 圖案化。
3.本申請(qǐng)的實(shí)施例3中的半導(dǎo)體集成電路器件及其制造方法的描述(主要為圖 16和圖17)根據(jù)實(shí)施例3的焊盤外圍結(jié)構(gòu)的特征在于在最終鈍化膜下方形成環(huán)形區(qū)域(章節(jié) 1)和縫形區(qū)域(章節(jié)2)。圖16圖示了在本申請(qǐng)的實(shí)施例3的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖。圖17圖示了圖16中的Y-Y’截面的芯片橫截面圖。 在這一例子中，如圖16和圖17中所示形成有第一氮化鈦膜去除部分(環(huán)形氮化 鈦膜去除部分)29a和第二氮化鈦膜去除部分(縫形氮化鈦膜去除部分)29b。因而，有效地 防止在鍵合焊盤開口 27(第一開口部分28)的外圍區(qū)域形成的氧化鈦膜朝向?qū)υ摲N異常部 分敏感的I/O電路區(qū)域6生長(zhǎng)。環(huán)形氮化鈦膜去除部分29a和第二氮化鈦膜去除部分(縫形氮化鈦膜去除部 分)29b的尺度和位置與章節(jié)1或者章節(jié)2的尺度和位置相同。關(guān)于縫形氮化鈦膜去除部分29b，類似于實(shí)施例3，可以沿著A-A’截面去除在基于 鋁的金屬膜53的邊緣部分的所有第二氮化鈦膜54和輔助絕緣膜55。制造方法與在章節(jié)1中描述的制造方法基本上相同，不同在于開口部分27的掩模 圖案。4.本申請(qǐng)的實(shí)施例4中的半導(dǎo)體集成電路器件及其制造方法的描述(主要為圖 18至圖22)。根據(jù)實(shí)施例4的焊盤外圍結(jié)構(gòu)的特征在于通過在環(huán)形區(qū)域(章節(jié)1)、縫形區(qū)域 (章節(jié)2)等上方去除最終鈍化膜來(lái)建立易于制造的結(jié)構(gòu)。圖18圖示了在本申請(qǐng)的實(shí)施例4的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖。圖19圖示了圖18中的X-X’截面的芯片橫截面圖。圖20圖示了圖18中的Y-Y’ 截面的芯片橫截面圖。如圖18、圖19和圖20中所示，該結(jié)構(gòu)特征沒有第一氮化鈦膜去除部分(環(huán)形氮化 鈦膜去除部分)29a上方的無(wú)機(jī)絕緣表面保護(hù)膜56。即使沒有無(wú)機(jī)絕緣表面保護(hù)膜56，仍 然鈍化處理并且用厚度為數(shù)納米的薄鋁膜覆蓋在該部分的基于鋁的金屬膜53的表面，因 此在正常條件之下未腐蝕該部分。然而為了提高抗潮性，優(yōu)選如前文所述用有機(jī)最終鈍化 膜覆蓋芯片2的上表面2a。實(shí)施例4示出了僅提供環(huán)形氮化鈦膜去除部分29a的例子。除了環(huán)形部分或者取 而代之還可以提供縫形氮化鈦膜去除部分29b。另外，至于縫形氮化鈦膜去除部分29b，類 似于實(shí)施例3，可以沿著A-A’截面去除在基于鋁的金屬膜53的邊緣部分的所有第二氮化鈦 膜54和輔助絕緣膜55。氮化鈦膜去除部分29或者環(huán)形氮化鈦膜去除部分29a和第二氮化鈦膜去除部分 (縫形氮化鈦膜去除部分)29b的尺度和位置與章節(jié)1、2或者3的尺度和位置相同。圖21圖示了在制造本申請(qǐng)的實(shí)施例4的半導(dǎo)體集成電路器件的方法中與圖18中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成絕緣表面保護(hù)膜的步驟)。圖22圖示了在制 造本申請(qǐng)的實(shí)施例4的半導(dǎo)體集成電路器件的方法中與圖18中的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成用于圖案化氮化鈦膜去除部分和焊盤開口的抗蝕劑膜的步驟)。關(guān)于制 造方法，僅描述不同于章節(jié)1的部分。跳過圖8和圖9的加工，并且步驟從圖7直接進(jìn)行到圖21 (對(duì)應(yīng)于圖10)從而形 成無(wú)機(jī)絕緣表面保護(hù)膜56 (假設(shè)層積膜類似于章節(jié)1)。然后如圖22中所示，在用于形成鍵合焊盤開口 27的抗蝕劑膜57中通過普通光刻 形成有用于形成鍵合焊盤開口的開口 58a和用于形成環(huán)形氮化鈦膜去除部分的開口 58b。 此后，使用具有這些開口 58a和58b的抗蝕劑膜57作為掩模，通過干蝕刻關(guān)于虛線部分形 成有穿透無(wú)機(jī)絕緣表面保護(hù)膜56 (氮化硅膜/氧化硅膜)、輔助絕緣膜55和作為上層的阻 擋金屬膜54的開口 59和60。干蝕刻工藝包括蝕刻無(wú)機(jī)絕緣表面保護(hù)膜56和輔助絕緣膜 55的步驟和蝕刻作為上層的阻擋金屬膜54的步驟。蝕刻無(wú)機(jī)絕緣表面保護(hù)膜56和輔助絕 緣膜55的步驟的干蝕刻條件例如是150/30/40/650sCCm的氣體流速的CF4/CHF3/02/Ar、約 為27帕斯卡的加工壓強(qiáng)和約為60°C的晶片臺(tái)溫度。蝕刻作為上層的阻擋金屬膜54的步驟 的干蝕刻條件例如是30/300Sccm的氣體流速的C12/Ar、約為0. 7帕斯卡的加工壓強(qiáng)和約為 65°C的晶片臺(tái)溫度。5.本申請(qǐng)的實(shí)施例5中的半導(dǎo)體集成電路器件及其制造方法的描述(主要為圖 23至圖30)。該例子對(duì)于如下情況有效，即用于防止氧化鈦區(qū)域的擴(kuò)大和生長(zhǎng)的結(jié)構(gòu)(比如章 節(jié)1至4的結(jié)構(gòu))并不充分，并且該例子的特征在于消除作為鍵合焊盤部分4的整個(gè)表面 的上層的阻擋金屬膜54。圖23圖示了在本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的芯片(第一主表面) 以內(nèi)的布局中與焊盤的外圍區(qū)域中的放大部分R對(duì)應(yīng)的鍵合焊盤部分的外圍區(qū)域的放大 平面圖。圖24圖示了圖23中的X-X’截面的芯片橫截面圖。圖25圖示了圖23中的Y-Y’ 截面的芯片橫截面圖。如圖23中所示，該例子在平面中類似于普通鍵合焊盤及其外圍區(qū)域。然而，該例 子的特征在于在鍵合焊盤部分4的外部包圍區(qū)域存在蝕刻溝槽37。然而，在去除作為上層 的阻擋金屬膜54時(shí)生成溝槽，并且溝槽并非必需元件。該例子的結(jié)構(gòu)特征在于第二開口部 分29在其整個(gè)外圍耦合到第一開口部分28。如圖25中所示，布線部分26類似于普通布線結(jié)構(gòu)由作為上層的阻擋金屬膜54覆 蓋，由此提供通過僅修改鍵合焊盤部分4來(lái)獲得效果這一優(yōu)點(diǎn)。另外由于未向鍵合焊盤部 分4引入復(fù)雜結(jié)構(gòu)，所以可以有效地保證鍵合焊盤開口 27的面積。根據(jù)該例子，唯一的要求在于第二開口部分(氮化鈦膜去除部分)29耦合到鍵合 焊盤部分4的鍵合焊盤開口 27的整個(gè)外圍。因而無(wú)需在鍵合焊盤部分4的整個(gè)區(qū)域中去 除作為上層的阻擋金屬膜54。然而，在鍵合焊盤部分4的整個(gè)區(qū)域去除作為上層的阻擋金 屬膜54從有效使用鍵合焊盤部分的觀點(diǎn)來(lái)看是有利的并且提高了可靠性。第二開口部分 (氮化鈦膜去除部分)29可以延伸到布線部分26。圖26圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中 的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成輔助絕緣膜的步驟)。圖27圖示了在制造本 申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中的X-X’截面對(duì)應(yīng)的器件橫截面 流程圖(形成用于圖案化氮化鈦膜去除部分的抗蝕劑膜的步驟)。圖28圖示了在制造本申
20請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖23中的X-X’截面對(duì)應(yīng)的器件橫截面流 程圖(形成氮化鈦膜去除部分的步驟)。圖29圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集 成電路器件的方法中與圖23中的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成絕緣表面保護(hù) 膜的步驟)。圖30圖示了在制造本申請(qǐng)的實(shí)施例5的半導(dǎo)體集成電路器件的方法中與圖 23中的X-X’截面對(duì)應(yīng)的器件橫截面流程圖(形成焊盤開口的步驟)。關(guān)于制造方法，僅描 述不同于章節(jié)1的部分。
圖26與圖7相同，并且先前工藝與在章節(jié)1中的工藝相同。如圖27中所示，通過普通光刻形成有具有開口部分58的抗蝕劑膜57，該開口部 分 具有比鍵合焊盤部分4的寬度略寬的面積。然后如圖28中所示，使用抗蝕劑膜57作為用于通過干蝕刻來(lái)去除輔助絕緣膜55 和作為上層的阻擋金屬膜54的掩模。該步驟在多層布線層51的最上層中或者在鎢通孔 層的層間絕緣膜(基于氧化硅的絕緣膜)中形成蝕刻溝槽37。輔助絕緣膜55的干蝕刻 條件例如是150/30/40/650sCCm的氣體流速的CF4/CHF3/02/Ar、約為27帕斯卡的加工壓強(qiáng) 和約為60°C的晶片臺(tái)溫度。干蝕刻作為上層的阻擋金屬膜54的步驟的干蝕刻條件例如是 30/300sccm的氣體流速的C12/Ar、約為0. 7帕斯卡的加工壓強(qiáng)和約為65°C的晶片臺(tái)溫度。 在處理之后如前文所述需要鈍化處理。接著如圖29中所示，晶片1的器件表面Ia的表面的幾乎全部面積由無(wú)機(jī)最終鈍 化膜56覆蓋。該工藝與在章節(jié)1中的工藝相同。然后如圖30中所示，應(yīng)用普通光刻以在無(wú)機(jī)最終鈍化膜56中形成鍵合焊盤開口 27。在這一情況下，由于已經(jīng)去除在無(wú)機(jī)最終鈍化膜56的鍵合焊盤開口 27下方的輔助絕 緣膜55和作為上層的阻擋金屬膜54，所以無(wú)需在該步驟中去除它們。因而，該工藝是僅用 于氮化硅膜/氧化硅膜(無(wú)機(jī)層積最終鈍化膜)的干蝕刻工藝。無(wú)機(jī)層積最終鈍化膜的干 蝕刻條件例如是150/30/40/650sccm的氣體流速的CF4/CHF3/02/Ar、約為27帕斯卡的加工 壓強(qiáng)和約為60°C的晶片臺(tái)溫度。6.概述盡管已經(jīng)參照具體實(shí)施例詳細(xì)描述了本申請(qǐng)的發(fā)明人所完善的本發(fā)明，但是將清 楚本發(fā)明不限于實(shí)施例并且可以對(duì)其進(jìn)行各種改變和修改而不脫離其精神實(shí)質(zhì)和范圍。例如，上述實(shí)施例給出使用基于銅的大馬士革布線(掩埋布線)的多層布線層的 細(xì)節(jié)描述。本發(fā)明不限于該基于銅的大馬士革布線，并且本發(fā)明自然地可以應(yīng)用于基于銀 或者基于鎢的大馬士革布線(掩埋布線)或者基于鋁的非掩埋布線。
權(quán)利要求
一種半導(dǎo)體集成電路器件，包括(a)半導(dǎo)體芯片，具有第一主表面和第二主表面；(b)在所述半導(dǎo)體芯片的所述第一主表面之上提供的基于鋁的金屬膜圖案；(c)氮化鈦膜，覆蓋所述基于鋁的金屬膜圖案的上表面；(d)絕緣表面保護(hù)膜，覆蓋包括所述氮化鈦膜的上表面的所述半導(dǎo)體芯片的所述第一主表面；(e)鍵合焊盤開口，形成于所述絕緣表面保護(hù)膜中；(f)第一開口部分，對(duì)應(yīng)于鍵合焊盤開口形成于所述氮化鈦膜中；以及(g)第二開口部分，在所述第一開口部分的附近形成于所述氮化鈦膜中。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述基于鋁的金屬膜圖案的所述 第二開口部分由所述絕緣表面保護(hù)膜覆蓋。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件，其中所述絕緣表面保護(hù)膜是層積膜， 所述層積膜包含作為下層的基于氧化硅的膜和作為上層的基于氮化硅的膜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述氮化鈦膜由所述絕緣表面保 護(hù)膜覆蓋，并且所述第二開口部分未由所述絕緣表面保護(hù)膜覆蓋。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路器件，其中鈍化膜形成于所述第二開口部分 的所述基于鋁的金屬膜圖案的表面之上。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路器件，其中所述第二開口部分的寬度在從 0.3至10微米的范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述第一開口部分的寬度大于所 述第二開口部分的寬度。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述第二開口部分以環(huán)形狀形成 以便包圍所述第一開口部分。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述第一開口部分具有接線鍵合 區(qū)域和晶片測(cè)試探測(cè)接觸區(qū)域。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路器件，其中在所述晶片測(cè)試探測(cè)接觸區(qū)域 中的針跡線部分中去除基于鋁的金屬膜圖案的表面上的鈍化膜。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，其中所述基于鋁的金屬膜圖案具有 其中包含第一開口部分的鍵合焊盤部分和與之耦合的布線部分，并且所述第二開口部分形 成于所述鍵合焊盤部分與所述布線部分之間的邊界附近。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件，還包括(h)全部由無(wú)鹵素樹脂密封 的所述半導(dǎo)體芯片的所述第一主表面、所述基于鋁的金屬膜圖案、所述氮化鈦膜、所述第一 開口部分和所述第二開口部分。
13.—種制造半導(dǎo)體集成電路器件的方法，包括以下步驟(a)通過圖案化金屬合成膜來(lái)形成金屬合成膜圖案，所述金屬合成膜包含在半導(dǎo)體晶 片的器件表面之上的多層布線層之上形成的下層阻擋金屬膜、中間層基于鋁的金屬膜和上 層阻擋金屬膜；(b)在包括所述金屬合成膜圖案的上表面的所述半導(dǎo)體晶片的所述器件表面的幾乎整 個(gè)表面之上形成絕緣表面保護(hù)膜；(c)在所述步驟(b)之后和在所述步驟(d)之前在所述絕緣表面保護(hù)膜中形成鍵合焊 盤開口 ；(d)在所述上層阻擋金屬膜的與所述鍵合焊盤開口對(duì)應(yīng)的部分形成第一開口部分；并且(e)在所述第一開口部分的附近在所述上層阻擋金屬膜中形成第二開口部分。
14.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中在所述步驟(b)和 (d)之前執(zhí)行所述步驟(e)。
15.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中在所述步驟(b)和 (c)之后接近同時(shí)執(zhí)行所述步驟(d)和(e)。
16.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中所述絕緣表面保護(hù) 膜是層積膜，所述層積膜包含作為下層的基于氧化硅的膜和作為上層的基于氮化硅的膜。
17.根據(jù)權(quán)利要求15所述的制造半導(dǎo)體集成電路器件的方法，其中通過使用相同蝕刻 掩模連續(xù)處理所述絕緣表面保護(hù)膜和所述上層阻擋金屬膜來(lái)執(zhí)行所述步驟(d)和(e)。
18.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中所述第二開口部分 的寬度在從0. 3至10微米的范圍內(nèi)。
19.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中所述第一開口部分 的寬度大于所述第二開口部分的寬度。
20.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中所述第二開口部分 以環(huán)形狀形成以便包圍所述第一開口部分。
21.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，其中所述金屬合成膜 圖案具有其中包含所述第一開口部分的鍵合焊盤部分和與之耦合的布線部分；并且所述第 二開口部分形成于所述鍵合焊盤部分與所述布線部分之間的邊界附近。
22.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，還包括以下步驟(f)在 所述步驟(a)、(d)和(e)之后向所述中間層基于鋁的金屬膜的暴露表面部分施加鈍化處 理。
23.根據(jù)權(quán)利要求13所述的制造半導(dǎo)體集成電路器件的方法，還包括以下步驟(g)在 所述步驟(a)至(e)之后通過在所述第一開口部分讓探針與所述中間層基于鋁的金屬膜的 表面接觸并且破壞其表面之上的鈍化膜以建立接觸來(lái)執(zhí)行晶片探測(cè)檢查。
24.根據(jù)權(quán)利要求23所述的制造半導(dǎo)體集成電路器件的方法，還包括以下步驟(h)在 所述步驟(g)之后用無(wú)鹵素樹脂密封所述金屬合成膜的上表面。
25.一種半導(dǎo)體集成電路器件，包括(a)半導(dǎo)體芯片，具有第一主表面和第二主表面；(b)在所述半導(dǎo)體芯片的所述第一主表面之上提供的多個(gè)基于鋁的鍵合焊盤；(c)絕緣表面保護(hù)膜，覆蓋所述第一主表面和各所述鍵合焊盤的外圍區(qū)域；以及(d)第一開口，在形成于各所述鍵合焊盤之上的所述絕緣表面保護(hù)膜中，其中各所述鍵 合焊盤上無(wú)氮化鈦膜。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體集成電路器件，其中所述鍵合焊盤沿著所述芯片的 邊緣部分在第一方向上布置成行。
27.根據(jù)權(quán)利要求26所述的半導(dǎo)體集成電路器件，其中各所述鍵合焊盤整體地耦合到相同層中的基于鋁的布線，并且氮化鈦膜形成于所述布線之上。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體集成電路器件，其中所述絕緣表面保護(hù)膜覆蓋所述 氮化鈦膜的上表面和側(cè)面。
29.根據(jù)權(quán)利要求26所述的半導(dǎo)體集成電路器件，其中各所述鍵合焊盤具有接近矩形 形狀并且具有所述鍵合接線被耦合到的鍵合區(qū)域和探針與之接觸的接觸區(qū)域。
30.根據(jù)權(quán)利要求29所述的半導(dǎo)體集成電路器件，其中各所述鍵合焊盤的暴露部分除 了所述接觸區(qū)域的部分之外由基于氧化鋁的鈍化膜覆蓋。
31.根據(jù)權(quán)利要求26所述的半導(dǎo)體集成電路器件，還包括(e)無(wú)鹵素密封樹脂構(gòu)件， 覆蓋所述半導(dǎo)體芯片的所述第一主表面、所述鍵合焊盤和所述絕緣表面保護(hù)膜。
32.根據(jù)權(quán)利要求27所述的半導(dǎo)體集成電路器件，其中所述氮化鈦膜未存在于所述布 線的各鍵合焊盤附近而存在于與所述第一方向正交的第二方向上的其它部分中。
33.一種制造半導(dǎo)體集成電路器件的方法，包括以下步驟(a)在半導(dǎo)體晶片的第一主表面之上的第一絕緣膜之上形成基于鋁的金屬膜；(b)在所述基于鋁的金屬膜之上形成氮化鈦膜；(c)通過圖案化包含所述基于鋁的金屬膜和所述氮化鈦膜的合成膜來(lái)形成變?yōu)槎鄠€(gè)鍵 合焊盤的合成膜圖案；(d)通過從所述合成膜圖案去除所述氮化鈦膜來(lái)暴露各所述鍵合焊盤的上表面；(e)在所述半導(dǎo)體芯片的所述第一主表面之上和在各所述鍵合焊盤之上形成絕緣表面 保護(hù)膜；并且(f)在各所述鍵合焊盤之上的所述絕緣表面保護(hù)膜中形成第一開口。
34.根據(jù)權(quán)利要求33所述的制造半導(dǎo)體集成電路器件的方法，其中所述鍵合焊盤沿著 所述芯片的邊緣部分在第一方向上布置成行。
35.根據(jù)權(quán)利要求34所述的制造半導(dǎo)體集成電路器件的方法，其中所述合成膜圖案包 含與各鍵合焊盤的層相同的層中的基于鋁的布線。
36.根據(jù)權(quán)利要求35所述的制造半導(dǎo)體集成電路器件的方法，其中所述絕緣表面保護(hù) 膜覆蓋所述氮化鈦膜的上表面和側(cè)面。
37.根據(jù)權(quán)利要求34所述的制造半導(dǎo)體集成電路器件的方法，其中各鍵合焊盤具有接 近矩形形狀并且具有所述鍵合接線被耦合到的鍵合區(qū)域和探針與之接觸的接觸區(qū)域。
38.根據(jù)權(quán)利要求37所述的制造半導(dǎo)體集成電路器件的方法，其中各鍵合焊盤的暴露 部分除了所述接觸區(qū)域的部分之外由基于氧化鋁的鈍化膜覆蓋。
39.根據(jù)權(quán)利要求34所述的制造半導(dǎo)體集成電路器件的方法，還包括以下步驟(g)在 所述步驟(f)之后通過用無(wú)鹵素樹脂構(gòu)件覆蓋于其上來(lái)密封所述半導(dǎo)體芯片的所述第一 主表面、所述鍵合焊盤和所述絕緣表面保護(hù)膜。
40.根據(jù)權(quán)利要求35所述的制造半導(dǎo)體集成電路器件的方法，其中在所述步驟(d)之 后，所述氮化鈦膜在未存在于所述布線的各鍵合焊盤附近而存在于與所述第一方向正交的 第二方向上的其它部分中。
全文摘要
在當(dāng)前LSI或者半導(dǎo)體集成電路器件制造工藝中，在組裝器件的步驟(比如樹脂密封步驟)之后通常為在高溫度(比如近似范圍從85℃至130℃)和高濕度(比如約為80％RH)的環(huán)境中的電壓施加測(cè)試(高溫度和高濕度測(cè)試)。對(duì)于該測(cè)試，本發(fā)明的發(fā)明人在高溫度和高濕度測(cè)試期間發(fā)現(xiàn)作為抗反射膜的氮化鈦膜從上方膜出現(xiàn)分離以及在施加有正電壓的基于鋁的鍵合焊盤的上表面的邊緣部分在氮化鈦膜中生成裂縫這一現(xiàn)象，該現(xiàn)象歸因于由潮氣經(jīng)過密封樹脂等侵入生成氮化鈦膜的氧化和膨脹引起的電化學(xué)反應(yīng)。本申請(qǐng)的一項(xiàng)發(fā)明在于在基于鋁的鍵合焊盤的外圍區(qū)域以環(huán)或者縫形狀去除焊盤之上的氮化鈦膜。
文檔編號(hào)H01L21/60GK101866866SQ20101016209
公開日2010年10月20日 申請(qǐng)日期2010年4月15日 優(yōu)先權(quán)日2009年4月16日
發(fā)明者堀田勝?gòu)? 本間琢朗, 森山卓史 申請(qǐng)人:瑞薩電子株式會(huì)社