專利名稱：一種混合型非易失存儲單元及其制作方法
技術(shù)領域：
本發(fā)明涉及非易失存儲器技術(shù)領域，尤其涉及一種混合型非易失存儲單元及其制作方法。
背景技術(shù)：
非易失性存儲器的主要特點是在不加電的情況下也能夠長期保持存儲的信息，它既有只讀存儲器(ROM)的特點，又有很高的存取速度，而且易于擦除和重寫，功耗較小。隨著多媒體應用、移動通信等對大容量、低功耗存儲的需要，非易失性存儲器，特別是閃速存儲器(Flash)，所占半導體器件的市場份額變得越來越大，成為一種非常重要的存儲器類型。傳統(tǒng)的Flash存儲器是采用多晶硅薄膜浮柵結(jié)構(gòu)的硅基非易失存儲器，其局限主要與器件隧穿介質(zhì)層(一般是氧化層)的厚度有關一方面要求隧穿介質(zhì)層比較薄，以實現(xiàn)快速有效的P/E操作，另一方面為了防止較薄的隧穿介質(zhì)層任何一處產(chǎn)生電荷泄漏路徑而讓所有存儲在浮柵層的電荷消失殆盡，需要隧穿介質(zhì)層比較厚，使其具備較好的數(shù)據(jù)保持性能達到十年以上。為了緩和這一對矛盾，電荷俘獲存儲結(jié)構(gòu)的非易失性存儲器被提出，并獲得了廣泛的研究，比較典型的是以高陷阱密度的Si3N4層作為電荷捕獲介質(zhì)，具有離散的電子存儲特性，這樣即使隧穿層厚度較薄，也只會損失局部極少量的捕獲電荷而不會影響到其他處的捕獲電荷，從而在提高擦寫速度的前提下又適當保證了電荷的保持特性。為了進一步改進器件的特性，現(xiàn)在有人提出用高缺陷密度的高K材料替代Si3N4， 比如HfO2,有文獻報道HfO2相比Si3N4有著更高的缺陷密度和更深的缺陷能級，可以達到更好的電荷存儲與保持能力。為了使器件具有優(yōu)良的保持特性尋找能帶結(jié)構(gòu)更為優(yōu)化的存儲材料及柵介質(zhì)體系成為電荷俘獲存儲器(CTM)進一步發(fā)展的關鍵。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題針對現(xiàn)有浮柵型和電荷俘獲存儲器中各自的優(yōu)缺點，本發(fā)明的主要目的在于提供一種混合型非易失存儲單元及其制作方法，以優(yōu)化電荷存儲層材料的能帶結(jié)構(gòu)，提高電荷存儲器件的電荷保持特性和擦寫速度。( 二 )技術(shù)方案為達到上述目的，本發(fā)明提供了一種混合型非易失存儲單元，該存儲單元包括硅襯底1 ；在硅襯底1上重摻雜的源導電區(qū)8和漏導電區(qū)9 ；在源漏導電區(qū)之間載流子溝道上覆蓋的隧穿介質(zhì)層2 ；在隧穿介質(zhì)層2上覆蓋的第一俘獲層3 ； 3
在第一俘獲層3上覆蓋的多晶硅浮柵層4 ；在多晶硅浮柵層4上覆蓋的第二俘獲層5 ；在第二俘獲層5上覆蓋的控制柵介質(zhì)層6 ；以及在控制柵介質(zhì)層6上覆蓋的柵材料層7。上述方案中，所述隧穿介質(zhì)層2選用寬禁帶材料SiO2,所述第一俘獲層3或第二俘獲層5選用禁帶寬度比隧穿層窄的高K材料HfO2或，所述控制柵介質(zhì)層6選用高K材料 Al2O3。上述方案中，所述第一俘獲層3、多晶硅浮柵層4和第二俘獲層5自下而上堆疊形成該存儲單元的三層混合型電荷存儲層。上述方案中，所述多晶硅浮柵層4選用多晶硅作為電荷連續(xù)性存儲材料。為達到上述目的，本發(fā)明還提供了一種混合型非易失存儲單元的制作方法，該方法包括A、在硅襯底上生長隧穿介質(zhì)層；B、在隧穿介質(zhì)上生長第一俘獲層；C、在第一俘獲層上淀積多晶硅浮柵層；D、在多晶硅浮柵層上生長第二俘獲層；E、在第二俘獲層上淀積控制柵介質(zhì)層；F、在控制柵介質(zhì)層上形成柵極并完成隨后的源極和漏極的制作。上述方案中，步驟A中所述生長隧穿介質(zhì)層的方法采用熱氧化方法、原子層沉積方法或熱氧化與原子層沉積的結(jié)合，該隧穿介質(zhì)層選用SiO2材料制作而成，其厚度為2nm 至 8nm。上述方案中，步驟B和D中所述生長第一俘獲層或第二俘獲層采用化學氣相淀積、 原子層沉積或者磁控濺射方法，該第一俘獲層或第二俘獲層的厚度均為3nm至8nm。上述方案中，步驟C中所述沉積多晶硅浮柵層采用化學氣相淀積方法，該多晶硅浮柵層的厚度為6至50nm.上述方案中，步驟E中所述淀積控制柵介質(zhì)層采用原子層沉積方法或者磁控濺射方法，該控制柵介質(zhì)層的厚度為15nm至30nm。(三)有益效果從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果1、本發(fā)明器件的加工工藝與傳統(tǒng)CMOS工藝兼容。2、本發(fā)明保留了浮柵型電荷存儲的貯存能力，這得益于多晶硅的低導帶位置，保證了在充電時，電荷能盡量多的存儲進來，增大了窗口。3、本發(fā)明保留了捕獲型離散的電荷存儲特性，保證了電荷在撤去柵壓后的電荷保持能力，增大了電荷的保持時間。4、相對于浮柵型，本發(fā)明的電荷混合存儲層的電勢較高，耦合系數(shù)相對大，提高了擦寫的速度。


圖1是本發(fā)明提供的非易失存儲單元的基本結(jié)構(gòu)示意圖2是依照本發(fā)明實施例的制作該非易失存儲單元的工藝實現(xiàn)流程圖；圖3為本發(fā)明提供的非易失存儲單元電荷編程狀態(tài)的能帶結(jié)構(gòu)示意圖。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。如圖1所示，圖1是本發(fā)明提供的非易失存儲單元的基本結(jié)構(gòu)示意圖，該存儲單元包括硅襯底1 ；在硅襯底1上重摻雜的源導電區(qū)8和漏導電區(qū)9 ；在源漏導電區(qū)之間載流子溝道上覆蓋的隧穿介質(zhì)層2 ；在隧穿介質(zhì)層2上覆蓋的第一俘獲層3 ；在第一俘獲層3上覆蓋的多晶硅浮柵層4 ；在多晶硅浮柵層4上覆蓋的第二俘獲層5 ；在第二俘獲層5上覆蓋的控制柵介質(zhì)層6 ；以及在控制柵介質(zhì)層6上覆蓋的柵材料層7。其中，所述隧穿介質(zhì)層2選用寬禁帶材料如S^2等，所述第一俘獲層3或第二俘獲層5選用禁帶寬度比隧穿層窄的高K材料HfO2或^O2等，所述控制柵介質(zhì)層6選用高K 材料如Al2O3等。所述第一俘獲層3、多晶硅浮柵層4和第二俘獲層5自下而上堆疊形成該存儲單元的三層混合型電荷存儲層。所述多晶硅浮柵層4選用多晶硅作為電荷連續(xù)性存儲材料?；趫D1所示的非易失存儲單元的基本結(jié)構(gòu)示意圖，圖2示出了依照本發(fā)明實施例的制作該非易失存儲單元的工藝實現(xiàn)流程圖，該方法包括步驟201 在硅襯底上生長隧穿介質(zhì)層；步驟202 在隧穿介質(zhì)上生長第一俘獲層；步驟203 在第一俘獲層上淀積多晶硅浮柵層；
步驟204 在多晶硅浮柵層上生長第二俘獲層；步驟205 在第二俘獲層上淀積控制柵介質(zhì)層；步驟206 在控制柵介質(zhì)層上形成多晶硅層、或者多晶硅硅化物層、或者金屬層等的柵電極并完成隨后的源極和漏極制作。其中，步驟201中所述生長的隧穿介質(zhì)的方法可采用熱氧化方法或原子層沉積方法或者結(jié)合這兩種方法，該隧穿介質(zhì)層可選用SiO2材料制作而成，其厚度為2nm至8nm。步驟202和204中所述生長第一俘獲層或第二俘獲層采用化學氣相淀積、原子層淀積或者磁控濺射方法，該第一俘獲層或第二俘獲層的厚度均為3nm至8nm。步驟203中所述淀積多晶硅浮柵層采用化學氣相淀積方法，該多晶硅浮柵層的厚度為6至50nm.步驟205中所述淀積控制柵介質(zhì)層采用原子層淀積方法或者磁控濺射方法，該控制柵介質(zhì)層的厚度為15nm至30nm。實施例
5
此處化概念為具體，列舉一種制作該非易失存儲單元的實例作為舉例說明在硅襯底上采用熱氧化和ALD方法結(jié)合共淀積厚度為4nm的SW2隧穿介質(zhì)層；在SiO2隧穿介質(zhì)上采用原子層淀積(ALD)的方法淀積第一 HfO2俘獲層，其厚度為 4nm ；在第一 HfO2俘獲層上采用CVD方法生長多晶硅浮柵層，其厚度為15nm ；在多晶硅浮柵層上采用原子層淀積(ALD)的方法淀積第二 HfO2俘獲層，其厚度為 4nm ；在第二 HfO2俘獲層上采用原子層淀積的方式沉積高k材料Al2O3控制柵介質(zhì)層， 所述Al2O3控制柵介質(zhì)層厚度為15nm。在控制柵介質(zhì)層上形成TaN的金屬柵電極并隨后完成源極和漏極的制作，完成該非易失存儲單元的制作。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種混合型非易失存儲單元，其特征在于，該存儲單元包括 硅襯底⑴；在硅襯底⑴上重摻雜的源導電區(qū)⑶和漏導電區(qū)(9)； 在源漏導電區(qū)之間載流子溝道上覆蓋的隧穿介質(zhì)層O)； 在隧穿介質(zhì)層( 上覆蓋的第一俘獲層(3)； 在第一俘獲層( 上覆蓋的多晶硅浮柵層； 在多晶硅浮柵層(4)上覆蓋的第二俘獲層(5)； 在第二俘獲層( 上覆蓋的控制柵介質(zhì)層(6)；以及在控制柵介質(zhì)層(6)上覆蓋的柵材料層(7)。
2.根據(jù)權(quán)利要求1所述的混合型非易失存儲單元，其特征在于，所述隧穿介質(zhì)層(2)選用寬禁帶材料SiO2，所述第一俘獲層( 或第二俘獲層( 選用禁帶寬度比隧穿層窄的高 K材料HfO2或，所述控制柵介質(zhì)層(6)選用高K材料Al2O3。
3.根據(jù)權(quán)利要求1所述的混合型非易失存儲單元，其特征在于，所述第一俘獲層(3)、 多晶硅浮柵層(4)和第二俘獲層(5)自下而上堆疊形成該存儲單元的三層混合型電荷存儲層。
4.根據(jù)權(quán)利要求1所述的混合型非易失存儲單元，其特征在于，所述多晶硅浮柵層(4) 選用多晶硅作為電荷連續(xù)性存儲材料。
5.一種混合型非易失存儲單元的制作方法，其特征在于，該方法包括A、在硅襯底上生長隧穿介質(zhì)層；B、在隧穿介質(zhì)上生長第一俘獲層；C、在第一俘獲層上淀積多晶硅浮柵層；D、在多晶硅浮柵層上生長第二俘獲層；E、在第二俘獲層上淀積控制柵介質(zhì)層；F、在控制柵介質(zhì)層上形成柵電極并完成隨后的源極和漏極的制作。
6.根據(jù)權(quán)利要求5所述的混合型非易失存儲單元的制作方法，其特征在于，步驟A中所述生長的隧穿介質(zhì)的方法采用熱氧化方法、原子層沉積方法或熱氧化與原子層沉積的結(jié)合，該隧穿介質(zhì)層選用SiO2材料制作而成，其厚度為2nm至8nm。
7.根據(jù)權(quán)利要求5所述的混合型非易失存儲單元的制作方法，其特征在于，步驟B和 D中所述生長第一俘獲層或第二俘獲層采用化學氣相淀積、原子層沉積或者磁控濺射方法， 該第一俘獲層或第二俘獲層的厚度均為3nm至8nm。
8.根據(jù)權(quán)利要求5所述的電荷俘獲型非易失存儲單元的制作方法，其特征在于，步驟C 中所述沉積多晶硅浮柵層采用化學氣相淀積方法，該多晶硅浮柵層的厚度為6至50nm。
9.根據(jù)權(quán)利要求5所述的電荷俘獲型非易失存儲單元的制作方法，其特征在于，步驟E 中所述淀積控制柵介質(zhì)層采用原子層沉積方法或者磁控濺射方法，該控制柵介質(zhì)層的厚度為 15nm 至 30nmo
全文摘要
本發(fā)明公開了一種混合型非易失存儲單元及其制作方法。該存儲器包括硅襯底；在硅襯底上重摻雜的源導電區(qū)和漏導電區(qū)；在源漏導電區(qū)之間載流子溝道上覆蓋的隧穿介質(zhì)層；在隧穿介質(zhì)層上覆蓋的第一俘獲層；在第一俘獲層上覆蓋的多晶硅浮柵層；在多晶硅浮柵層上覆蓋的第二俘獲層；在第二俘獲層上覆蓋的控制柵介質(zhì)層；以及在控制柵介質(zhì)層上覆蓋的柵材料層。本發(fā)明結(jié)合了浮柵型存儲器和俘獲型存儲器的優(yōu)點，相對俘獲型存儲器可以有效提高電荷俘獲型非易失存儲器的電荷保持特性，并且有益于增大存儲窗口，相對浮柵型存儲器提高了編程與擦除的速度，從而綜合改善了器件的存儲特性。
文檔編號H01L21/8247GK102263137SQ20101019119
公開日2011年11月30日 申請日期2010年5月26日 優(yōu)先權(quán)日2010年5月26日
發(fā)明者劉明, 王琴, 鐘浩, 霍宗亮, 龍世兵 申請人:中國科學院微電子研究所