專利名稱：一種短路缺陷測試裝置和方法
技術領域：
本發(fā)明涉及半導體集成電路制造技術領域，特別涉及一種短路缺陷測試裝置和方法。
背景技術：
目前，在半導體集成電路(IC)工藝制造晶片(wafer)的過程中，通過金屬互連實現(xiàn)晶片上制作的半導體器件之間的連接，金屬互連主要由金屬連線作為傳導介質。然而，金屬連線短路缺陷是IC工藝的主要失效模式之一，對晶片成品率有很大影響。因此，對金屬連線短路缺陷進行監(jiān)控和失效分析能夠促進IC工藝的改進，提高wafer成品率?，F(xiàn)有技術中設計了針對金屬連線短路缺陷的失效分析測試。隨著IC工藝的進步，IC工藝尺寸不斷縮小，金屬連線寬度和短路缺陷大小往往只有幾十到幾百納米。為了進一步對金屬連線短路缺陷進行失效分析，現(xiàn)有技術中采用掃描電子顯微鏡(SEM)、聚焦離子束(FIB)或透射電子顯微鏡(TEM)等物理分析手段，觀察金屬連線中短路缺陷的形貌。上述物理分析手段必須在足夠大的放大倍率下才能清晰地觀察到短路缺陷的形貌，每次只能觀察幾微米長度范圍的金屬連線，但是每條金屬連線的長度通常為幾百微米。因此，需要在用物理分析手段觀察金屬連線短路缺陷的形貌之前，在金屬連線上定位出短路缺陷的位置。圖1所示為現(xiàn)有技術中一種短路缺陷測試裝置。在晶片中自下而上可能有多導電
層，分別稱為第1導電層、第2導電層、第3導電層......第N導電層，相鄰導電層之間由
絕緣介質層隔開。該短路缺陷測試裝置位于晶片中的第η導電層和第η+1導電層，η和N均為自然數(shù)，且η<Ν-1。圖1中白色填充的矩形表示第η+1導電層，陰影填充的矩形表示第 η導電層，而黑色小矩形則表示用于連接這兩個導電層的導電通孔。短路缺陷測試裝置包括兩個梳型結構體，分別標記為梳型結構體A和梳型結構體B。以梳型結構體B為例，其由作為梳把的導電線101和作為梳齒的若干個鏈狀導電線組成。所述鏈狀導電線為沿同一直線方向排列的m個短導電線以及連接這些短導電線的m-1個導電通孔組成的“短導電線-導電通孔-短導電線鏈”，m為自然數(shù)。以圖1所示梳型結構體B最右側的梳齒為例，位于第 η+1導電層的第一短導電線102的一端與作為梳齒的導電線101直接相連，另一端通過導電通孔103與位于第η導電層的第二短導電線104的一端實現(xiàn)電連接；第二短導電線104的另一端則通過導電通孔105與位于第η+1導電層的第三短導電線106實現(xiàn)電連接。以此類推，該梳齒的最末端是位于第η導電層的第m短導電線107。圖1中，m = 6。當然m也可以取其他數(shù)值。當m為奇數(shù)時，梳齒的最末端的短導電線位于第η+1導電層，當m為偶數(shù)時， 梳齒的最末端的短導電線位于第η導電層。梳型結構體B的其他各個梳齒之間等間距相互平行，且具有上述最右側的梳齒相同的結構。梳型結構體A和梳型結構體B的梳把相互平行，梳齒相對間隔排列。進行短路缺陷分析時，將圖1所示的短路缺陷測試裝置進行被動電壓對比(PVC， Passive Voltage Contrast)分析，判定是否產生失效點，具體做法如下
將圖1所示梳型結構體B接地，使得梳型結構體B的梳把以及每一個梳齒的電位都保持在零電位。采用掃描電子顯微鏡(SEM)觀察該短路缺陷測試裝置。在正常情況下， 梳型結構體A和梳型結構體B是彼此絕緣的，因此通過調整合適的顯示圖像對比度，可以使得梳型結構體B整個顯現(xiàn)高亮狀態(tài)，而梳型結構體A整個處于黑暗狀態(tài)。如果第η導電層與第η+1導電層之間出現(xiàn)了短路缺陷失效點，該失效點使得梳型結構體B與梳型結構體A中與該失效點距離最近的一對梳齒間發(fā)生短路，如果將梳型結構體B接地，則梳型結構體A的電位也會是0。這樣通過SEM觀察該測試結構時，梳型結構體 A和梳型結構體B都會顯現(xiàn)高亮狀態(tài)。如果觀測出現(xiàn)這種情況，則判定該短路缺陷測試裝置中出現(xiàn)短路缺陷失效點。但是，這種方法只能判定短路缺陷測試裝置中產生了短路缺陷失效點，卻不能準確定位短路缺陷失效點出現(xiàn)的位置?，F(xiàn)有技術中需要進一步通過加電壓/電流的方式，應用激光束引生的電阻變化異常檢驗(OBIRCH, Optical Beam Induced Resistance Change) / 遠紅外探頭電性分析(MCT EFA)分析工具，捕捉到失效點區(qū)域形成的熱點，從而定位出失效點的精確位置；再應用分析工具FIB、TEM做截面的型貌，尺寸以及失效點的分析。問題在于電性分析(EFA)過程中， 由于對短路缺陷測試裝置施加過大的壓力使得測試結構發(fā)生破壞，造成分析時人為因素對結構的破壞，找不到結構失效的真實原因。

發(fā)明內容
本發(fā)明提供了一種短路缺陷測試裝置和方法，能夠通過被動電壓對比分析即可較為準確地定位短路缺陷失效點位置。本發(fā)明實施例提出的一種短路缺陷測試裝置，包括第一梳型結構體和第二梳型結構體；所述第一梳型結構體包括若干彼此平行的第一短導電線鏈；所述第二梳型結構體由第二導電線和彼此平行的若干第二短導電線鏈構成，所述第二短導電線鏈距離第一短導電線鏈較遠的一端與第二導電線直接相連；所述第一短導電線鏈與第二短導電線鏈間隔排列。較佳地，所述第二導電線位于第一導電層；所述第一短導電線鏈由分布在第一導電層和第二導電層的若干第一短導電線和穿過所述第一導電層和第二導電層之間的絕緣層的若干第一導電通孔構成，所述第一導電通孔的兩端分別連接一個第一短導電線。較佳地，所述第二導電線位于第一導電層；所述第二短導電線鏈由分布在第一導電層和第二導電層的若干第二短導電線和穿過所述第一導電層和第二導電層之間的絕緣層的若干第二導電通孔構成，所述第二導電通孔的兩端分別連接一個第二短導電線。較佳地，該裝置還包括位于第三導電層的第一導電線，以及穿過所述第一導電層和第三導電層之間的絕緣層的若干第三導電通孔，第三導電通孔的一端連接所述第一導電線，第三導電通孔的另一端連接所述第一短導電線鏈的距離第二短導電線鏈較遠的一端。較佳地，所述導電線的材料為銅、鋁或多晶硅。較佳地，所述導電通孔的材料為銅或鎢。較佳地，所述絕緣介質層的材料為氧化硅。本發(fā)明實施例還提出一種短路缺陷測試方法，包括如下步驟
將所述第二梳型結構體接地，采用掃描電子顯微鏡觀察該短路缺陷測試裝置，并調整合適的顯示圖像對比度；當?shù)诙嵝徒Y構體整體顯現(xiàn)高亮狀態(tài)，而第一梳型結構體整體處于黑暗狀態(tài)時， 判定無短路缺陷；當?shù)诙嵝徒Y構體整體顯現(xiàn)高亮狀態(tài)，而第一梳型結構體的至少一個第一短導電線鏈呈現(xiàn)高亮狀態(tài)，且第一屬性結構體的至少一個第一短導電線鏈呈現(xiàn)黑暗狀態(tài)時，則判定所述呈現(xiàn)高亮狀態(tài)的第一短導電線鏈和與該第一短導電線鏈相鄰的第二短導電線鏈之間的位置存在短路缺陷失效點。從以上技術方案可以看出，對短路缺陷測試裝置中的第一梳型結構體的結構進行改變，第一梳型結構體的各個梳齒彼此絕緣；進行PVC分析時，若出現(xiàn)短路缺陷失效點，第一梳型結構體的所有梳齒中，只有距離失效點最近的那一個梳齒會處于高亮狀態(tài)，而其他各個梳齒仍然處于黑暗狀態(tài)，這樣就可以很容易確定失效點的位置。


圖1為現(xiàn)有技術中一種短路缺陷測試裝置示意圖；圖2為本發(fā)明實施例提出的短路缺陷測試裝置示意圖；圖3為正常情況下本發(fā)明實施例提出的短路缺陷測試裝置在進行失效性分析時的顯示效果示意圖；圖4為出現(xiàn)短路缺陷的情況下本發(fā)明實施例提出的短路缺陷測試裝置在進行失效性分析時的顯示效果示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例， 對本發(fā)明進一步詳細說明。圖2為本發(fā)明實施例提出的短路缺陷測試裝置示意圖。在晶片中自下而上有多個
導電層，分別稱為第1導電層、第2導電層、第3導電層......第N導電層，相鄰導電層之
間由絕緣介質層隔開。該短路缺陷測試裝置位于晶片中的第η導電層、第n+1導電層和第 n+2導電層，η和N均為自然數(shù)，且η彡Ν-2。圖2中示出了芯片中的第η導電層，位于第η 導電層之上的第n+1導電層，以及位于第n+1導電層之上的第n+2導電層。圖2中雪花點填充的矩形表示第n+2導電層，白色填充的矩形表示第n+1導電層，陰影填充的矩形表示第 η導電層，而黑色小矩形則表示用于連接相鄰導電層的導電通孔。短路缺陷測試裝置包括兩個梳型結構體，分別標記為梳型結構體C和梳型結構體D。其中，梳型結構體D的結構與圖 1所示的現(xiàn)有技術中的梳型結構體B —致。梳型結構體C由作為梳把的導電線201和作為梳齒的若干個鏈狀導電線組成。所述鏈狀導電線為沿同一直線方向排列的m個短導電線以及連接這些短導電線的m-1個導電通孔組成的“短導電線-導電通孔-短導電線鏈”，m為自然數(shù)。以圖2所示梳型結構體C最左側的梳齒為例，位于第n+1導電層的第一短導電線 203的一端與位于第n+2導電層的作為梳把的導電線201通過導電通孔202實現(xiàn)電連接， 第一短導電線203的另一端通過導電通孔204與位于第η導電層的第二短導電線205的一端實現(xiàn)電連接；第二短導電線205的另一端則通過導電通孔206與位于第n+1導電層的第三短導電線207實現(xiàn)電連接。以此類推，該梳齒的最末端是位于第η導電層的第m短導電線208。圖2中，m = 6。在其他實施例中，如果m為奇數(shù)，則梳齒最末端的短導電線位于第 n+1導電層。梳型結構體D的其他各個梳齒之間等間距相互平行，且具有上述最左側的梳齒相同的結構。梳型結構體C和梳型結構體D的梳把相互平行，梳齒相對間隔排列。采用圖2所示的短路缺陷測試裝置進行失效性分析時，首先去除該短路缺陷測試裝置所在晶片的第n+2導電層，這樣，梳型結構體C中作為梳把的導電線201就一同被除去，梳型結構體C的各個梳齒就彼此獨立，處于相互絕緣的狀態(tài)。然后將梳型結構體D接地， 使得梳型結構體D的梳把及梳齒的電位都保持在零電位。采用SEM觀察該測試結構。通過調整合適的顯示圖像對比度，在正常情況下，可以使得梳型結構體D的梳把及梳齒顯現(xiàn)高亮狀態(tài)，而梳型結構體C的各個梳齒均處于黑暗狀態(tài)，如圖3所示。如圖4所示，該短路缺陷測試裝置中出現(xiàn)失效點403，原屬于梳型結構體C的各個梳齒中，與失效點403距離最近的是梳齒401，而梳型結構體D的各個梳齒中，與失效點403 距離最近的是梳齒402。失效點403的存在，會導致梳齒402與梳齒401導通，則梳齒401 的電位與梳型結構體D相同，因此也會處于高亮狀態(tài)，而梳型結構體C的其他梳齒與梳齒 401相互絕緣，且與梳型結構體D也是相互絕緣，因此其他梳齒仍然保持黑暗狀態(tài)。測試人員在觀測到上述現(xiàn)象后，就可以很容易確定失效點的位置就在原屬于梳型結構體C且變明亮的梳齒401附近。從以上敘述可見，本發(fā)明提供了一種短路缺陷測試裝置，包括第一梳型結構體和第二梳型結構體；所述第一梳型結構體由若干彼此平行的第一短導電線鏈構成；所述第二梳型結構體由位于第一導電層的第二導電線和與第二導電線垂直、且彼此平行的若干第二短導電線鏈構成，所述第二短導電線鏈距離第一短導電線鏈較遠的一端與第二導電線直接相連；所述第一短導電線鏈與第二短導電線鏈間隔排列。其中，所述第一短導電線鏈由分布在第一導電層和第二導電層的若干第一短導電線和穿過所述第一導電層和第二導電層之間的絕緣層的若干第一導電通孔構成，所述第一導電通孔的兩端分別連接一個第一短導電線。其中，所述第二短導電線鏈由分布在第一導電層和第二導電層的若干第二短導電線和穿過所述第一導電層和第二導電層之間的絕緣層的若干第二導電通孔構成，所述第二導電通孔的兩端分別連接一個第二短導電線。較佳地，該裝置還包括位于第三導電層的第一導電線，以及穿過所述第一導電層和第三導電層之間的絕緣層的若干第三導電通孔，第三導電通孔的一端連接所述第一導電線，第三導電通孔的另一端連接所述第一短導電線鏈的距離第二短導電線鏈較遠的一端?；谏鲜龆搪啡毕轀y試裝置的短路缺陷測試方法包括如下步驟將所述第二梳型結構體接地，采用掃描電子顯微鏡觀察該短路缺陷測試裝置，并調整合適的顯示圖像對比度；當?shù)诙嵝徒Y構體整體顯現(xiàn)高亮狀態(tài)，而第一梳型結構體整體處于黑暗狀態(tài)時， 判定無短路缺陷；當?shù)诙嵝徒Y構體整體顯現(xiàn)高亮狀態(tài)，而第一梳型結構體的至少一個第一短導電線鏈呈現(xiàn)高亮狀態(tài)，且第一屬性結構體的至少一個第一短導電線鏈呈現(xiàn)黑暗狀態(tài)時，則判定所述呈現(xiàn)高亮狀態(tài)的第一短導電線鏈和與該第一短導電線鏈相鄰的第二短導電線鏈之間的位置存在短路缺陷失效點。
在以上實施例中，各層導電線的材料可以是銅、鋁或者多晶硅。導電通孔的材料為銅或者鎢。而相鄰導電層之間的絕緣介質層的材料為氧化硅。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內。
權利要求
1.一種短路缺陷測試裝置，包括第一梳型結構體和第二梳型結構體；所述第一梳型結構體包括若干彼此平行的第一短導電線鏈；所述第二梳型結構體由第二導電線和彼此平行的若干第二短導電線鏈構成，所述第二短導電線鏈距離第一短導電線鏈較遠的一端與第二導電線直接相連；所述第一短導電線鏈與第二短導電線鏈間隔排列。
2.根據(jù)權利要求1所述的短路缺陷測試裝置，其特征在于，所述第二導電線位于第一導電層；所述第一短導電線鏈由分布在第一導電層和第二導電層的若干第一短導電線和穿過所述第一導電層和第二導電層之間的絕緣層的若干第一導電通孔構成，所述第一導電通孔的兩端分別連接一個第一短導電線。
3.根據(jù)權利要求1所述的短路缺陷測試裝置，其特征在于，所述第二導電線位于第一導電層；所述第二短導電線鏈由分布在第一導電層和第二導電層的若干第二短導電線和穿過所述第一導電層和第二導電層之間的絕緣層的若干第二導電通孔構成，所述第二導電通孔的兩端分別連接一個第二短導電線。
4.根據(jù)權利要求2或3所述的短路缺陷測試裝置，其特征在于，該裝置還包括位于第三導電層的第一導電線，以及穿過所述第一導電層和第三導電層之間的絕緣層的若干第三導電通孔，第三導電通孔的一端連接所述第一導電線，第三導電通孔的另一端連接所述第一短導電線鏈的距離第二短導電線鏈較遠的一端。
5.根據(jù)權利要求1所述的短路缺陷測試裝置，其特征在于，所述導電線的材料為銅、鋁或多晶硅。
6.根據(jù)權利要求2或3所述的短路缺陷測試裝置，其特征在于，所述導電通孔的材料為銅或鎢。
7.根據(jù)權利要求2或3所述的短路缺陷測試裝置，其特征在于，所述絕緣介質層的材料為氧化硅。
8.一種短路缺陷測試方法，包括如下步驟將所述第二梳型結構體接地，采用掃描電子顯微鏡觀察該短路缺陷測試裝置，并調整合適的顯示圖像對比度；當?shù)诙嵝徒Y構體整體顯現(xiàn)高亮狀態(tài)，而第一梳型結構體整體處于黑暗狀態(tài)時，判定無短路缺陷；當?shù)诙嵝徒Y構體整體顯現(xiàn)高亮狀態(tài)，而第一梳型結構體的至少一個第一短導電線鏈呈現(xiàn)高亮狀態(tài)，且第一屬性結構體的至少一個第一短導電線鏈呈現(xiàn)黑暗狀態(tài)時， 則判定所述呈現(xiàn)高亮狀態(tài)的第一短導電線鏈和與該第一短導電線鏈相鄰的第二短導電線鏈之間的位置存在短路缺陷失效點。
全文摘要
本發(fā)明提供了一種短路缺陷測試裝置，包括第一梳型結構體和第二梳型結構體；所述第一梳型結構體由若干彼此平行的第一短導電線鏈構成；所述第二梳型結構體由第二導電線和與第二導電線垂直、且彼此平行的若干第二短導電線鏈構成，所述第二短導電線鏈距離第一短導電線鏈較遠的一端與第二導電線直接相連；所述第一短導電線鏈與第二短導電線鏈間隔排列。本發(fā)明還提供了一種短路缺陷測試方法。本發(fā)明方案能夠通過被動電壓對比分析即可較為準確地定位短路缺陷失效點位置。
文檔編號H01L23/544GK102412232SQ201010292550
公開日2012年4月11日 申請日期2010年9月17日 優(yōu)先權日2010年9月17日
發(fā)明者務林鳳, 梁山安, 郭強 申請人:中芯國際集成電路制造(上海)有限公司