專利名稱：一種靜電放電防護器件的制作方法
技術領域：
本發(fā)明涉及集成電路技術領域，尤其涉及一種靜電放電防護器件。
技術背景
自然界的靜電放電(ESD)現象對集成電路的可靠性構成嚴重的威脅。在工業(yè)界， 集成電路產品的失效30%都是由于遭受靜電放電現象所引起的，而且越來越小的工藝尺 寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的幾率大大增加。因此，改善集成電 路靜電放電防護的可靠性對提高產品的成品率具有不可忽視的作用。
靜電放電現象的模式通常分為四種HBM(人體放電模式)，匪(機器放電模式)， CDM(組件充電放電模式)以及電場感應模式(FIM)。而最常見也是工業(yè)界產品必須通過的 兩種靜電放電模式是HBM和MM。當發(fā)生靜電放電時，電荷通常從芯片的一只引腳流入而從 另一只引腳流出，此時靜電電荷產生的電流通常高達幾個安培，在電荷輸入引腳產生的電 壓高達幾伏甚至幾十伏。如果較大的ESD電流流入內部芯片則會造成內部芯片的損壞，同 時，在輸入引腳產生的高壓也會造成內部器件發(fā)生柵氧擊穿現象，從而導致電路失效。因 此，為了防止內部芯片遭受ESD損傷，對芯片的每個引腳都要進行有效的ESD防護，對ESD 電流進行泄放。
在ESD防護的發(fā)展過程中，二極管、GGNMOS (柵接地的N型場效應晶體管)、SCR(可 控硅)等器件通常被作為ESD防護單元。
常用的GGNMOS如圖1所示，P型襯底上是P阱，P阱上有兩個注入區(qū)，分別是N+ 注入區(qū)和P+注入區(qū)。其中P+注入區(qū)設置在外側兩端，N+注入區(qū)作為源漏極設置在多晶 硅柵和柵氧的兩端；P+和N+注入區(qū)之間使用淺壕溝隔離(STI)。NMOS的漏極接電學陽極 (AnOde)，NM0S源極N+注入區(qū)，柵極，P+注入區(qū)接電學陰極(Cathode)。圖2是和該GGNMOS 結構相對應的電原理圖。
在集成電路的正常工作狀態(tài)下，靜電放電保護器件是處于關閉的狀態(tài)，不會影響 輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產生瞬間的高電壓的時候，這個器 件會開啟導通，迅速的排放掉靜電電流。但是普通GGNMOS由于尺寸較大，需要叉指較多，在 瞬態(tài)ESD脈沖下各個叉指導通不均勻，魯棒性較差，ESD防護效果受到較大影響。發(fā)明內容
本發(fā)明提供了一種靜電放電防護器件，該器件魯棒性好，抗ESD能力強，占用版圖 面積小，并且根據耐ESD等級可以調整器件尺寸。
一種靜電放電防護器件，包括P型襯底，所述的P型襯底上設有P阱，P阱上設有 從內向外同心環(huán)列的圓形或環(huán)形的第一 N+注入區(qū)、第二 N+注入區(qū)、第一 P+注入區(qū)、第三N+ 注入區(qū)、第四N+注入區(qū)、第五N+注入區(qū)、第二 P+注入區(qū)、第六N+注入區(qū)以及第三P+注入 區(qū)；
第二 N+注入區(qū)、第一 P+注入區(qū)和第三N+注入區(qū)依次緊挨，第五N+注入區(qū)、第二P+注入區(qū)和第六N+注入區(qū)依次緊挨，第六N+注入區(qū)和第三P+注入區(qū)通過淺壕溝隔離；
第一 N+注入區(qū)和第二 N+注入區(qū)之間、第三N+注入區(qū)和第四N+注入區(qū)之間以及第 四N+注入區(qū)和第五N+注入區(qū)之間的P阱表面覆有從下至上依次層疊的柵氧和多晶硅柵。
本發(fā)明還提供上述靜電放電器件在集成電路ESD防護中的應用，包括
將第三P+注入區(qū)、第四N+注入區(qū)以及所有的多晶硅柵連接電學陰極，第六N+注 入區(qū)、第五N+注入區(qū)、第三N+注入區(qū)以及第二 N+注入區(qū)連接電學陽極，第一 P+注入區(qū)、第 二 P+注入區(qū)和第一 N+注入區(qū)相互連接。
其中兩個用P+注入區(qū)間隔N+注入區(qū)以及它們之間的層疊柵氧和多晶硅柵構成一 個環(huán)形叉指，因此上述結構相當于設置了 3個環(huán)形叉指，其中第一 N+注入區(qū)、第四N+注入 區(qū)相當于NMOS管的源極，第二 N+注入區(qū)、第三N+注入區(qū)、第五N+注入區(qū)相當于NMOS管的 漏極，多晶硅柵為柵極。
相對于傳統(tǒng)的GGMOS管，本發(fā)明ESD防護器件利用襯底觸發(fā)環(huán)形柵NMOS管，能有 效改善多叉指GGNMOS的導通均勻性，具有面積小，電流均勻的優(yōu)點。
圖1為現有GGNMOS管的剖面圖2為圖所示GGNMOS管的等效電路原理圖3為本發(fā)明靜電放電防護器件的剖面圖4為圖3所示靜電放電防護器件的俯視圖5為圖3所示靜電放電防護器件的等效電路原理圖。
具體實施方式
如圖3和圖4所示，一種靜電放電防護器件，包括P型襯底31，P型襯底31上設有 P阱32，P阱32上同心環(huán)列的內向外同心環(huán)列的圓形或環(huán)形的第一 N+注入區(qū)45、第二 N+ 注入區(qū)43、第一 P+注入區(qū)42、第三N+注入區(qū)41、第四N+注入區(qū)39、第五N+注入區(qū)37、第 二 P+注入區(qū)36、第六N+注入區(qū)；35以及第三P+注入區(qū)33。
第二 N+注入區(qū)43、第一 P+注入區(qū)42和第三N+注入區(qū)41依次緊挨，第五N+注入 區(qū)37、第二 P+注入區(qū)36和第六N+注入區(qū)35依次緊挨，第六N+注入區(qū)35和第三P+注入 區(qū)33通過淺壕溝34隔離。
第一 N+注入區(qū)45和第二 N+注入區(qū)43之間相互隔開，它們之間的P阱32表面覆 有從下至上依次層疊的柵氧44b和多晶硅柵44a ；第三N+注入區(qū)41和第四N+注入區(qū)39之 間相互隔開，它們之間的P阱32表面覆有從下至上依次層疊的柵氧40b和多晶硅柵40a ； 第四N+注入區(qū)39和第五N+注入區(qū)37相互隔開，它們之間的P阱32表面覆有從下至上依 次層疊的柵氧38b和多晶硅柵38a。
兩個相互隔開的N+注入區(qū)以及它們之間P的柵氧和多晶硅柵與與P阱構成NMOS 管，因此上述結構相當于三個環(huán)形柵NMOS管(即三個環(huán)形叉指結構)，其中第一 N+注入區(qū) 45、第四N+注入區(qū)39相當于NMOS管的源極，第二 N+注入區(qū)43、第三N+注入區(qū)41、第五N+ 注入區(qū)37相當于NMOS管的漏極，多晶硅柵為柵極。
應用時，該器件的第三P+注入區(qū)33、第四N+注入區(qū)39與所有多晶硅柵38a、40a、44a連接電學陰極，第二 P+注入區(qū)36、第一 P+注入區(qū)42和第一 N+注入區(qū)45互相連接在 一起，第六N+注入區(qū)35、第五N+注入區(qū)37、第三N+注入區(qū)41、第二 N+注入區(qū)43連接電學 陽極。
如圖5所示，由第一 N+注入區(qū)45、第二 N+注入區(qū)43、多晶硅柵4 和柵氧44b等 效構成NMOS場效應晶體管Ml ；由第四N+注入區(qū)39、第三N+注入區(qū)41、多晶硅柵40a和柵 氧40b等效構成NMOS場效應晶體管M2 ；由第五N+注入區(qū)37、第四N+注入區(qū)39、多晶硅柵 38a和柵氧38b等效構成NMOS場效應晶體管M3。
當陽極出現ESD信號時，連接陽極的N+注入區(qū)與P阱反向PN結發(fā)生雪崩擊穿，由 于最外層P+注入區(qū)將P阱連接到陰極，雪崩電流流過P阱串聯電阻會產生壓降。因此，環(huán) 形中心的NMOS場效應晶體管Ml溝道下方P阱區(qū)域電勢比外環(huán)區(qū)域的P阱電勢要高，當這 個壓降大于NMOS場效應晶體管Ml內部寄生NPN三極管的開啟電壓，NMOS場效應晶體管Ml 的NPN寄生三極管最先開啟，通過外層NMOS場效應晶體管M2、NMOS場效應晶體管M3漏極 中間的P+注入區(qū)提供襯底觸發(fā)電流注入，外環(huán)的NMOS場效應晶體管M2、NMOS場效應晶體 管M3的寄生NPN三極管的基區(qū)被NMOS場效應晶體管Ml注入電流，從而輔助外環(huán)NMOS場 效應晶體管M2、NMOS場效應晶體管M3的NPN寄生三級管開啟，開始泄放ESD電流，同時將 電學陰陽極兩端電壓鉗制在較低電位。
權利要求
1. 一種靜電放電防護器件，包括P型襯底，所述的P型襯底上設有P阱，其特征在于p 阱上設有從內向外同心環(huán)列的圓形或環(huán)形的第一 N+注入區(qū)、第二 N+注入區(qū)、第一 P+注入 區(qū)、第三N+注入區(qū)、第四N+注入區(qū)、第五N+注入區(qū)、第二 P+注入區(qū)、第六N+注入區(qū)以及第 三P+注入區(qū)；第二 N+注入區(qū)、第一 P+注入區(qū)和第三N+注入區(qū)依次緊挨，第五N+注入區(qū)、第二 P+注 入區(qū)和第六N+注入區(qū)依次緊挨，第六N+注入區(qū)和第三P+注入區(qū)通過淺壕溝隔離；第一 N+注入區(qū)和第二 N+注入區(qū)之間、第三N+注入區(qū)和第四N+注入區(qū)之間以及第四 N+注入區(qū)和第五N+注入區(qū)之間的P阱表面覆有從下至上依次層疊的柵氧和多晶硅柵。
全文摘要
本發(fā)明公開了一種靜電放電防護器件，包括P型襯底，所述的P型襯底上設有P阱，P阱上設有從內向外同心環(huán)列的圓形或環(huán)形的第一N+注入區(qū)、第二N+注入區(qū)、第一P+注入區(qū)、第三N+注入區(qū)、第四N+注入區(qū)、第五N+注入區(qū)、第二P+注入區(qū)、第六N+注入區(qū)以及第三P+注入區(qū)；第二N+注入區(qū)、第一P+注入區(qū)和第三N+注入區(qū)依次緊挨，第五N+注入區(qū)、第二P+注入區(qū)和第六N+注入區(qū)依次緊挨，第六N+注入區(qū)和第三P+注入區(qū)通過淺壕溝隔離；第一N+注入區(qū)和第二N+注入區(qū)之間、第三N+注入區(qū)和第四N+注入區(qū)之間以及第四N+注入區(qū)和第五N+注入區(qū)之間的P阱表面覆有從下至上依次層疊的柵氧和多晶硅柵。本發(fā)明ESD防護器件利用襯底觸發(fā)環(huán)形柵NMOS管，能有效改善多叉指GGNMOS的導通均勻性，具有面積小，電流均勻的優(yōu)點。
文檔編號H01L27/02GK102034814SQ20101052261
公開日2011年4月27日 申請日期2010年10月28日 優(yōu)先權日2010年10月28日
發(fā)明者吳健, 宋波, 李明亮, 苗萌, 董樹榮, 鄭劍鋒, 韓雁, 馬飛 申請人:浙江大學