專利名稱：集成存儲器陣列及形成存儲器陣列的方法
技術領域：
本發(fā)明涉及集成存儲器陣列及形成存儲器陣列的方法。
背景技術：
集成電路是已跨越半導體材料制造的小型電子電路。存儲器存儲是可由集成電路實現(xiàn)的功能類型中的一者。存儲器存儲通常利用大的等同組件陣列。
集成存儲器的制作的持續(xù)目標是增加存儲器組件的集成水平，且因此增加可跨越給定量的半導體底材面積(real estate)提供的存儲器的量。此可使得能夠跨越小芯片提供大量存儲器，此在眾多應用(例如，消費型電子器件)中可為有價值的。
減小現(xiàn)有存儲器陣列的規(guī)模正變得日益困難，且因此將期望開發(fā)用于存儲器陣列的新布置。將進一步期望此些新布置將適合于借助現(xiàn)有技術制作。發(fā)明內(nèi)容


圖1及2分別是集成存儲器陣列的實例性實施例的圖解三維視圖及圖解橫截面?zhèn)纫晥D。
圖3是在形成存儲器陣列的實例性實施例方法的一處理階段所展示的構造的圖解橫截面?zhèn)纫晥D。
圖4是在繼圖3的處理階段之后的處理階段所展示的圖3的構造的圖解橫截面?zhèn)纫晥D。
圖5是在圖4的處理階段所展示的圖4的構造的一部分(具體來說，圖4中標示為“5”的部分)的圖解三維視圖。
圖6到15是在形成存儲器陣列的實例性實施例方法的連續(xù)處理階段所展示的圖 5的部分的圖解三維視圖，其中圖6的處理階段跟在圖5的處理階段之后。
圖16是在圖15的圖解說明中被擋住的圖15的結構中的數(shù)種結構的圖解三維視圖。
圖17到19是在形成存儲器陣列的實例性實施例方法的連續(xù)處理階段所展示的圖 5的部分的圖解三維視圖，其中圖17的處理階段跟在圖15的處理階段之后。
圖20是沿著圖19的線20-20的圖解橫截面?zhèn)纫晥D。
圖21是在繼圖19的處理階段之后的處理階段所展示的。
圖22是沿著圖21的線22-22的圖解橫截面?zhèn)纫晥D。
圖23是在繼圖21的處理階段之后的處理階段所展示的。`
圖24是沿著圖23的線24-24的圖解橫截面?zhèn)纫晥D。
圖25是在繼圖23的處理階段之后的處理階段所展示的圖5的部分的圖解三維視 圖。圖26是沿著圖25的線26-26的圖解橫截面?zhèn)纫晥D。圖27是在繼圖25的處理階段之后的處理階段所展示的圖5的部分的圖解三維視 圖。圖28是沿著圖27的線28-28的圖解橫截面?zhèn)纫晥D。圖29是在圖27的處理階段形成的集成存儲器陣列的各種導電結構的圖解三維視 圖。圖30是根據(jù)用于編程存儲器單元陣列內(nèi)的存儲器單元的實例性實施例方法在繼 圖28的處理階段之后的處理階段所展示的圖28的構造的圖解橫截面?zhèn)纫晥D。圖31是計算機實施例的圖解視圖。圖32是展示圖31計算機實施例的母板的特定特征的框圖。圖33是電子系統(tǒng)實施例的高級框圖。圖34是存儲器裝置實施例的簡化框圖。
具體實施例方式—些實施例涉及適于并入到集成電路中的新垂直存儲器設計，且涉及形成垂直存 儲器的方法。所述垂直存儲器可使得能夠?qū)崿F(xiàn)比可借助常規(guī)平面存儲器實現(xiàn)的集成水平更 高的集成水平，且可適于借助現(xiàn)有技術制作以使得其可以相對低成本制作。在一些實施例 中，垂直存儲器利用與半導體材料導線門控連接的場效應晶體管(FET)切換裝置，且利用 形成于所述導線的端處的數(shù)據(jù)存儲結構。所述導線及數(shù)據(jù)存儲結構由存儲器單位單元共同 構成，且可垂直堆疊此些存儲器單位單元以跨越半導體底材面積的給定區(qū)形成高密度的存 儲器單位單元。在一些實施例中，個別存儲器單位單元可具有對應于小于或等于25納米的 特征大小。參考圖I到30描述集成存儲器陣列的實例性實施例及形成集成存儲器陣列的實 例性方法。圖I及2展示包括實例性存儲器陣列的構造10的一部分。所述構造以三維視圖 展示于圖I中。用于圖I的坐標系統(tǒng)的三個主軸展示于所述圖的左上角中。所述坐標系統(tǒng) 具有對應于“X”軸的第一水平軸3、對應于“Y”軸的第二水平軸5及對應于“Z”軸的垂直軸 7。三個主軸3、5及7彼此正交。構造10包含多個垂直間隔開的水平延伸層12、14、16及18。此些層包括導電線20 及22，其中所述導電線沿著軸5的水平方向延伸。在一些實施例中，此些線可稱為“主要” 沿著軸5的方向延伸以指示沿著此軸的線的線性可存在較小變化。 導電線20及22可包括任何適合的組合物或若干組合物的組合。在一些實施例中， 線20可包括一種或一種以上金屬及/或一種或一種以上含金屬化合物、基本上由一種或一 種以上金屬及/或一種或一種以上含金屬化合物組成或者由一種或一種以上金屬及/或一 種或一種以上含金屬化合物組成。舉例來說，線20可包括金屬硅化物(例如，硅化鎢、硅化 鉭、硅化鈦、硅化鈷、硅化鎳等等)、基本上由金屬硅化物(例如，硅化鎢、硅化鉭、硅化鈦、硅 化鈷、硅化鎳等等)組成或者由金屬硅化物(例如，硅化鎢、硅化鉭、硅化鈦、硅化鈷、硅化鎳等等)組成。在此些實施例中，線22可包括經(jīng)導電摻雜的半導體材料，例如，經(jīng)導電摻雜的硅。
雖然展示導電層12、14、16及18包括兩個鄰近的不同導電材料線20及22，但在其它實施例中，所述層可包括僅單個導電材料線，且在又一些實施例中，所述層可包括兩個以上導電材料線。
構造10還包含接合到層12、14、16及18且沿著軸3的方向水平延伸的多個導線 24到39。在一些實施例中，所述導線可稱為“主要”沿著軸3的方向延伸以指示沿著此軸的線的線性可存在較小變化。
導線24到39包括半導體材料，例如，硅與鍺中的一者或兩者。所述導線具有接合到所述層的第一端40 (僅針對導線24標示)，且具有與所述第一端成相對關系的第二端 42 (僅針對導線24標示)。
導線24到39被布置成二維陣列，其中此陣列的維度中的一者是沿著水平軸5，且所述陣列的維度中的另一者是沿著垂直軸7。所述二維陣列可視為包括沿著水平軸5的行， 且視為包括沿著垂直軸7的列。
層12、14、16及18互連沿著所述陣列的行的導線(例如，層18互連沿著所述陣列的一行的導線24到27)。
圖2展示沿著正交于圖1的軸3的平面(具體來說，沿著平行于圖1的軸5的平面)的橫截面，且展示導線24到39沿著此橫截面是正方形形狀。在其它實施例中，所述導線可沿著圖2的橫截面具有其它形狀，包含(例如)圓形、卵形、橢圓形、矩形等等。
柵極電介質(zhì)46 (在圖1中僅標示其中的一些，但在圖2中標示全部)是沿著導線 24到39的外邊緣。在所展示的實施例中，所述導線具有正方形橫截面形狀，且所述柵極電介質(zhì)是沿著此正方形形狀的相對側壁形成。因此，所述柵極電介質(zhì)僅部分地環(huán)繞個別導線。 在其它實施例中，所述柵極電介質(zhì)可完全環(huán)繞個別導線。
柵極電介質(zhì)46可包括任何適合的組合物或若干組合物的組合，且在一些實施例中可包括二氧化硅、基本上由二氧化硅組成或由二氧化硅組成。所述柵極電介質(zhì)可為同質(zhì)的，如圖所展示，或可包括多種不同材料。
圍繞導線24到39提供導電柵極材料48。在所展示的實施例中，柵極材料48形成主要沿垂直方向(即，主要沿著軸7)延伸的柵極結構50。展示柵極材料48接觸導線24 到39中的每一者的兩個相對側上的柵極電介質(zhì)46。在其它實施例中，柵極電介質(zhì)46可完全環(huán)繞個別導線，且柵極材料48也可完全環(huán)繞個別導線。
雖然展示所述柵極結構包括單種同質(zhì)材料48，但在其它實施例中，所述柵極結構可包括兩種或兩種以上不同材料。柵極結構50的各種材料可包括任何適合的組合物或若干組合物的組合。在一些實施例中，此些材料可包括各種金屬(例如，鈦、鎢、鈷、鎳等等)、 含金屬組合物(例如，金屬氮化物、金屬硅化物等等)及經(jīng)導電摻雜的半導體材料(例如， 經(jīng)導電摻雜的硅、經(jīng)導電`摻雜的鍺等等)中的一者或一者以上。
導線24到39可視為具有位于第一端40與第二端42之間的中間區(qū)44 (圖2，且僅針對導線24標示)。在圖1中未標示所述中間區(qū)，這是因為此些區(qū)被柵極結構50擋住。
存儲器單元結構52 (圖1)形成于導線24到39的端處。所述存儲器單元結構可替代地稱為數(shù)據(jù)存儲結構，且可為適于將數(shù)據(jù)存儲于存儲器單元中的任何結構。雖然展示所述柵極結構為同質(zhì)的，但在一些實施例中，所述柵極結構可包括多種不同材料。
在一些實施例中，存儲器單元結構52可對應于單次可編程結構、電阻RAM( BP, 在切換之后即刻改變電阻的存儲器；包含相變存儲器、氧化物RAM等等)、多次可編程裝置等等。在一些實施例中，所述存儲器單元結構可為反熔絲結構；例如，將吉格士 D.特里維第(Jigish D. Trivedi)列為發(fā)明人且將美光科技公司(Micron Technology, Inc.)列為受讓人的第7，210，224號美國專利中所描述類型的結構。在一些實施例中，所述存儲器單元結構可對應于MRAM結構；例如，將約珥A.德魯斯(Joel A. Drewes)列為發(fā)明人且將美光科技公司列為受讓人的第7，214，547號美國專利中所描述類型的結構。在一些實施例中，所述存儲器單元結構可為相變存儲器結構；例如，分別將克里斯蒂A.坎貝爾(Kristy A. Campbell)及劉軍(Jun Liu)列為發(fā)明人且將美光科技公司列為受讓人的第7，332，735 號及第7，511，984號美國專利中所描述類型的結構。
如果存儲器單元結構52對應于反熔絲結構，那么其可含有位于一對電極之間的薄電介質(zhì)材料層。在操作中，可使足夠電壓通過以擊穿電介質(zhì)且借此致使所述電極彼此電接觸?？赏ㄟ^所述結構是已熔斷反熔絲還是未熔斷的反熔絲來指定存儲器單元結構的編程狀態(tài)。展示存儲器單元結構52為同質(zhì)的，且在一些實施例中，其可對應于反熔絲結構的薄電介質(zhì)。在其它實施例中，所述存儲器單元結構可不為同質(zhì)的，而是可包括其之間具有薄電介質(zhì)材料層的一對導電電極。
如果存儲器單元結構52對應于MRAM結構，那么所述存儲器單元結構可包括一對磁性材料及位于所述磁性材料之間的非磁性材料。在操作中，可相對于所述磁性材料中的一者中的磁矩的定向比較所述磁性材料中的另一者中的磁矩的定向以確定所述存儲器單元結構的編程狀態(tài)。
如果存儲器單元結構52對應于相變存儲器結構，那么所述存儲器單元結構可包括相變材料，例如，各種硫?qū)倩衔铩?br> 將多個單元串配置為垂直延伸電互連件(具體來說，垂直延伸桿)54、56、58及 60 (圖1)，其沿著導線的列延伸(例如，桿54沿著包括導線24、28、32及36的一列延伸) 且經(jīng)由存儲器單元結構52電連接到所述導線。桿54、56、58及60可包括任何適合的導電材料或若干材料的組合，且可(例如)包括各種金屬(例如，鈦、鎢、鈷、鎳等等)、含金屬組合物(例如，金屬氮化物、金屬硅化物等等)及經(jīng)導電摻雜的半導體材料(例如，經(jīng)導電摻雜的硅、經(jīng)導電摻雜的鍺等等)中的一者或一者以上。桿54、56、58及60以幻影圖展示于圖1中使得其它結構經(jīng)由所述桿可見。
展示層12、14、16及18分別電連接到電路61到64 ;展示柵極結構50電連接到電路65 ;且展示垂直桿54、56、58及60分別電連接到電路66到69。電路的大部分是用方框圖解說明，且應理解，所述電路可為任何適合的電路。所述電路可接近構造10的各種結構提供于任何適合的位置中。舉例來說，所述電路中的至少一些部分可位于所述構造下方，所述電路中的至少一些部分可橫向鄰近所述構造，及/或所述電路中的至少一些部分可位于所述構造上方。所述電路對應于用于從構造10的存儲器陣列讀取及/或?qū)懭氲倪壿嫾安季€。針對電路69展示實例性電路。此實例性電路包含具有柵極72以及源極/漏極區(qū) 74及76的晶體管70。所述柵極電連接到行線78，所述源極/漏極區(qū)中的一者電連接到桿60，且所述源極/漏極區(qū)中的另一者連接到位線80。
導線24到39可經(jīng)摻雜使得此些導線結合柵極結構50形成多個晶體管裝置。具體來說，所述導線的中間區(qū)44可經(jīng)摻雜以對應于所述晶體管裝置的溝道區(qū)，且所述導線的端40及42可經(jīng)摻雜以對應于所述晶體管裝置的源極/漏極區(qū)。在操作中，通過柵極結構 50的電流可用于經(jīng)由所述導線的中間部分中的溝道區(qū)將所述導線的端處的源極/漏極區(qū)彼此門控耦合?？衫酶鞣N電路61到69在使電流通過柵極結構50時唯一地尋址個別存儲器單元結構52。舉例來說，電路61在導線24的端處電連接到存儲器單元結構52，且電路66經(jīng)由垂直桿54電連接到相同存儲器單元結構。因此，可共同利用電路61及66來編程此存儲器單元結構及/或讀取此存儲器單元結構的經(jīng)編程狀態(tài)。如果所述存儲器單元結構為反熔絲裝置，那么所述編程可包括在電路61與電路66之間提供足夠電壓差以熔斷反熔絲；且后續(xù)讀取可包括斷定流過存儲器結構的電流是對應于已熔斷反熔絲裝置還是對應于未熔斷反熔絲裝置。
雖然展示構造10具有位于垂直間隔開的層12、14、16及18之間、位于鄰近導線之間及位于鄰近垂直桿54、56、58及60之間的間隙；但可在此些間隙中提供任何適合的電介質(zhì)材料以將各種電組件彼此電隔離。
構造10可形成為由半導體襯底支撐的集成電路，且可利用任何適合的制作工藝形成。參考圖3到30描述實例性工藝。參考圖3，半導體構造100分別包括第一材料102與第二材料104的交替層。所述材料由襯底101支撐。
襯底101可包括(例如)輕摻雜有本底P型摻雜劑的單晶硅、基本上由(例如) 輕摻雜有本底P型摻雜劑的單晶硅組成或者由輕摻雜有本底P型摻雜劑的單晶硅組成，且可稱為半導體襯底。術語“半導體襯底”意指包括半導電材料的任何構造，包含(但不限于)塊體半導電材料，例如半導電晶片(單獨地或在其上包括其它材料的組合件中)，及半導電材料層(單獨地或在包括其它材料的組合件中)。術語“襯底”意指任何支撐結構，包含(但不限于)半導體襯底。
將第二材料104最終圖案化成類似于圖1的導線24到39的導線。因此，第二材料 104包括半導體材料,且在一些實施例中可包括娃與鍺中的一者或兩者、基本上由娃與鍺中的一者或兩者組成或者由娃與鍺中的一者或兩者組成。
在一些實施例中，第一材料102可相對于第二材料104選擇性地移除。在此些實施例中，材料102及104兩者均可對應于半導體材料，但可在組成及/或摻雜上彼此不同。 舉例來說，材料102及104中的一者可包括硅而非鍺；而另一者包括鍺而非硅。作為另一實例，材料102及104中的一者可由硅組成，而另一者包括硅與鍺的組合、基本上由硅與鍺的組合組成或者由硅與鍺的組合組成。作為另一實例，材料102與104兩者可對應于經(jīng)摻雜的硅，但所述材料中的一者可經(jīng)P型摻雜且另一者可經(jīng)η型摻雜。
在所展示的實施例中，勢壘材料106提供于材料102與104之間。在其中材料102 與104之間的差別為摻雜劑類型及/或濃度的實施例中，所述勢壘材料可用于防止摻雜劑在層102與104之間散布。在其它實施例中，可省略所述勢壘材料。材料106可包括任何適合的組合物，且在一些實施例中，可為電絕緣材料。舉例來說，材料106可包括二氧化硅、基本上由二氧化硅組成或者由二氧化硅組成。
在一些實施例中，第一材料102為電絕緣材料。舉例來說,所述第一材料可包括二氧化硅、基本上由二氧化硅組成或者由二氧化硅組成。在此些實施例中可省略勢壘材料106，使得材料102與104直接抵靠在彼此上堆疊。在其中材料102為電絕緣材料的實施例中，材料102可視為以電絕緣薄片的形式提供于材料104的垂直堆疊板之間。交替的材料102與104可借助任何適合的處理形成于襯底101上方。舉例來說，所述交替的材料可通過外延生長從襯底101的表面上方形成；及/或可利用化學氣相沉積(CVD)及/或原子層沉積(ALD)沉積于襯底101的表面上方。在其中提供勢壘材料106的實施例中，此勢壘材料可利用任何適合的處理形成；包含(例如)CVD及ALD中的一者或兩者。在所展示的實施例中，材料102及104形成于延伸到襯底101中的溝槽內(nèi)。在其它實施例中，材料102及104可跨越襯底101的非溝槽化上表面形成，而非在溝槽內(nèi)形成。雖然展示襯底101為同質(zhì)的，但在一些實施例中，可存在在形成交替的材料102與104之前跨越襯底101或在襯底101內(nèi)形成的電路。舉例來說，圖1的電路61到69中的一些電路可在形成交替的材料102與104之前提供于襯底101上方或襯底101內(nèi)。參考圖4，相對于材料104選擇性地移除材料102及106 (圖3)以留下材料104的垂直間隔開的板108的堆疊。所述板通過間隙103而彼此間隔開?？赏ㄟ^形成延伸穿過材料102、104及106的開口(未展示)且接著在此些開口內(nèi)提供蝕刻劑來移除材料102及106 ;其中所述蝕刻劑相對于材料104而對材料102及106具選擇性。雖然展示已移除材料106，但在其它實施例中，可僅移除材料102 ;且因此材料104及106在圖4的處理階段可保留。材料102相對于材料104的選擇性移除可包括任何適合的處理。在一些實施例中，材料102包括鍺且材料104由 硅組成；且材料102的移除利用氫氟酸、硝酸、乙酸、過氧化氫、氫氧化銨、臭氧及HCl中的一者或一者以上。在一些實施例中，材料102包括經(jīng)P型摻雜的硅，且材料104包括經(jīng)η型摻雜的硅，且材料102的選擇性移除利用四甲基氫氧化銨。所展示的實施例具有四個垂直間隔開的板108。垂直間隔開的板的數(shù)目可經(jīng)選擇以沿著圖1中所展示類型的存儲器陣列的一列實現(xiàn)所要數(shù)目個導線，且因此可為大于4的數(shù)目。在溝槽內(nèi)形成交替材料的優(yōu)點是所述溝槽的側壁可輔助支撐垂直間隔開的板108。在所展示的實施例中，垂直間隔開的板108僅由所述溝槽的其中已形成所述板的側壁支撐。在其它實施例中，可在所述板之間提供間隔件(未展示)以支撐所述板。圖5與襯底101隔尚地展不對應于垂直間隔開的板108的圖4的一部分的三維視圖。圖5的三維視圖利用上文參考圖1所論述的相同坐標系統(tǒng)，且因此坐標軸3、5及7展示于圖5的左上角中。將與襯底101隔離地展示剩余的圖6到30以便簡化所述圖式，但應理解，圖6到30中所展示的各種結構將由半導體襯底101支撐。在其中材料102(圖3)包括電絕緣材料的實施例中，可省略圖4的處理，使得所述絕緣材料在后續(xù)處理步驟保留于垂直板之間。因此，在一些實施例中，圖5的結構將在如在所述圖中展示為間隙103的區(qū)內(nèi)包括絕緣材料102的薄片。參考圖6，在垂直堆疊的板108上方形成經(jīng)圖案化掩模110。掩模110包括通過間隙114彼此間隔開的多個特征112。特征112可由任何適合的材料形成；包含(例如)硬掩模材料(例如，金屬氮化物、氮化硅等等)。如果特征112包括硬掩模材料，那么可通過以下操作將此材料形成為所展示的圖案最初跨越頂板108的上表面形成所述材料的均勻?qū)樱唤又谒鲇惭谀２牧仙戏叫纬山?jīng)光刻圖案化的光致抗蝕劑，將圖案從所述光致抗蝕劑轉移到所述硬掩模材料中，且隨后移除所述光致抗蝕劑以留下所展示的構造。在其它實施例中，所述光致抗蝕劑可在圖6的處理階段保留于所述硬掩模材料上方。參考圖7，借助適合的蝕刻(例如，反應性離子蝕刻)使間隙114延伸穿過板108(圖6)。此將所述板細分成多個平面片116。在細分所述板之前，可在所述板之間及所述板下方各種位置處提供間隔件、柵格或其它支撐結構(未展示)以支撐各種平面片。在其中不移除圖3的材料102的實施例中(即，在上文參考圖3到5所論述的實施例中，其中材料102的絕緣材料薄片保留于展示為間隙103的位置中)，將使圖7的蝕刻進行穿過包括交替的材料102與104的堆疊。此蝕刻可視為將板108 (圖6)細分成若干平面片116，且視為將絕緣材料102 (圖3)細分成位于平面薄片之間的絕緣間隔件(所述絕緣間隔件將位于圖7中的間隙103 的位置中)。參考圖8，移除掩模110 (圖7)，且用新掩模118替換。掩模118包括通過間隙122彼此間隔開的多個特征120。間隙122比已由先前掩模110(圖6)界定的間隙114(圖6)寬。掩模118可由任何適合的材料或若干材料的組合形成；包含(例如)硬掩模材料與光致抗蝕劑中的一者或兩者。在提供掩模118后，經(jīng)由間隙122植入摻雜劑以沿著平面片116的半導體材料104的側壁形成植入?yún)^(qū)124。在一些實施例中，所述摻雜劑可為η型。在此些實施例中，植入?yún)^(qū)124可包括“η”摻雜劑含量或“η+”摻雜劑含量，且在任何情況下將為經(jīng)導電摻雜的區(qū)。在形成植入?yún)^(qū)124之后，可移除掩模118以留下圖9中所展示的構造。參考圖10，在平面片106之間形成絕緣材料126。絕緣材料126可包括任何適合的組合物，且在一些實施例中可包括二氧化硅、基本上由二氧化硅組成或由二氧化硅組成。絕緣材料126可借助任何適合的處理形成，包含(例如)CVD與ALD中的一者或兩者。在其中材料102 (圖3)為絕緣材料(例如，二氧化硅)且省略圖4的處理使得材料102在圖8的處理階段保留于平面片116之間(而非間隙103)的實施例中，所述平面片之間的絕緣材料可為材料102而非材料126。絕緣材料126在平面片116之間形成間隔件128，且還在最上平面片116上方形成間隔件128。沿著最低平面片116的底部也可存在絕緣材料，但此并未展示于圖10中。所展示的構造包括交替材料104與126的堆疊；或替代地視為包括交替平面片116與間隔件128的堆疊。在形成絕緣材料126之后，間隙114保留于平面片116之間。如果所述絕緣材料的形成填充或部分填充此些間隙，那么可進行額外掩蔽及蝕刻以重新建立所述間隙且形成圖10的構造。在形成絕緣材料126之后，使構造100經(jīng)受硅化條件以沿著經(jīng)摻雜區(qū)124的外邊緣形成硅化物130。硅化物130沿著半導體材料104的側壁邊緣形成導電層131，其中此些層類似于圖1中描述為層12、14、16及18的那些層。層131為線性的，且主要沿著圖中所展示的三維坐標系統(tǒng)的水平軸5延伸。硅化物130可包括任何適合的組合物，且可(例如)包括硅化鈷、硅化鎳、硅化鈦等等中的一者或一者以上、基本上由硅化鈷、硅化鎳、硅化鈦等等中的一者或一者以上組成或者由硅化鈷、硅化鎳、硅化鈦等等中的一者或一者以上組成。硅化反應為可用于沿著平面片116的側壁邊緣形成導電流道的許多方法中的一種。另一實例性方法是使此些側壁邊緣橫向凹入以在下伏間隔件128上方形成間隙，且接著用一種或一種以上導電材料(例如，各種金屬、含金屬組合物及經(jīng)導電摻雜的半導體材料中的一者或一者以上)填充此些間隙。參考圖11，在材料104/126的堆疊上方形成經(jīng)圖案化掩模132 (以虛線展示)，且使用所述掩模圖案化間隙114內(nèi)的填料以使得所述間隙被填充有絕緣材料134。絕緣材料134可具有任何適合的組合物，且在一些實施例中，可包括二氧化硅、基本上由二氧化硅組成或者由二氧化硅組成?？稍陂g隙114內(nèi)及掩模132上方沉積所述絕緣材料，且接著可使用化學機械拋光(CMP)或其它適合的處理從所述掩模上方移除所述絕緣材料。在后續(xù)處理中，可移除所述掩模以留下圖12的構造。此構造具有在材料104/126的堆疊的最上表面上面延伸的材料134的軌135。參考圖13，在經(jīng)堆疊材料104/126上方形成掩蔽材料136且將其圖案化成掩模。所述經(jīng)圖案化掩模具有沿著軌135延伸的段138，且具有正交于段138延伸的段140。在一些實施例中，段138及140可相對于彼此依序形成。掩蔽材料136可為硬掩模材料(例如，金屬氮化物、氮化硅等等)。可通過以下操作將材料136形成為所展示的圖案最初跨越經(jīng)堆疊材料104/126形成均勻硬掩模材料層；接著在所述硬掩模材料上方形成經(jīng)光刻圖案化的光致抗蝕劑，將圖案從所述光致抗蝕劑轉移到所述硬掩模材料中且隨后移除所述光致抗蝕劑以留下所展示的構造。在其它實施例中，所述光致抗蝕劑可在圖13的處理階段保留在所述硬掩模上方。參考圖14，經(jīng)圖案化材料136在向經(jīng)堆疊材料104/126中的蝕刻期間用作掩模。此蝕刻可為任何適合的蝕刻,例如,反應性離子蝕刻。蝕刻穿過平面片116(圖13)的材料104形成半導體材料104的線142，其中此些線正交于層131延伸；且具體來說沿著圖中所展示的三維坐標系統(tǒng)的軸3延伸。最終圖案化線142以形成類似于圖1中描述為導線24到39的那些導線的導線。參考圖15，移除掩蔽材料136 (圖14)，且用絕緣材料144覆蓋剩余結構。此絕緣材料可(例如)包括二氧化硅、基本上由二氧化硅組成或者由二氧化硅組成。在一些實施例中，在形成絕緣材料144之前可不移除掩蔽材料136中的至少一些材料。舉例來說，在一些實施例中，所述掩蔽材料的沿著軌134(圖14)的段138(圖14)在圖15的處理階段可保
&3甶O圖16與圖15的絕緣組件隔離地展示各種導電及半導電組件在圖15的處理階段的布置以輔助讀者看見在圖15的圖示中被擋住的各種結構的布局。參考圖17,在絕緣材料144上方形成掩蔽材料146(以幻影圖展示)。將所述掩蔽材料圖案化成多個特征148，所述特征通過間隙150而彼此間隔開。掩蔽材料146可包括任何適合的組合物；包含(例如)硬掩模組合物。

參考圖18，借助一個或一個以上適合的蝕刻使間隙150延伸穿過絕緣材料144，且接著移除掩蔽材料146 (圖17)。參考圖19及20，在間隙150 (圖18)內(nèi)及經(jīng)堆疊材料104/126上方形成柵極電介質(zhì)46(圖20)及柵極材料48。接著，可使所述柵極材料經(jīng)受平面化(例如，CMP)以形成延伸跨越材料48、134及144的所展示經(jīng)平面化表面151。柵極電介質(zhì)46及柵極材料48可等同于上文參考圖1及2所論述的柵極電介質(zhì)及柵極材料。雖然展示所述柵極電介質(zhì)為同質(zhì)的，但在其它實施例(未展示)中，所述柵極電介質(zhì)可包括兩種或兩種以上不同材料。此外，雖然僅展示一種柵極材料，但在其它實施例(未展示)中，可利用多種柵極材料。圖20展示由交替的材料104與126形成的線(此些線相對于圖20的橫截面圖延伸進出頁面)形成垂直延伸堆疊(其中一對此些堆疊展示于圖20中，且標示為堆疊145及147)。每一堆疊具有一對相對側壁(堆疊145的相對側壁標不為141及143)。柵極電介質(zhì)46沿著且直接抵靠在此些側壁的絕緣材料126及半導體材料104上延伸；且柵極材料48沿著所述側壁延伸，并通過所述柵極電介質(zhì)而與所述側壁間隔開。參考圖21及22，在經(jīng)平面化表面151上方形成經(jīng)圖案化掩蔽材料152。所述經(jīng)圖案化掩蔽材料具有從中延伸的開口 154到159。所述經(jīng)圖案化掩蔽材料可包括硬掩模組合物，且可利用類似于上文參考圖6針對圖案化掩模110的材料所論述的處理的處理來圖案化。在蝕刻穿過材料104、126及144期間利用所述經(jīng)圖案化掩蔽材料。此些蝕刻使開口154到159延伸穿過材料104、126及144，如圖22中所展示。一旦所述開口 154到159穿透半導體材料104的各種線，就將所述線分拆成若干段；其中每一段對應于一導線160。導線160類似于上文參考圖1及2所論述的導線24到39。導線160中的每一者具有接合到包括硅化物130的層的第一端及與所述第一端成相對關系的第二端。所述導線的第二端沿著開口 154到159。導線160的第一端中的一些第一端在圖22的剖面圖中標示為161，且導線160的第二端中的一些第二端在圖22中標示為163。導線160還具有位于所述第一與第二端之間的中間區(qū)，其中此些中間區(qū)延伸穿過柵極電介質(zhì)46及柵極材料48 ;類似于上文參考圖1及2所提供的描述。所述中間區(qū)中的一些中間區(qū)在圖22中標示為165。`類似于上文參考圖1及2所論述的導線24到39，導線160可具有摻雜為晶體管裝置的溝道區(qū)的中間區(qū)165(例如，借助閾值電壓摻雜劑提供)，且可具有重摻雜為源極/漏極區(qū)的端161及163。在一些實施例中，所述中間區(qū)的摻雜可在圖3的堆疊中的半導體材料的最初形成期間發(fā)生，且端161的摻雜可借助圖8的處理階段的重摻雜發(fā)生。在此些實施例中，端163的摻雜可通過將摻雜劑植入到開口 154到159中以摻雜導線160的鄰近此些開口的部分在圖22的處理階段發(fā)生?；蛘?，導線160的端163的摻雜可在其它處理階段發(fā)生，例如，通過摻雜劑從鄰近于端163依序形成的結構的向外擴散。參考圖23及24，在開口 154到159內(nèi)且沿著導線160的第二端163形成存儲器單元材料170。所述存儲器單元材料可為適于形成存儲器單元結構的任何組合物。舉例來說，如果所述存儲器單元結構將為反熔絲，那么存儲器單元材料170可為將形成于對應于導線160的端163的第一電極與將提供于所述電介質(zhì)的與所述第一電極相對的側上的第二電極之間的電介質(zhì)。雖然展示一種存儲器單元材料，但在一些應用中，所述開口內(nèi)可形成有多種存儲器單元材料。舉例來說，所述存儲器單元材料可對應于含有夾在一對導電材料之間的薄電介質(zhì)材料層的堆疊，使得整個堆疊作為反熔絲結構抵靠在導線160的端163上提供。在一些實施例中，存儲器單元材料170可包括相變材料，且可適于形成PCRAM型存儲器結構。在一些實施例中，可將存儲器單元材料提供為包括夾在一對磁性層之間的非磁性層，且所述存儲器單元材料可適于形成MRAM型存儲器結構。存儲器單元材料170在開口 154到159內(nèi)形成均勻襯里。此可借助任何適合的方法實現(xiàn)，包含(例如)ALD、CVD及物理氣相沉積(PVD)中的一者或一者以上。雖然展示存儲器單元材料170沿著開口 154到159的側壁形成均勻襯里，但在其它實施例中，所述存儲器單元材料可僅沿著導線160的經(jīng)暴露端163選擇性地形成。所述存儲器單元材料的此選擇性放置可利用任何適合的方法，包含(例如)選擇性ALD、無電鍍及/或電解電鍍。參考圖25及26，用導電材料180填充開口 154到159 (圖23及24)。導電材料180可包括任何適合的組合物，且在一些實施例中，可包括各種金屬(例如，鈦、鎢、鈷、鎳等等)、含金屬組合物(例如，金屬氮化物、金屬硅化物等等)及經(jīng)導電摻雜的半導體材料(例如，經(jīng)導電摻雜的硅、經(jīng)導電摻雜的鍺等等)中的一者或一者以上。雖然展示單種同質(zhì)材料180填充所述開口，但在其它實施例(未展示)中，可用多種材料填充所述開口。用于填充所述開口的一種或一種以上材料可由任何適合的方法形成，包含(例如)CVD、ALD及PVD中的一者或一者以上。參考圖27及28，將材料 152、170及180 (圖25及26)回蝕到約表面151的水平。此回蝕可借助CMP實現(xiàn)。存儲器單元材料170形成沿著導線160的端垂直延伸的多個管；且導電材料180在此些管內(nèi)形成導電芯。材料170形成類似于上文參考圖1及2所論述的存儲器單元結構52的存儲器單元結構，且由導電材料180形成的芯為類似于上文參考圖1及2所論述的桿54、56、58及60的垂直互連件。圖29與圖27及28的絕緣組件中的一些絕緣組件隔離地展示各種主要組件在圖27及28的處理階段的布置以輔助讀者看見在圖27的圖示中被擋住的各種結構的布局。圖29中所圖解說明的特征中的一些特征以幻影圖展示使得可看見其后面的其它特征。并不利用所述幻影圖來指示各種特征的重要性或其缺少，或指示某些特征為任選的。僅標示圖29的各種重復結構中的一些重復結構以便簡化所述圖式。圖29的實施例類似于圖1的實施例。圖29的導線160類似于導線24到39 (圖1)，且如同導線24到39，形成含有若干行與列的二維陣列。材料130的導電線形成類似于圖1的層12、14、16及18的層，且如同層12、14、16及18，圖29的層互連導線的行。圖29的導電材料180形成類似于圖1的桿54、56、58及60的垂直延伸電互連件或單元串(具體來說，圓柱形棒)，且如同此些桿，圖29的垂直延伸電互連件沿著導線陣列的列。圖29的存儲器單元材料170形成類似于圖1的結構52的存儲器單元結構。然而，在圖1的實施例中，存儲器單元結構52由僅位于導線的端處的材料形成，而在圖29的實施例中，存儲器單元材料170延伸材料180的垂直互連件的全長。圖29的實施例的制造可更具成本效益，且可適于其中將不存在貫穿存儲器單元材料170的串擾的應用。在其它應用中，例如當鄰近存儲器單元之間可能存在串擾時，如果存儲器單元材料在所述鄰近存儲器單元之間為連續(xù)的，那么圖1的實施例可更恰當。圖29展不在一些實施例中，對應于垂直延伸電互連件(即，由材料180形成的棒)的單元串可由位于所述單元串的相對側上的存儲器單元共享。此可使得能夠?qū)崿F(xiàn)高集成水平。在圖29中未展示類似于圖1的電路61到70的電路，但此電路將存在。此電路的各種組件可相對于圖29的構造位于任何所要位置中；且因此可位于圖29的構造下面、上面或橫向鄰近圖29的構造。如先前所論述，可提供一種或一種以上存儲器單元材料以形成適于存儲數(shù)據(jù)的各種類型的存儲器單元結構。在一些應用中，存儲器單元材料170可對應于用于在導線160與由材料180形成的棒之間形成反熔絲的薄電介質(zhì)材料層?？赏ㄟ^熔斷反熔絲(以擊穿所述電介質(zhì)且形成導電觸點)或不熔斷反熔絲來存儲數(shù)據(jù)。圖30展示其中存儲器單元材料170由用于反熔絲的薄電介質(zhì)材料組成的應用中圖28的構造100。所述構造是在已進行編程以形成已熔斷反熔絲的一些區(qū)200同時留下其中反熔絲未熔斷的其它區(qū)202之后展示的。所述已熔斷反熔絲可對應于一種類型的數(shù)據(jù)位，而所述未熔斷反熔絲對應于不同類型的數(shù)據(jù)位；且因此已熔斷及未熔斷反熔絲的布置可存儲信息。稍后可通過使用穿過構造100的各種柵極、層及垂直列的不同電流組合以唯一地尋址所述構造的各種存儲器單元來存取此信肩、O上文所論述的實施例可用于電子系統(tǒng)(例如，計算機、汽車、飛機、鐘表、蜂窩式電話等等)中。圖31圖解說明計算機系統(tǒng)400的實施例。計算機系統(tǒng)400包含監(jiān)視器401或其它通信輸出裝置、鍵盤402或其它通信輸入裝置及母板404。母板404可攜載微處理器406或其它數(shù)據(jù)處理單元及至少一個存儲器裝置408。存儲器裝置408可包括存儲器單元陣列，且此陣列可與尋址電路耦合以用于存取所述陣列中的個別存儲器單元。此外，所述存儲器單元陣列可耦合到讀取電路以從所述存儲器單元讀取數(shù)據(jù)?？衫盟鰧ぶ冯娐芳白x取電路在存儲器裝置408與處理器406之間傳達信息。此圖解說明于圖32中所展示的母板404的框圖中。在此框圖中，所述尋址電路被圖解說明為410且所述讀取電路被圖解說明為412。

處理器裝置406可對應于處理器模塊，且與所述模塊一起利用的相關聯(lián)存儲器可包括參考圖1到30所描述的類型的各種結構。存儲器裝置408可對應于存儲器模塊，且可包括參考圖1到30所描述的類型的各種結構。圖33圖解說明電子系統(tǒng)700的高級組織的簡化框圖。系統(tǒng)700可對應于(例如)計算機系統(tǒng)、工藝控制系統(tǒng)或采用處理器及相關聯(lián)存儲器的任何其它系統(tǒng)。電子系統(tǒng)700具有若干功能性元件，包含處理器702、控制單元704、存儲器裝置單元706及輸入/輸出(I/O)裝置708(應理解，在各種實施例中，所述系統(tǒng)可具有多個處理器、控制單元、存儲器裝置單元及/或I/O裝置)。一般來說，電子系統(tǒng)700將具有指定待由處理器702對數(shù)據(jù)執(zhí)行的操作以及處理器702、存儲器裝置單元706及I/O裝置708之間的其它交互的本機指令集合?？刂茊卧?04通過連續(xù)地循環(huán)通過致使從存儲器裝置706提取指令并執(zhí)行所述指令的操作集合來協(xié)調(diào)處理器702、存儲器裝置706及I/O裝置708的所有操作。存儲器裝置706可包含參考圖1到30所描述的類型的各種結構。圖34是電子系統(tǒng)800的簡化框圖。系統(tǒng)800包含具有存儲器單元陣列804、地址解碼器806、行存取電路808、列存取電路810、用于控制操作的讀取/寫入控制電路812及輸入/輸出電路814的存儲器裝置802。存儲器裝置802進一步包含電力電路816及傳感器820，例如用于確定存儲器單元是處于低閾值導通狀態(tài)還是處于高閾值非導通狀態(tài)的電流傳感器。所圖解說明的電力電路816包含電源電路880、用于提供參考電壓的電路882、用于給第一互連線(例如，字線)提供脈沖的電路884、用于給第二互連線(例如，另一字線)提供脈沖的電路886及用于給第三互連線(例如，位線)提供脈沖的電路888。系統(tǒng)800還包含處理器822或用于存儲器存取的存儲器控制器。存儲器裝置802經(jīng)由布線或金屬化線從處理器822接收控制信號。存儲器裝置802用于存儲經(jīng)由I/O線存取的數(shù)據(jù)。處理器822或存儲器裝置802中的至少一者可包含參考圖1到30所描述的類型的各種結構。所述各種電子系統(tǒng)可制作于單封裝處理單元中，或甚至制作于單個半導體芯片上，以便減小處理器與存儲器裝置之間的通信時間。所述電子系統(tǒng)可用于存儲器模塊、裝置驅(qū)動器、電力模塊、通信調(diào)制解調(diào)器、處理器模塊及專用模塊中，且可包含多層、多芯片模塊。

所述電子系統(tǒng)可為寬廣范圍的系統(tǒng)中的任一者，例如，鐘表、電視、蜂窩電話、個人計算機、汽車、工業(yè)控制系統(tǒng)、飛機等等。
權利要求
1.一種形成存儲器陣列的方法，其包括 形成包括垂直間隔開的半導體材料板的堆疊； 蝕刻穿過所述板以將所述板細分成若干平面片； 沿著所述平面片的側壁邊緣且與所述平面片的側壁邊緣電連接地形成水平延伸導電層； 將所述平面片圖案化成導線陣列；所述陣列包括若干垂直列及水平行；所述導電層互連所述陣列的個別行的導線；個別導線具有接合到所述導電層的第一端、具有與所述第一端成相對關系的第二端，且具有位于所述第一與第二端之間的中間區(qū)； 沿著所述導線的所述中間區(qū)形成至少一種柵極材料； 在所述導線的所述第二端處形成存儲器單元結構；及 形成經(jīng)由所述存儲器單元結構連接到所述導線的多個垂直延伸電互連件；個別垂直延伸電互連件沿著所述陣列的個別列。
2.根據(jù)權利要求1所述的方法，其中在所述板之間提供絕緣材料薄片；且其中在所述將所述板細分成所述平面片期間以及在所述將所述平面片圖案化成所述導線陣列期間，圖案化所述薄片的所述絕緣材料。
3.根據(jù)權利要求1所述的方法，其中所述形成所述堆疊包括 形成第一與第二半導體材料的交替層，其中所述第一半導體材料可相對于所述第二半導體材料選擇性地移除 '及 相對于所述第二半導體材料選擇性地移除所述第一半導體材料。
4.根據(jù)權利要求3所述的方法，其中所述第一及第二半導體材料中的一者由硅組成，且其中所述第一及第二半導體材料中的另一者由硅/鍺組成。
5.根據(jù)權利要求3所述的方法，其中所述第一及第二半導體材料中的所述一者經(jīng)n型摻雜，且其中所述第一及第二半導體材料中的所述另一者經(jīng)P型摻雜。
6.根據(jù)權利要求5所述的方法，其中在第一與第二半導體材料的所述交替層之間提供電絕緣材料層。
7.根據(jù)權利要求6所述的方法，其中所述絕緣材料層由二氧化硅組成。
8.根據(jù)權利要求1所述的方法，其中所述形成所述導電層包括 摻雜所述平面片的所述側壁邊緣的所述半導體材料；及 由所述經(jīng)摻雜半導體材料形成金屬硅化物流道。
9.根據(jù)權利要求1所述的方法，其中所述形成所述導電層包括 使所述平面片的所述側壁邊緣的所述半導體材料凹入；及 在所述凹部內(nèi)形成導電線。
10.一種形成存儲器陣列的方法，其包括 形成包括垂直堆疊的半導體材料板的構造；所述板通過間隙而彼此垂直間隔開； 圖案化所述板以將所述板細分成具有側壁邊緣的多個平面片；所述平面片為垂直堆疊的； 在所述間隙中提供絕緣材料間隔件； 沿著所述平面片的所述側壁邊緣形成導電層；所述導電層彼此垂直間隔開； 蝕刻穿過所述平面片的所述半導體材料且穿過所述間隔件的所述絕緣材料以形成正交于所述導電層延伸的線；所述線中的一些線為半導體材料線，且所述線中的其它線為絕緣材料線； 沿著所述半導體材料線形成柵極電介質(zhì)； 形成通過所述柵極電介質(zhì)而與所述半導體材料線間隔開的柵極材料； 形成通過所述半導體材料線的開口以將每一半導體材料線分拆成一對段；每一段通過所述柵極材料、具有接合到導電層的第一端，且具有與所述第一端成相對關系的第二端；所述段被布置為包括若干垂直列及水平行的陣列；所述導電層沿著所述段陣列的所述行延伸； 在所述段的所述第二端處形成存儲器單元結構；及 形成經(jīng)由所述存儲器單元結構連接到所述段的多個垂直延伸電互連件；個別垂直延伸電互連件沿著所述陣列的個別列。
11.根據(jù)權利要求10所述的方法，其中所述存儲器單元結構包含相變材料。
12.根據(jù)權利要求10所述的方法，其中所述存儲器單元結構包含磁性材料。
13.根據(jù)權利要求10所述的方法，其中所述存儲器單元結構為反熔絲結構；且所述方法進一步包括通過熔斷所述反熔絲中的一些反熔絲來編程所述存儲器單元結構中的一些存儲器單元結構。
14.根據(jù)權利要求10所述的方法，其中在于所述間隙中提供所述絕緣材料之前細分所述半導體材料板。
15.根據(jù)權利要求10所述的方法，其中在細分所述半導體材料板之前在所述間隙中提供所述絕緣材料。
16.根據(jù)權利要求10所述的方法，其中所述半導體材料為第二半導體材料，且其中所述形成所述垂直堆疊的板包括 形成第一半導體材料與所述第二半導體材料的交替層，其中所述第一半導體材料可相對于所述第二半導體材料選擇性地移除；及 相對于所述第二半導體材料選擇性地移除所述第一半導體材料。
17.根據(jù)權利要求16所述的方法，其中所述第一及第二材料中的一者包括經(jīng)p型摻雜的半導體材料，且其中所述第一及第二半導體材料中的另一者包括經(jīng)n型摻雜的半導體材料。
18.根據(jù)權利要求16所述的方法，其中所述第一及第二材料中的一者包括硅且不包括鍺；且其中所述第一及第二半導體材料中的另一者包括鍺且不包括硅。
19.根據(jù)權利要求16所述的方法，其中所述第一及第二材料中的一者包括硅且不包括鍺；且其中所述第一及第二半導體材料中的另一者包括硅及鍺兩者。
20.根據(jù)權利要求10所述的方法，其中 穿過所述絕緣材料線以及穿過所述半導體材料線形成所述開口，且所述形成所述開口將所述絕緣材料線分拆成若干絕緣材料段； 所述半導體材料段及絕緣材料段共同形成垂直延伸堆疊，其中此些垂直延伸堆疊具有一對相對側壁； 所述柵極電介質(zhì)沿著所述垂直延伸堆疊的所述相對側壁直接抵靠在所述半導體材料段上；且所述柵極材料經(jīng)形成而沿著所述垂直延伸堆疊的所述相對側壁直接抵靠在所述柵極電介質(zhì)上。
21.一種集成存儲器陣列，其包括 多個水平延伸導電線，其由半導體襯底支撐，所述線彼此垂直間隔開且主要沿著第一水平軸延伸； 多個水平延伸半導體材料導線，其接合到所述線且從所述線向外延伸，所述導線主要沿著正交于所述第一軸的第二水平軸延伸；所述導線具有鄰近所述導電線的第一端，且具有與所述第一端成相對關系的第二端；所述導線被布置成二維陣列；所述二維陣列的維度中的一者為沿著所述第一水平軸的行，且所述二維陣列的維度中的另一者為沿著正交于所述第一及第二水平軸的垂直軸的列；所述水平延伸導電線互連沿著所述陣列的所述行的導線. 柵極電介質(zhì)，其沿著所述導線的外邊緣； 柵極材料，其接觸沿著每一個別導線的至少兩個側的所述柵極電介質(zhì)材料，所述柵極材料由主要沿著所述垂直維度延伸的柵極結構構成； 存儲器單元結構，其位于所述導線的所述第二端處 '及 多個垂直延伸電互連件，其經(jīng)由所述存儲器單元結構連接到所述導線，所述垂直延伸電互連件彼此水平間隔開；個別垂直延伸電互連件沿著所述陣列的個別列延伸。
22.根據(jù)權利要求21所述的集成存儲器陣列，其中所述存儲器單元結構包括相變材料。
23.根據(jù)權利要求21所述的集成存儲器陣列，其中所述存儲器單元結構包括磁性材料。
24.根據(jù)權利要求21所述的集成存儲器陣列，其中所述存儲器單元結構為反熔絲結構。
25.根據(jù)權利要求21所述的集成存儲器陣列，其中所述柵極材料接觸沿著所述個別導線的僅兩個側的所述柵極電介質(zhì)。
26.根據(jù)權利要求21所述的集成存儲器陣列，其中所述導線沿著正交于所述第二水平軸的橫截面為正方形。
27.根據(jù)權利要求21所述的集成存儲器陣列，其中所述水平延伸導電線包括金屬。
28.根據(jù)權利要求21所述的集成存儲器陣列，其中所述水平延伸導電線包括金屬硅化物。
29.根據(jù)權利要求21所述的集成存儲器陣列，其中所述導線的所述半導體材料包括鄰近所述柵極材料的溝道植入物，且包括位于所述第一及第二端處的源極/漏極植入物。
全文摘要
一些實施例包含形成存儲器陣列的方法?？蓤D案化半導體材料板的堆疊以將所述板細分成若干片。可沿著所述片的側壁邊緣形成導電層。接著，可將所述片圖案化成導線陣列，其中所述陣列具有若干垂直列及水平行。個別導線可具有接合到所述導電層的第一端、可具有與所述第一端成相對關系的第二端，且可具有位于所述第一與第二端之間的中間區(qū)。可沿著所述中間區(qū)形成柵極材料?？稍谒鰧Ь€的所述第二端處形成存儲器單元結構?？山?jīng)由所述存儲器單元結構將多個垂直延伸電互連件連接到所述導線，其中個別垂直延伸電互連件沿著所述陣列的個別列。一些實施例包含并入到集成電路中的存儲器陣列。
文檔編號H01L21/8247GK103038881SQ201080052577
公開日2013年4月10日 申請日期2010年10月15日 優(yōu)先權日2009年11月23日
發(fā)明者山·D·唐, 亞諾什·富克斯科 申請人:美光科技公司