專利名稱：集成在電子襯底中的通孔結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及電子襯底，且特定來說涉及具有通孔結(jié)構(gòu)的電子襯底。
背景技術(shù)：
針對集成電路的封裝技術(shù)的近來發(fā)展已引入了穿硅通孔(TSV)，所述穿硅通孔(TSV)為通過硅晶片或裸片的垂直電耦合件。對于形成3D電封裝以使得導電層可堆疊于彼此的頂部上且可通過利用TSV而在導電層之間傳遞信號來說，TSV為重要的。在常規(guī)封裝設(shè)計中，可存在TSV的陣列或叢集以用于在不同導電層之間傳遞信號。除了占用襯底中的空間以外，TSV還可能影響到相鄰或鄰近TSV的功能性。舉例來說，鄰近TSV之間的互感可引起串話，所述串話在一些情況下可負面地影響電封裝的操作。為 了減小互感的作用，增大鄰近TSV之間的間隔，且需要基于通過TSV的信號的電流密度和這些信號的頻率的復雜計算以確保電封裝的恰當操作。與TSV相關(guān)聯(lián)的另一設(shè)計挑戰(zhàn)為襯底中的渦電流損耗的產(chǎn)生。渦電流歸因于改變磁場而形成于襯底中。舉例來說，當電流通過TSV時，磁場和電場形成于TSV周圍且穿透襯底。通過TSV的電流的改變可引起襯底內(nèi)的磁場和電場的改變。渦電流可產(chǎn)生誘發(fā)磁場，所述誘發(fā)磁場對抗襯底中的磁場的改變。歸因于襯底的相對較高的電阻率，渦電流消散到襯底中且可在襯底內(nèi)產(chǎn)生熱。可將絕緣材料安置于襯底與導電層之間，所述絕緣材料可減小電場且削弱磁場的作用。然而，渦電流損耗仍成問題。因此，將需要在不增大TSV之間的間隔的情況下減小襯底內(nèi)的渦電流損耗且減小鄰近TSV之間的互感的作用。

發(fā)明內(nèi)容
在一個實施例中，提供一種安置于襯底中的通孔結(jié)構(gòu)的系統(tǒng)。所述系統(tǒng)包括第一通孔結(jié)構(gòu)，所述第一通孔結(jié)構(gòu)具有安置于所述襯底中的外部導電層、內(nèi)部絕緣層和內(nèi)部導電層。所述外部導電層分離所述內(nèi)部絕緣層與所述襯底，且所述內(nèi)部絕緣層分離所述內(nèi)部導電層與所述外部導電層?；パa對的第一信號通過所述內(nèi)部導電層，且所述互補對的第二信號通過所述外部導電層。所述第一信號與第二信號可包含實質(zhì)上相反的極性。再者，還可將外部絕緣層安置于所述襯底中以使得所述外部絕緣層分離所述外部導電層與所述襯底?；蛘撸詫使杌?salicide)膜可耦合到所述外部導電層。所述自對準硅化物膜可形成適于耦合到金屬層的環(huán)狀結(jié)構(gòu)。在其另一形式中，通孔結(jié)構(gòu)的所述系統(tǒng)可進一步包括相鄰于所述第一通孔結(jié)構(gòu)而安置的第二通孔結(jié)構(gòu)。所述第二通孔結(jié)構(gòu)可包括由外部導電層圍繞的內(nèi)部導電層以及安置于所述內(nèi)部導電層與外部導電層之間的內(nèi)部絕緣層。第二互補對的第一信號通過所述內(nèi)部導電層，且所述第二互補對的第二信號通過所述外部導電層。在不同形式中，所述第一互補對的所述第二信號與所述第二互補對的所述第二信號可包含實質(zhì)上相反的極性。在另一實施例中，提供一種在電子襯底中形成通孔結(jié)構(gòu)的方法。所述方法包括在所述襯底中形成開口，以及在所述開口中沉積外部導電層。所述方法還包括在所述開口中沉積內(nèi)部絕緣層以使得所述外部導電層分離所述內(nèi)部絕緣層與所述襯底。將內(nèi)部導電層沉積于所述開口中以使得所述內(nèi)部絕緣層分離所述外部導電層與所述內(nèi)部導電層。所述方法進一步包括使所述外部導電層接觸自對準硅化物材料。在其另一形式中，可將外部絕緣層沉積于所述開口中以使得所述外部絕緣層分離所述外部導電層與所述襯底。所述自對準硅化物材料還可耦合到接地且/或形成為環(huán)狀結(jié)構(gòu)。在不同實施例中，提供一種減小電子裝置中的電場或磁場的方法。所述方法包括在襯底中形成第一導電層，以及用絕緣層來圍繞所述第一導電層。所述絕緣層被第二導電層圍繞。所述方法包括使互補對的第 一信號通過所述第一導電層且使所述互補對的第二信號通過所述第二導電層，以使得所述第二導電層適于減小由通過所述第一導電層的所述第一信號產(chǎn)生的電場或磁場。在其一種形式中，所述方法包括將所述第二導電層耦合到第一電位。在其另一形式中，所述方法包括將所述第二導電層耦合到自對準硅化物材料。所述方法還可包括形成圍繞所述第二導電層的另一絕緣層。在另一示范性實施例中，提供一種用于減小電子裝置中的電場或磁場的通孔結(jié)構(gòu)。所述通孔結(jié)構(gòu)包括用于在襯底中傳導互補對的第一信號的第一導電裝置，以及用于在所述襯底中傳導所述互補對的第二信號的第二導電裝置。所述通孔結(jié)構(gòu)還包括用于使所述第一導電裝置與所述第二導電裝置絕緣的絕緣裝置。所述第一信號與第二信號包含實質(zhì)上相反的極性。為了更完整地理解本發(fā)明，現(xiàn)參考以下詳細描述和附圖。


圖I為在襯底中具有多個屏蔽通孔的電子結(jié)構(gòu)的第一實施例的截面圖；圖2為在多層襯底中具有多個屏蔽通孔的多層電封裝的截面圖；圖3為在襯底中具有多個雙通孔結(jié)構(gòu)的電子結(jié)構(gòu)的第二實施例的截面圖；圖4為圖3的電子結(jié)構(gòu)的沿線A-A截取的截面俯視圖；圖5為具有形成于襯底中的多個開口的電子結(jié)構(gòu)的第一實施例的截面圖；圖6為沉積有屏蔽層的圖5的電子結(jié)構(gòu)的截面圖；圖7為沉積有絕緣層的圖6的電子結(jié)構(gòu)的截面圖；圖8為鍍敷有導電材料的圖7的電子結(jié)構(gòu)的截面圖；圖9為具有襯底的經(jīng)拋光正面的圖8的電子結(jié)構(gòu)的截面圖；圖10為在背面襯底薄化之后具有多個通孔的圖9的電子結(jié)構(gòu)的截面圖；圖11為具有多個通孔的圖10的電子結(jié)構(gòu)的截面圖，其中電介質(zhì)材料填充于襯底的背面上；圖12為具有形成于襯底中的多個開口的電子結(jié)構(gòu)的第二實施例的截面圖；圖13為沉積有外部絕緣層的圖12的電子結(jié)構(gòu)的截面圖；圖14為沉積有外部導電層的圖13的電子結(jié)構(gòu)的截面圖；圖15為沉積有內(nèi)部絕緣層的圖14的電子結(jié)構(gòu)的截面圖；圖16為沉積有內(nèi)部導電層的圖15的電子結(jié)構(gòu)的截面圖；圖17為具有襯底的經(jīng)拋光正面的圖16的電子結(jié)構(gòu)的截面圖18為具有形成有接點的襯底的前面的圖17的電子結(jié)構(gòu)的截面圖；圖19為具有多個雙通孔結(jié)構(gòu)的圖18的電子結(jié)構(gòu)的截面圖；圖20為具有多個雙通孔結(jié)構(gòu)的圖19的電子結(jié)構(gòu)的截面圖，其中電介質(zhì)材料填充于襯底的背面上；以及圖21為展示示范性無線通信系統(tǒng)的框圖，在所述示范性無線通信系統(tǒng)中可有利地使用支持多個功率模式的存儲器功率管理系統(tǒng)。
具體實施例方式參看圖I中所展示的實施例，提供電子結(jié)構(gòu)102。電子結(jié)構(gòu)102包括襯底104，多個TSV 106安置于襯底104中。盡管未圖示，但在各種實施例中，可在襯底中將多個TSV 106布置為TSV的陣列或叢集。襯底104可由例如硅、碳化硅、二氧化硅、氮化硅或熟練的技術(shù)人員已知的任何其它襯底材料等材料制成。襯底104可為多層襯底，例如，內(nèi)建或?qū)訅旱亩?層印刷電路板，或內(nèi)建或?qū)訅旱姆庋b襯底。多個TSV 106中的每一者包括導電層108、絕緣或電介質(zhì)層110，和可與襯底104接觸的屏蔽層112。絕緣或電介質(zhì)層110位于導電層108與屏蔽層112之間。絕緣或電介質(zhì)材料110可由例如二氧化硅(SiO2)等氧化物、氮氧化硅(SiON)、氮化硅(SiN)或其它已知電介質(zhì)材料制成。屏蔽層112可由包括鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、其一組合或熟練的技術(shù)人員已知的其它類似材料的材料制成。屏蔽層112還可由磁性材料制成。在一個實施例中，屏蔽層厚度可為約IOnm到IOOnm,但在其它實施例中所述厚度可視襯底104的布局和所要的屏蔽特性而為更大或更小。在圖I中所展示的實施例中，因為屏蔽層112從襯底104的正面118延伸到背面120且可與TSV 106的導電層108同軸，所以可將屏蔽層112描述為集成于襯底104內(nèi)的“同軸”屏蔽層112。然而，屏蔽層112與導電層108的實際對準不必同軸。在襯底104的正面118附近可存在電介質(zhì)材料116的前層，電介質(zhì)材料116可包含二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)或其它電介質(zhì)材料。在襯底104的背面120上可存在擴散勢壘電介質(zhì)膜122，擴散勢壘電介質(zhì)膜122可包括例如碳化硅(SiC)、氮化硅(Si3N4)等材料。屏蔽層112可借助于自對準硅化物膜114耦合到接地。自對準硅化物膜114可采用任何形狀，但在一個方面中，自對準硅化物膜114包含在TSV 106的正面118周圍的環(huán)。自對準硅化物膜114可耦合到接地，且可用以提供屏蔽層112與接地之間的較佳接觸。為了將自對準硅化物膜114耦合到接地，自對準硅化物膜114可耦合到襯底104上方的金屬層(所述金屬層接地)(參見圖2)。同樣如圖I的實施例中所展示，多個TSV 106的每一導電層108可耦合到第一背面金屬層126(即，“背面金屬I”)。第二背面金屬層128(即，“背面金屬2”)也可形成于襯底104的背面120上，且背面通孔結(jié)構(gòu)130可將第一背面金屬層126耦合到第二背面金屬層128。例如二氧化娃(SiO2)、氮氧化娃(SiON)、氮化娃(SiN)等電介質(zhì)材料124可填充襯底104的背面120上的剩余區(qū)域。在圖2中所展示的實施例中，提供多層電封裝202，在多層電封裝202中僅修整了襯底的前部或正面(即，未展示襯底104的背面120已經(jīng)修整)。多層電封裝202包含頂部或上部金屬層204、耦合到接地的第二金屬層208，和襯底104中的多個屏蔽TSV 106。電介質(zhì)或絕緣材料206安置于頂部或上部金屬層204與接地層208 (即，第二金屬層)之間以及接地層208與襯底104的正面118之間。額外的導電和不導電層也可安置于襯底104的前面上。多個TSV 106中的每一者包括內(nèi)部導電層108、電介質(zhì)或絕緣層110和屏蔽層112。如參看圖I所描述，擴散勢壘電介質(zhì)膜122和電介質(zhì)材料124可填充襯底104的背面120上的區(qū)域。盡管在圖2中將擴散勢壘122和電介質(zhì)材料124展示為覆蓋襯底104的整個背面120，但可并入背面薄化工藝以打開襯底104的背面120上的TSV 106。再者，在圖2的實施例中，屏蔽層112可與襯底104接觸，且自對準硅化物膜114可使屏蔽層112接觸接地層208。此情形可通過使用將自對準硅化物膜114耦合到接地層208的接點210而實現(xiàn)?；蛘撸墒褂糜糜谑棺詫使杌锬?14接觸接地的其它常規(guī)方法。具有本文中所描述的屏蔽層的通孔的一個優(yōu)點為屏蔽層實質(zhì)上減小了鄰近TSV之間的互感。舉例來說，在不存在屏蔽層的3X3穿硅通孔(TSV)陣列中，TSV之間的互感 影響可為約O. 15nH。在此布置中，通孔可具有約3μπι的半徑、約50μπι的高度，且間隔約3μπι。然而，在圖I的實施例中，在不必增大襯底104中的相鄰通孔106之間的間隔的情況下，屏蔽層112實質(zhì)上減小或消除了通孔106之間的互感。因此，在可包括超過1000個TSV的襯底中，屏蔽層允許相鄰TSV間隔開約3 μ m且TSV之間的互感影響為可忽略的(即，約OnH)。再者，可增大屏蔽層的厚度以進一步減小TSV之間的互感。屏蔽層還可防止由TSV產(chǎn)生的電場影響電封裝的周圍組件且減小磁場的作用。具有屏蔽層的TSV的另一優(yōu)點為電子襯底中的渦電流損耗的實質(zhì)或完全減小。因此可在電子襯底中實質(zhì)上或完全地減小渦電流損耗。具有屏蔽層的通孔還可有利地減小襯底內(nèi)的電磁噪聲。通過使用屏蔽層所致的非想要的副作用的這些減小或消除可允許將TSV更緊密地放置在一起且將其它組件放置于更接近于經(jīng)屏蔽的TSV處。參看圖3中所展示的示范性實施例，提供電子結(jié)構(gòu)302。電子結(jié)構(gòu)302包括襯底304，內(nèi)部通孔306和外部通孔308安置于襯底304中。外部通孔308 “同軸”地圍繞襯底304中的內(nèi)部通孔306，但在其它實施例中，內(nèi)部通孔306與外部通孔308的實際對準不必同軸?？蓪⑼獠客?08圍繞內(nèi)部通孔306的布置描述為襯底304中的“雙通孔”結(jié)構(gòu)。所述布置還可稱作安置于多層襯底中的“環(huán)型對”通孔結(jié)構(gòu)。有可能可將內(nèi)部通孔306和外部通孔308的布置作為通孔的陣列或叢集安置于襯底304中。襯底304可由例如硅(Si)、碳化硅(SiC)、二氧化硅(SiO2)、氮化硅(Si3N4)或熟練的技術(shù)人員已知的任何其它襯底材料等材料制成。襯底304可為多層襯底，例如，內(nèi)建或?qū)訅旱亩鄬佑∷㈦娐钒澹騼?nèi)建或?qū)訅旱姆庋b襯底。在一個實施例中，襯底304為互補金屬氧化物半導體(CMOS)晶片的一部分。內(nèi)部通孔306和外部通孔308分別形成內(nèi)部和外部信號路徑，以使得信號可通過每一通孔的導電層。舉例來說，在圖3的實施例中，內(nèi)部通孔306包含信號可通過的內(nèi)部導電層310。外部通孔308包含外部導電層312，信號可通過所述外部導電層312且所述外部導電層312圍繞內(nèi)部導電層310。內(nèi)部通孔306和外部通孔308可包含環(huán)形或圓形橫截面，或所述橫截面可形成矩形、半圓形或其它形狀的橫截面。內(nèi)部導電層310通過內(nèi)部絕緣或電介質(zhì)層314與外部導電層312分離。另外，外部絕緣或電介質(zhì)層316分離外部導電層312與襯底304。內(nèi)部絕緣或電介質(zhì)層314可為與外部絕緣或電介質(zhì)層316分離的層或兩個層可包含同一層。因此，內(nèi)部絕緣或電介質(zhì)層314可為與外部絕緣或電介質(zhì)層316相同或不同的材料。舉例來說，所述絕緣或電介質(zhì)層可由例如二氧化硅(SiO2)等氧化物、氮氧化硅(SiON)、氮化硅(Si3N4)或其它已知電介質(zhì)材料制成。導電層可由銅、鋁或其它已知導電材料制成。在襯底304的正面330附近可存在電介質(zhì)材料324的前層，所述電介質(zhì)材料324包含二氧化娃(SiO2)、 氮氧化娃(SiON)、氮化娃(Si3N4),其一組合或其它電介質(zhì)材料。同樣，在襯底304的背面332上可存在擴散勢壘334 (即，電介質(zhì)膜)，所述擴散勢壘334可包括例如碳化娃(SiC)、氮化娃(Si3N4)等材料。在圖3中，內(nèi)部導電層310可耦合到內(nèi)部接點326且外部導電層312可耦合到襯底304的正面330附近的外部接點328。內(nèi)部接點326和外部接點328可耦合到同一金屬層的不同表面?；蛘撸瑑?nèi)部接點326和外部接點328可耦合到不同金屬層的表面。前面區(qū)域330(即，襯底304的正面附近)可包含絕緣或電介質(zhì)材料322。絕緣或電介質(zhì)材料322可包含與內(nèi)部絕緣層314和/或外部絕緣層316相同的材料以使得內(nèi)部導電層310和外部導電層312彼此且與襯底304絕緣。或者，絕緣或電介質(zhì)材料322可包含與內(nèi)部絕緣層和/或外部絕緣層316不同的材料。在襯底304的背面332上，電介質(zhì)材料342填充第一背面金屬層336和第二背面金屬層338周圍的區(qū)域。電介質(zhì)材料342可包含二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4),其一組合，或其類似者。內(nèi)部通孔306的內(nèi)部導電層310 f禹合到第一背面金屬層336的接點或表面。同樣，外部通孔308的外部導電層312耦合到第一背面金屬層336的不同接點或表面。因此，雖然內(nèi)部導電層310和外部導電層312可稱合到同一第一背面金屬層336的接點,但兩個導電層耦合到不同表面或接點。或者，內(nèi)部導電層310可耦合到與外部導電層312不同的背面金屬層的接點或表面。在圖3的實施例中，背面通孔340將第一背面金屬層336耦合到第二背面金屬層338。參看圖3和4中所描繪的實施例，內(nèi)部導電層310形成內(nèi)部信號路徑且外部導電層312形成外部信號路徑。第一信號可在第一方向318上通過內(nèi)部導電層310,且第二信號可在第二方向320上通過外部導電層312。為了減小或消除襯底304中的互感，第一信號可與第二信號相同，但第一方向318與第二方向320相反。因此，所述兩個信號包含差分對?；蛘撸パa對的第一信號通過內(nèi)部導電層310且互補對的第二信號通過外部導電層312。第一信號與第二信號可包含相反極性。通過使同一信號通過不同導電層，實質(zhì)上無凈電流通過內(nèi)部通孔306和外部通孔308。此情形還可減小襯底304中的電磁噪聲、鄰近通孔之間的互感，和每一通孔的總電感。在一替代實施例中，第一信號和第二信號可在同一方向上通過內(nèi)部導電層310和外部導電層312且因此兩個信號包含共同對。與此特定布置相關(guān)聯(lián)的另一優(yōu)點為非常接近地放置多個通孔的能力。在圖4的實施例中，展示第一雙通孔結(jié)構(gòu)402，其中信號在第一方向318上(S卩，向襯底304中)通過內(nèi)部導電層310。信號在第二方向320上(即，從襯底304向外)通過外部導電層312。如參看圖3所描述，由于信號的差分對在相反方向上通過兩個導電層，因此互感得以減小。舉例來說，在包括第一雙通孔結(jié)構(gòu)402和第二雙通孔結(jié)構(gòu)404的雙通孔結(jié)構(gòu)的系統(tǒng)中可發(fā)現(xiàn)類似優(yōu)點。第二雙通孔結(jié)構(gòu)404包括差分信號在第二方向320上通過的內(nèi)部導電層310和所述信號在第一方向318上通過的外部導電層312。如圖3到4中所展示，差分信號在第二方向320上通過第一雙通孔結(jié)構(gòu)402的外部導電層312，而差分信號在第一方向318上通過第二雙通孔結(jié)構(gòu)404的外部導電層312。由于差分信號包含相反極性，因此兩個雙通孔結(jié)構(gòu)402與404之間的互感得以減小或消除。另外，通過第一雙通孔結(jié)構(gòu)402的內(nèi)部和外部導電層的差分信號的量值、頻率、方向或相位可與通過第二雙通孔結(jié)構(gòu)404的導電層的信號不同。或者，兩個信號可包含實質(zhì)上相同的量值、頻率、方向或相位。
在一非限制性的示范性實施例中，第一雙通孔結(jié)構(gòu)402可與第二雙通孔結(jié)構(gòu)404間隔約3μπι到20μπι。兩個內(nèi)部通孔306中的內(nèi)部導電層310可具有約I μ m到10 μ m的直徑或厚度且外部導電層312可具有為I μ m到5 μ m的厚度。因此，雙通孔結(jié)構(gòu)可占用襯底中的較少空間，且通過使信號的差分對在相反方向上通過相鄰雙通孔結(jié)構(gòu)的外部導電層，使得相鄰雙通孔結(jié)構(gòu)之間的互感影響變小。在另一實施例中，外部導電層312可耦合到接地以減小或消除電場和磁場從而防止其形成于襯底304中。外部導電層312可充當安置于襯底304中的屏蔽層以使得電場被限制于或被阻擋于外部導電層312與內(nèi)部導電層310之間。在此實施例中，外部絕緣層316分離外部導電層312( S卩，屏蔽層)與襯底304。因此，內(nèi)部導電層310形成通孔306。外部導電層312可以熟練的技術(shù)人員已知的任何方式耦合到接地。舉例來說，在圖3中，外部導電層312可耦合到前面金屬層，所述前面金屬層又耦合到接地。在此特定實施例中，內(nèi)部導電層310也耦合到前面金屬層，所述前面金屬層不耦合到接地。本實施例中的耦合到接地的外部導電層312還可防止產(chǎn)生于通孔內(nèi)的電場影響(例如)電封裝的周圍組件，且減小磁場的作用。另一優(yōu)點為電子襯底中的渦電流損耗的實質(zhì)或完全減小。此實施例中的通孔還可有利地減小襯底內(nèi)的電磁噪聲。通過將外部導電層312耦合到接地所致的非想要的副作用的這些減小或消除可允許將通孔更緊密地放置在一起且將其它組件放置于更接近于通孔處。在襯底中形成經(jīng)屏蔽的通孔結(jié)構(gòu)(例如，圖I中所說明的結(jié)構(gòu))的一個示范性方法可包括a)在襯底中形成開口 ；b)在襯底中的所述開口內(nèi)沉積屏蔽層以使所述屏蔽層與襯底接觸；c)在襯底中的開口內(nèi)沉積絕緣層以使得屏蔽層分離襯底與絕緣層；以及d)在襯底中的開口中沉積導電層以使得絕緣層分離屏蔽層與導電層。舉例來說，制造集成電路的常規(guī)工藝可包括前段(FEOL)工藝，在所述前段(FEOL)工藝中將個別裝置(即，晶體管、電阻器，等等)圖案化于晶片或裸片中。此工藝可包括硅化(salicidation)工藝和制備多個材料層(例如，導電層)以形成襯底的工藝。所述制造工藝可進一步包括將層間電介質(zhì)(ILD)層沉積于襯底上。可通過在襯底中形成開口或貫穿孔(through hole)而在襯底中制備通孔。所述開口或貫穿孔可通過沖壓、鉆孔或激光而形成。另一常規(guī)方法包括將掩模施加到襯底的表面且利用蝕刻工藝在襯底中形成開口或貫穿孔。形成開口或貫穿孔的所述方法可視開口或孔的大小和位置連同例如接近度和便利等其它考慮因素而定。在圖5到11中所展示的示范性實施例中，展示制備經(jīng)屏蔽的通孔結(jié)構(gòu)的方法。在圖5中，提供電子結(jié)構(gòu)502。電子結(jié)構(gòu)502包括襯底504，多個開口 510形成于襯底504中。在襯底504的正面或頂面512附近為電介質(zhì)材料506的層和自對準硅化物膜508。在圖6中，屏蔽層602沿襯底504的正面或頂面512和多個開口 510的內(nèi)壁沉積。舉例來說，沉積屏蔽層602的工藝可包括鍍敷或其它合適的工藝。屏蔽層602與自對準硅化物膜508接觸。因為自對準硅化物膜508將耦合到接地(未圖示)，所以使屏蔽層602與自對準硅化物膜508接觸借此將使屏蔽層602耦合到接地。再者，在各種實施例中，襯底可耦合到接地。因此，在那些實施例中，自對準硅化物膜508和屏蔽層602可提供到接地的低電阻路徑。在圖7中，沉積絕緣或電介質(zhì)層702以使得屏蔽層602安置于襯底504與絕緣或電介質(zhì)層702之間?？稍谝r底504的正面或頂面512上(例如，在圖7中的屏蔽層602的頂部上)且沿多個開口 510的內(nèi)壁而沉積絕緣或電介質(zhì)層702。在圖8中，將例如銅等導電材料802鍍敷于多個開口 510中且鍍敷于襯底504的正面或頂面512附近的電介質(zhì)材 料702的若干部分上。舉例來說，所述鍍敷工藝還可為電沉積或其它已知的沉積工藝。如圖9中所展示，接著可通過化學機械拋光(CMP)工藝或其它已知工藝來蝕刻或拋光導電材料802、絕緣或電介質(zhì)材料702和屏蔽層602的頂部部分以移除在制造期間所沉積的過量材料。如圖10中所展示，還可通過蝕刻或薄化工藝來移除襯底504的背面1002上的材料以移除過量材料，從而使得多個通孔1004得以形成。另外，可將例如二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)或其它已知電介質(zhì)材料等擴散勢壘電介質(zhì)膜1006沉積于襯底504的背面1002上。在圖11中，展示具有多個經(jīng)屏蔽的通孔1004的電子結(jié)構(gòu)502。襯底504的背面1002可包括第一金屬(“背面金屬I”)1108和第二金屬(“背面金屬2”)1110。第一金屬1108可填充導電層802的底部附近的開口以與多個通孔1004耦合。背面通孔1112可形成于第一金屬1108與第二金屬1110之間。另外，電介質(zhì)材料1106可填充于第一金屬1108、第二金屬1110和背面通孔1112周圍。視需要而可發(fā)生額外邏輯后段(BEOL)工藝。盡管在圖5到11中所展示的實施例中，將電子襯底502描述為具有形成于其中的多個通孔1004，但在其它實施例中，有可能具有個別地或以陣列或叢集形式形成于襯底502中的一個或一個以上通孔。在一替代實施例中，屏蔽層602可由磁性材料制成。當電流通過導電層802時，屏蔽層602的磁性材料可限制或減小通孔1004外部的磁場和電場。同樣，屏蔽層602的磁性材料可保護通孔1004的內(nèi)部不受外部電磁場的影響。在電子襯底中形成雙通孔結(jié)構(gòu)的示范性方法可包括a)在襯底中形成開口 ；b)在襯底中的所述開口中沉積外部絕緣層；c)在開口內(nèi)沉積外部導電層以使得所述外部絕緣層分離所述外部導電層與襯底；d)在開口中沉積內(nèi)部絕緣層以使得外部導電層分離外部絕緣層與所述內(nèi)部絕緣層；以及e)在開口中沉積內(nèi)部導電層以使得內(nèi)部絕緣層分離外部導電層與所述內(nèi)部導電層。舉例來說，制造集成電路的常規(guī)工藝可包括前段(FEOL)工藝，在所述前段(FEOL)工藝中將個別裝置(即，晶體管、電阻器，等等)圖案化于晶片或裸片中。此工藝可包括硅化工藝和制備材料的多個層(例如，導電層)以形成襯底的工藝。所述制造工藝可進一步包括將層間電介質(zhì)(ILD)層沉積于襯底上?？赏ㄟ^在襯底中形成開口或貫穿孔而在襯底中制備雙通孔結(jié)構(gòu)。所述開口或貫穿孔可通過沖壓、鉆孔或激光作用而形成。另一常規(guī)方法包括將掩模施加到襯底的表面且利用蝕刻工藝以在襯底中形成開口或貫穿孔。形成開口或貫穿孔的所述方法可視開口或孔的大小和位置連同例如接入和便利等其它考慮因素而定。在圖12到20中所展示的示范性實施例中，展示在電子結(jié)構(gòu)中制備雙通孔的方法。在圖12中，提供電子結(jié)構(gòu)1202，所述電子結(jié)構(gòu)1202包括襯底1204，其中電介質(zhì)材料1206的層形成于襯底1204的正面或頂面1210附近。多個開口 1208可接著形成于襯底1204中。在圖13中，絕緣層1302沿襯底1204的正面或頂面1210和多個開口 1208的內(nèi)壁沉積。被稱作外部絕緣層1302的絕緣層1302可由二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)或任何其它已知的電介質(zhì)材料形成。在圖14中，外部導電層1402沉積 于外部絕緣層1302的頂部上且沉積于開口 1208中。可通過鍍敷或熟練的技術(shù)人員已知的其它金屬材料沉積工藝來沉積外部導電層1402。外部絕緣層1302分離襯底1204與外部導電層1402。在圖15中，另一絕緣層1502沉積于外部導電層1402的頂部上且沉積于開口 1208中。被稱作內(nèi)部絕緣層的絕緣層1502通過外部導電層1402而與外部絕緣層1302分離。內(nèi)部絕緣層1502可由二氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(Si3N4)或任何其它已知的電介質(zhì)材料制成。如圖16中所展示，接著以導電材料來填充開口 1208以形成內(nèi)部導電層1602。在圖16的實施例中，內(nèi)部導電層1602不僅填充開口 1208，且還在襯底1204的正面1210附近的內(nèi)部絕緣層1502的頂部上形成一層?？赏ㄟ^電沉積或其它已知沉積工藝來鍍敷或沉積可由銅或其它合適的導電材料制成的內(nèi)部導電層1602。如圖17中所展示，接著可通過化學機械拋光(CMP)工藝或其它已知工藝來蝕刻或拋光沉積于襯底1204和電介質(zhì)材料1206上的圖16的層的頂部部分以移除制造期間所沉積的過量材料。參看圖18，可使用金屬間電介質(zhì)(IMD)工藝和邏輯鑲嵌工藝或其它圖案化工藝來形成電子結(jié)構(gòu)1202的前面1808。內(nèi)部接點1802可形成于結(jié)構(gòu)1202的前面1808附近以使得內(nèi)部導電層1602耦合到內(nèi)部接點1802。外部接點1804還可形成于結(jié)構(gòu)1202的前面1808附近以使得外部導電層1402耦合到外部接點1804。有可能在電子結(jié)構(gòu)1202的前面1808處形成多層互連結(jié)構(gòu)以使得內(nèi)部接點1802和外部接點1804耦合到電子結(jié)構(gòu)1202的相同層或不同層的不同表面。再者，電介質(zhì)或絕緣材料1806可填充電子結(jié)構(gòu)1202的前面1808以使接點1802與1804進一步隔離。電介質(zhì)或絕緣材料1806可包含與內(nèi)部絕緣層1502和/或外部絕緣層1302相同的材料。如圖19中所展示，可通過蝕刻或薄化工藝來移除襯底1204的背面1906上的材料以移除過量材料，以使得多個內(nèi)部通孔1902被多個外部通孔1904圍繞。內(nèi)部通孔1902和外部通孔1904可為通孔，且在襯底由硅形成的實施例中，每一通孔可為穿硅通孔(TSV)。每一內(nèi)部通孔1902和外部通孔1904形成雙通孔結(jié)構(gòu)或環(huán)型通孔對。在圖20中，展示具有多個雙通孔結(jié)構(gòu)的電子結(jié)構(gòu)1202。襯底1204的背面1906可包括電介質(zhì)勢壘膜2002、第一背面金屬層(“背面金屬I”)2004和第二背面金屬層(“背面金屬2” ) 2006。背面通孔2008可形成于第一背面金屬層2004與第二背面金屬層2006之間。再者，電介質(zhì)材料2010可填充于第一背面金屬層2004、第二背面金屬層2006和背面通孔2008周圍。視需要而可發(fā)生額外邏輯后段(BEOL)工藝。盡管在圖12到20中所展示的實施例中，將電子襯底1202描述為具有形成于其中的多個雙通孔結(jié)構(gòu)，但在其它實施例中，有可能具有個別地或呈陣列或叢集形式的一個或一個以上雙通孔結(jié)構(gòu)。另外，外部導電層1402可耦合到接地以形成圍繞內(nèi)部導電層1602的屏蔽層。在此實施例中，將在信號通過內(nèi)部導電層1602時形成的電場限制于內(nèi)部導電層1602與外部導電層1402( S卩，屏蔽層)之間。因此，可顯著減小由通過雙通孔結(jié)構(gòu)的信號形成的電磁場的強度。再者，可減小襯底中的渦電流損耗且可減小通孔之間的互感。在一替代實施例中，可通過使差分對的第一信號通過外部通孔1904且使互補對的第二信號通過內(nèi)部通孔1902以使得第一信號與第二信號相同但包含相反極性，而減小電子結(jié)構(gòu)1202中的互感。因此，通過雙通孔結(jié)構(gòu)的凈電流大致為零，且因此可實質(zhì)上減小或完全消除互感。還形成較少電磁噪聲。可通過調(diào)整內(nèi)部導電層1602、內(nèi)部絕緣層1502、外部導電層1402或和/或外部絕緣層1302的厚度而調(diào)諧雙通孔結(jié)構(gòu)的阻抗?？蓪⑿纬蓛?nèi)部通孔和外部通孔的額外步驟集成到在襯底中形成硅通孔的常規(guī)工藝中。一旦在襯底中制備了經(jīng)屏蔽的通孔結(jié)構(gòu)或雙通孔結(jié)構(gòu)，便可將襯底并入到組合件或 封裝中以供在例如手機、計算機、個人數(shù)字助理(PDA)等電子裝置中使用。舉例來說，圖21展示其中可有利地使用通孔結(jié)構(gòu)的實施例的示范性無線通信系統(tǒng)2100。出于說明的目的，圖21展示三個遠程單元2120、2130和2150以及兩個基站2140。應認識到，典型無線通信系統(tǒng)可具有更多遠程單元和基站。遠程單元2120、2130和2150中的任一者可包括例如本文中所揭示的安置于襯底中的通孔結(jié)構(gòu)的系統(tǒng)。圖21展示來自基站2140以及遠程單元2120、2130和2150的前向鏈路信號2180，和從遠程單元2120、2130和2150到基站2140的反向鏈路信號2190。在圖21中，將遠程單元2120展示為移動電話，將遠程單元2130展示為便攜式計算機，且將遠程單元2150展示為無線本地回路系統(tǒng)中的固定位置遠程單元。舉例來說，所述遠程單元可為手機、手持型個人通信系統(tǒng)(PCS)單元、例如個人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元，或例如儀表讀取設(shè)備等固定位置數(shù)據(jù)單元。盡管圖21說明可包括如本文中所揭示的通孔結(jié)構(gòu)的系統(tǒng)的特定示范性遠程單元，但通孔結(jié)構(gòu)的系統(tǒng)并不限于這些示范性的所說明單元?？稍谛枰捉Y(jié)構(gòu)的系統(tǒng)的任何電子裝置中合適地使用實施例。雖然上文已揭示了并入有本發(fā)明的原理的示范性實施例，但本發(fā)明并不限于所述所揭示的實施例。事實上，本申請案希望涵蓋使用本發(fā)明的一般原理的本發(fā)明的任何變化、使用或調(diào)適。另外，本申請案希望涵蓋在本發(fā)明所屬領(lǐng)域中的已知或慣例實踐的范圍內(nèi)且在所附權(quán)利要求書的限制內(nèi)的相對于本發(fā)明的此類脫離。
權(quán)利要求
1.一種在襯底中的通孔結(jié)構(gòu)的系統(tǒng)，所述系統(tǒng)包括第一通孔結(jié)構(gòu)，所述第一通孔結(jié)構(gòu)包含 外部導電層，其安置于所述襯底中； 內(nèi)部絕緣層，其安置于所述襯底中，所述外部導電層分離所述內(nèi)部絕緣層與所述襯底；以及 內(nèi)部導電層，其安置于所述襯底中，所述內(nèi)部絕緣層分離所述內(nèi)部導電層與所述外部導電層； 其中，第一互補對的第一信號通過所述內(nèi)部導電層且所述第一互補對的第二信號通過所述外部導電層。
2.根據(jù)權(quán)利要求I所述的系統(tǒng)，其進一步包含安置于所述襯底中的外部絕緣層，所述外部絕緣層分離所述外部導電層與所述襯底。
3.根據(jù)權(quán)利要求I所述的系統(tǒng)，其進一步包含耦合到所述外部導電層的自對準硅化物膜。
4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其中所述自對準硅化物膜包含適于耦合到金屬層的環(huán)狀結(jié)構(gòu)。
5.根據(jù)權(quán)利要求I所述的系統(tǒng)，其中所述第一信號與第二信號包含實質(zhì)上相反的極性。
6.根據(jù)權(quán)利要求I所述的系統(tǒng)，其進一步包含相鄰于所述第一通孔結(jié)構(gòu)而安置的第二通孔結(jié)構(gòu)，所述第二通孔結(jié)構(gòu)包含 內(nèi)部導電層和外部導電層，其兩者安置于所述襯底中，所述外部導電層圍繞所述內(nèi)部導電層；以及 內(nèi)部絕緣層，其安置于所述外部導電層與所述內(nèi)部導電層之間； 其中，第二互補對的第一信號通過所述內(nèi)部導電層且所述第二互補對的第二信號通過所述外部導電層。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中所述第一互補對的所述第二信號與所述第二互補對的所述第二信號包含實質(zhì)上相反的極性。
8.根據(jù)權(quán)利要求I所述的系統(tǒng)，其中所述外部導電層包含鈦、氮化鈦、鉭、氮化鉭或其一組合。
9.一種在電子襯底中形成通孔結(jié)構(gòu)的方法，其包含 在所述襯底中形成開口； 在所述開口中沉積外部導電層； 在所述開口中沉積內(nèi)部絕緣層，所述外部導電層分離所述內(nèi)部絕緣層與所述襯底； 在所述開口中沉積內(nèi)部導電層，所述內(nèi)部絕緣層分離所述外部導電層與所述內(nèi)部導電層；以及 使所述外部導電層接觸自對準硅化物材料。
10.根據(jù)權(quán)利要求9所述的方法，其進一步包含在所述開口中沉積外部絕緣層，所述外部絕緣層分離所述外部導電層與所述襯底。
11.根據(jù)權(quán)利要求9所述的方法，其進一步包含將所述自對準硅化物材料耦合到接地。
12.根據(jù)權(quán)利要求9所述的方法，其進一步包含將所述自對準硅化物材料形成為環(huán)狀結(jié)構(gòu)。
13.—種減小電子裝置中的電場或磁場的方法，其包含 在襯底中形成第一導電層； 用絕緣層來圍繞所述第一導電層； 用第二導電層來圍繞所述絕緣層；以及 使互補對的第一信號通過所述第一導電層且使所述互補對的第二信號通過所述第二導電層； 其中，所述第二導電層適于減小由通過所述第一導電層的所述第一信號產(chǎn)生的電場或磁場。
14.根據(jù)權(quán)利要求16所述的方法，其進一步包含將所述第二導電層耦合到第一電位。
15.根據(jù)權(quán)利要求16所述的方法，其進一步包含將所述第二導電層耦合到自對準硅化物材料。
16.根據(jù)權(quán)利要求16所述的方法，其進一步包含形成圍繞所述第二導電層的另一絕緣層。
17.一種用于減小電子裝置中的電場或磁場的通孔結(jié)構(gòu)，所述通孔結(jié)構(gòu)包含 第一導電裝置，用于在襯底中傳導互補對的第一信號； 第二導電裝置，用于在所述襯底中傳導所述互補對的第二信號，所述第一導電裝置圍繞所述第二導電裝置；以及 絕緣裝置，用于使所述第一導電裝置與所述第二導電裝置絕緣； 其中，所述第一信號與第二信號包含實質(zhì)上相反的極性。
全文摘要
本發(fā)明揭示一種安置于襯底中的通孔結(jié)構(gòu)的系統(tǒng)。所述系統(tǒng)包括第一通孔結(jié)構(gòu)，所述第一通孔結(jié)構(gòu)包含安置于所述襯底中的外部導電層、內(nèi)部絕緣層和內(nèi)部導電層。所述外部導電層分離所述內(nèi)部絕緣層與所述襯底，且所述內(nèi)部絕緣層分離所述內(nèi)部導電層與所述外部導電層。第一互補對的第一信號通過所述內(nèi)部導電層，且所述第一互補對的第二信號通過所述外部導電層。在不同實施例中，提供一種在電子襯底中形成通孔結(jié)構(gòu)的方法。
文檔編號H01L23/48GK102656687SQ201080056739
公開日2012年9月5日 申請日期2010年12月14日 優(yōu)先權(quán)日2009年12月14日
發(fā)明者升·H·康, 曹禺, 李霞, 趙偉, 金明初, 顧時群 申請人:高通股份有限公司