共用襯底上的功率裝置集成的制作方法【專利說明】共用襯底上的功率裝置集成[0001]相關(guān)申請案交叉參考[0002]本專利申請案主張各自標(biāo)題為“共用襯底上的功率裝置集成(PowerDeviceIntegrat1nonaCommonSubstrate)”且2013年7月11日提出申請的序列號為13/939,451的美國專利申請案、序列號為13/939,422的美國專利申請案及序列號為13/939，490的美國專利申請案的優(yōu)先權(quán)，所述美國專利申請案中的每一者為以下美國專利申請案的部分接續(xù)申請案且主張以下美國專利申請案的優(yōu)先權(quán):標(biāo)題為“共用襯底上的功率裝置集成(PowerDeviceIntegrat1nonaCommonSubstrate)”的在2013年5月6日提出申請的序列號為13/887，704美國專利申請案，其又主張標(biāo)題為“用于便攜式電子裝置的功率管理集成電路(PowerManagementIntegratedCircuitforPortableElectronicDevices)”的在2012年7月31日提出申請的序列號為61/677，660的美國臨時專利申請案的優(yōu)先權(quán)，所述專利申請案中的每一者的揭示內(nèi)容出于所有目的而以全文引用的方式并入本文中。
技術(shù)領(lǐng)域：
[0003]本發(fā)明一般來說涉及電子電路，且更特定來說涉及功率裝置集成?！?br>背景技術(shù)：
】[0004]包含但不限于智能電話、膝上型計算機及平板計算裝置、上網(wǎng)本等的現(xiàn)代便攜式電子裝置是電池操作的，且通常需要用于穩(wěn)定施加到裝置中的子系統(tǒng)(例如(舉例來說)微處理器、圖形顯示器、存儲器芯片等)的供應(yīng)電壓的電力供應(yīng)組件。所需功率范圍通常在約I瓦特(W)與約50W之間。[0005]電力供應(yīng)/管理組件通常被分割成若干功能塊；即控制電路、驅(qū)動級及功率開關(guān)。從裝置小型化(此為許多便攜式電子裝置的所要目標(biāo))的立場，將電力供應(yīng)/管理組件集成到單個集成電路(IC)芯片中是有利的。此解決方案在其中供應(yīng)電流限于數(shù)百毫安(mA)的極低功率消耗產(chǎn)品中是特別占優(yōu)勢的。圖1是圖解說明包含功率管理控制電路102、驅(qū)動級104以及功率開關(guān)106及108的示范性功率級的框圖，其全部單片集成于單個IC100中。[0006]通常，使用金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)裝置來實施所述功率開關(guān)。制造MOSFET需要相對少的掩模步驟(例如，少于約十個掩模層級)，而IC中的控制電路與MOSFET裝置相比通常需要相對多個掩模步驟(例如，約26到36個掩模層級)。因此，將大裸片區(qū)分配到功率開關(guān)導(dǎo)致高生產(chǎn)成本，此為不合意的?！?br/>發(fā)明內(nèi)容】[0007]本發(fā)明的實施例提供用于促進將電路及/或組件(例如，驅(qū)動器及功率開關(guān))集成于與用于實施功率控制裝置的對應(yīng)控制電路相同的硅襯底上的新穎半導(dǎo)體結(jié)構(gòu)及技術(shù)。為實現(xiàn)此目的，本發(fā)明的實施例開發(fā)實施于具有電介質(zhì)橫向隔離的絕緣體上硅(SOI)襯底上的BiCMOSIC制作技術(shù)的特征。[0008]根據(jù)本發(fā)明的一實施例，用于促進共用襯底上的功率裝置集成的半導(dǎo)體結(jié)構(gòu)包含:第一絕緣層，其形成于所述襯底上；及作用區(qū)域，其具有第一導(dǎo)電性類型，形成于所述第一絕緣層的至少一部分上。第一端子形成于所述半導(dǎo)體結(jié)構(gòu)的上部表面上，且與形成于所述作用區(qū)域中的具有所述第一導(dǎo)電性類型的至少一個其它區(qū)域電連接。所述半導(dǎo)體結(jié)構(gòu)進一步包含:隱埋式阱，其具有第二導(dǎo)電性類型，形成于所述作用區(qū)域中，所述隱埋式阱與形成于所述半導(dǎo)體結(jié)構(gòu)的所述上部表面上的第二端子耦合。所述隱埋式阱經(jīng)配置以連同所述作用區(qū)域一起形成箝位二極管，所述功率裝置中的至少一者的擊穿電壓隨所述隱埋式阱的一或多個特性而變。所述箝位二極管操作以將擊穿雪崩區(qū)域定位于所述半導(dǎo)體結(jié)構(gòu)中在所述隱埋式阱與所述第一端子之間。[0009]根據(jù)本發(fā)明的另一實施例，提供用于促進共用襯底上的功率裝置集成的半導(dǎo)體結(jié)構(gòu)，所述功率裝置中的至少一者包含雙極結(jié)晶體管(BJT)。所述半導(dǎo)體結(jié)構(gòu)包含:第一絕緣層，其形成于所述襯底上；作用區(qū)域，其具有第一導(dǎo)電性類型，形成于所述第一絕緣層的至少一部分上；及第一區(qū)域，其具有所述第一導(dǎo)電性類型，形成于所述作用區(qū)域中接近所述作用區(qū)域的上部表面。具有所述第一導(dǎo)電性類型的集極區(qū)域形成于所述第一區(qū)域的至少一部分中接近所述第一區(qū)域的上部表面，所述集極區(qū)域與所述第一區(qū)域相比具有較高摻雜濃度。形成于所述半導(dǎo)體結(jié)構(gòu)的上部表面上的集極端子與所述第一區(qū)域電連接。所述半導(dǎo)體結(jié)構(gòu)進一步包含:隱埋式阱，其具有第二導(dǎo)電性類型，形成于所述作用區(qū)域中。所述隱埋式阱經(jīng)配置以連同所述作用區(qū)域一起形成箝位二極管，所述箝位二極管操作以將擊穿雪崩區(qū)域定位于所述隱埋式阱與所述集極端子之間，所述BJT的擊穿電壓隨所述隱埋式阱的一或多個特性而變。具有所述第二導(dǎo)電性類型的基極區(qū)域形成于所述作用區(qū)域中在所述隱埋式阱的至少一部分上且橫向于所述第一區(qū)域延伸。具有所述第一導(dǎo)電性類型的射極區(qū)域形成于所述基極區(qū)域的上部表面中，所述射極區(qū)域與形成于所述半導(dǎo)體結(jié)構(gòu)的所述上部表面上的射極端子連接?；鶚O結(jié)構(gòu)形成于所述半導(dǎo)體結(jié)構(gòu)的所述上部表面上在所述基極區(qū)域與所述第一區(qū)域之間的結(jié)上面，所述基極結(jié)構(gòu)與所述隱埋式阱電連接且基極端子形成于所述半導(dǎo)體結(jié)構(gòu)的所述上部表面上。[0010]根據(jù)本發(fā)明的又一實施例，用于促進共用襯底上的功率裝置集成的半導(dǎo)體結(jié)構(gòu)包含:第一絕緣層，其形成于所述襯底上；作用區(qū)域，其具有第一導(dǎo)電性類型，形成于所述第一絕緣層的至少一部分上；第一端子，其形成于所述半導(dǎo)體結(jié)構(gòu)的上部表面上且與形成于所述作用區(qū)域中的具有所述第一導(dǎo)電性類型的至少一個其它區(qū)域電連接；及隱埋式阱，其具有第二導(dǎo)電性類型，形成于所述作用區(qū)域中。所述隱埋式阱經(jīng)配置以連同所述作用區(qū)域一起形成箝位二極管，所述箝位二極管操作以將擊穿雪崩區(qū)域定位于所述隱埋式阱與所述第一端子之間，所述功率裝置中的至少一者的擊穿電壓隨所述隱埋式阱的一或多個特性而變。所述半導(dǎo)體結(jié)構(gòu)進一步包含:柵極結(jié)構(gòu)，其形成于所述半導(dǎo)體結(jié)構(gòu)的所述上部表面上在所述隱埋式阱的至少一部分上面且接近所述作用區(qū)域的上部表面。所述柵極結(jié)構(gòu)與所述作用區(qū)域電隔離且與所述隱埋式阱電連接。[0011]根據(jù)本發(fā)明的再一實施例，將一或多個功率裝置集成于共用襯底上的方法包含以下步驟:在所述襯底上形成第一絕緣層；在所述第一絕緣層的至少一部分上形成具有第一導(dǎo)電性類型的作用層；穿過所述作用層在所述作用層中的至少第一作用區(qū)域與第二作用區(qū)域之間形成橫向電介質(zhì)隔離，所述第一作用區(qū)域與所述第二作用區(qū)域通過所述橫向電介質(zhì)隔離而彼此電隔離；在至少所述第一作用區(qū)域中接近所述作用層與所述第一絕緣層之間的界面形成具有第二導(dǎo)電性類型的至少一個隱埋式阱；在所述半導(dǎo)體結(jié)構(gòu)的上部表面上在所述隱埋式阱的至少一部分上面且接近所述第一作用區(qū)域的上部表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)與所述第一作用區(qū)域電隔離且與所述隱埋式阱電連接；在所述第一作用區(qū)域的至少一部分中接近所述第一作用區(qū)域的所述上部表面形成具有所述第一導(dǎo)電性類型的至少第一區(qū)域，所述第一區(qū)域具有高于所述第一作用區(qū)域的摻雜濃度，所述柵極結(jié)構(gòu)和所述第一作用區(qū)域與所述第一區(qū)域之間的界面至少部分地重疊；及在所述半導(dǎo)體結(jié)構(gòu)的所述上部表面上形成至少第一端子及第二端子，所述第一端子與所述隱埋式阱電連接，且所述第二端子與所述第一區(qū)域電連接；其中所述隱埋式阱經(jīng)配置以連同所述第一作用區(qū)域一起形成箝位二極管，所述箝位二極管操作以將擊穿雪崩區(qū)域定位于所述隱埋式阱與所述第二端子之間，所述功率裝置中的至少一者的擊穿電壓隨所述隱埋式阱的一或多個特性而變。[0012]根據(jù)將結(jié)合附圖一起閱讀的本發(fā)明的以下詳細(xì)描述，本發(fā)明的實施例將變得顯而易見?！靖綀D說明】[0013]僅以實例而非限制的方式呈現(xiàn)以下圖式，其中相同元件符號(當(dāng)使用時)遍及數(shù)個視圖指示對應(yīng)元件，且其中:[0014]圖1是圖解說明包含實施于單個IC中的控制電路、驅(qū)動級及功率開關(guān)的示范性功率管理電路的框圖；[0015]圖2是圖解說明包含與在IC外部的離散功率開關(guān)耦合的實施于所述IC中的示范性功率管理控制電路及驅(qū)動級的功率級的框圖；[0016]圖3是圖解說明適合于根據(jù)本發(fā)明的實施例使用的包含實施于第一IC中的示范性功率管理控制電路以及實施于與所述第一IC耦合的第二IC中的驅(qū)動級及功率開關(guān)的功率級的框圖；[0017]圖4及5是描繪常規(guī)橫向擴散金屬-氧化物-半導(dǎo)體(LDMOS)晶體管裝置的橫截面圖；[0018]圖6及7是描繪形成于SOI襯底上的常規(guī)LDMOS晶體管裝置的橫截面圖；[0019]圖8是描繪根據(jù)本發(fā)明的一實施例的示范性BiCMOS結(jié)構(gòu)的至少一部分的橫截面圖；[0020]圖9A及9B是描繪根據(jù)本發(fā)明的一實施例的示范性N溝道LDMOS晶體管的至少一部分的橫截面圖；[0021]圖10是描繪根據(jù)本發(fā)明的另一實施例的示范性N溝道LDMOS晶體管的至少一部分的橫截面圖；[0022]圖1OA是描繪根據(jù)本發(fā)明的另一實施例的示范性N溝道LDMOS晶體管的至少一部分的橫截面圖；[0023]圖11是描繪根據(jù)本發(fā)明的一實施例的示范性低電壓信號MOSFET的至少一部分的橫截面圖；[0024]圖12A到12E是描繪根據(jù)本發(fā)明的實施例的示范性雙極結(jié)晶體管(BJT)的至少一部分的橫截面圖；[0025]圖13是描繪根據(jù)本發(fā)明的一實施例的示范性PN二極管的至少一部分的橫截面圖；[0026]圖13A是描繪示范性PN二極管的另一實施例的至少一部分的橫截面圖；[0027]圖13B及13C是描繪用以根據(jù)PN二極管的實施例將柵極耦合到陽極端子的方法的橫截面圖；[0028]圖14A是描繪根據(jù)本發(fā)明的一實施例的示范性肖特基(Schottky)二極管的至少一部分的橫截面圖；[0029]圖14B是描繪根據(jù)本發(fā)明的另一實施例的示范性肖特基二極管的至少一部分的橫截面圖；[0030]圖14C是描繪示范性肖特基二極管的替代實施例的至少一部分的橫截面圖；[0031]圖15是描繪根據(jù)本發(fā)明的第三實施例的示范性肖特基二極管的至少一部分的橫截面圖；[0032]圖15A是描繪圖15的柵極溝槽結(jié)構(gòu)的橫截面圖；[0033]圖15B是描繪示范性肖特基二極管的另一實施例的至少一部分的橫截面圖；[0034]圖15C是圖解說明針對示范性肖特基二極管的實施例的傳導(dǎo)電流的改變的圖表；[0035]圖16及17分別是描繪根據(jù)本發(fā)明的一實施例在蛇形布局中的示范性電阻器結(jié)構(gòu)的至少一部分的俯視平面圖及橫截面圖；[0036]圖18是描繪根據(jù)本發(fā)明的實施例的示范性電容器結(jié)構(gòu)的至少一部分的橫截面圖；[0037]圖19是描繪根據(jù)本發(fā)明的一實施例的示范性P溝道MOSFET的至少一部分的橫截面圖；[0038]圖20A到20F是描繪根據(jù)本發(fā)明的一實施例的示范性BiCMOS過程流程的橫截面圖；且[0039]圖21A到21E是描繪根據(jù)本發(fā)明的一實施例用于將兩個功率裝置集成于同一SOI襯底上的示范性BiCMOS過程流程的至少一部分的橫截面圖；[0040]圖22A到22C圖解說明用于各種屏蔽結(jié)構(gòu)的柵極與漏極區(qū)域之間的電場分布；且[0041]圖23是圖解說明芯片尺寸組合件的橫截面圖。[0042]應(yīng)了解，出于簡單及清晰的目的圖解說明圖中的元件?？刹徽故究赡茉谏虡I(yè)上可行的實施例中有用或必需的常見但易于理解的元件，以便促成所圖解說明實施例的較不受妨礙的視圖。【具體實施方式】[0043]本文中將在用于形成適合于在說明性功率管理電路中使用的一或多個組件的說明性功率管理電路及半導(dǎo)體制作方法的上下文中描述本發(fā)明的實施例。然而，應(yīng)理解，本發(fā)明的實施例不限于本文中所展示及描述的特定電路及/或方法。而是，本發(fā)明的實施例更廣義地涉及用于以實現(xiàn)各種功率管理應(yīng)用(例如(舉例來說)DC/DC功率轉(zhuǎn)換器)的高頻率性能的方式來制作集成電路的技術(shù)，且有利地減小可連同本發(fā)明的實施例一起使用的外部組件(例如(舉例來說)輸出濾波器)的物理大小及成本以及其它益處。此外，所屬領(lǐng)域的技術(shù)人員將在考慮到本文中的教示時顯而易見，可對在所主張發(fā)明的范圍內(nèi)的所展示實施例做出眾多修改。即，不打算或不應(yīng)推斷出關(guān)于本文中所展示及描述的實施例的任何限制。[0044]出于描述及主張本發(fā)明的各方面的目的，如本文中所使用的術(shù)語MOSFET打算廣義地來解釋以便涵蓋任何類型的金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管(MISFET)。舉例來說，術(shù)語MOSFET打算涵蓋利用一個氧化物材料作為其柵極電介質(zhì)的半導(dǎo)體場效應(yīng)晶體管以及并不利用一個氧化物材料作為其柵極電介質(zhì)的半導(dǎo)體場效應(yīng)晶體管。另外，雖然在首字母縮略詞MOSFET及MISFET中提及術(shù)語“金屬”，但根據(jù)本發(fā)明的實施例的MOSFET及/或MISFET還打算涵蓋具有由非金屬(例如(舉例來說)多晶硅)形成的柵極的半導(dǎo)體場效應(yīng)晶體管。[0045]雖然本文中所描述的本發(fā)明的實施方案可使用P溝道MISFET(下文中稱為“PM0S”或“PFET”裝置)及η溝道MISFET(下文中稱為“NM0S”或“NFET”裝置)來實施，如同可使用BiCMOS(雙極互補金屬氧化物半導(dǎo)體)制作過程來形成，但應(yīng)了解，本發(fā)明不限于此類晶體管裝置及/或此制作過程，且如所屬領(lǐng)域的技術(shù)人員將在考慮到本文中的教示時理解，可類似地采用其它合適的裝置，例如(舉例來說)橫向擴散的金屬-氧化當(dāng)前第1頁1 2 3 4 5 6