專(zhuān)利名稱(chēng)：半導(dǎo)體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，特別是涉及一種柱狀凸塊結(jié)構(gòu)與其制法。
背景技術(shù)：
對(duì)于高階電子電路，特別是對(duì)于在半導(dǎo)體制造工藝中作為集成電路(integrated circuits, ICs)的電路而言，需要使用一柱狀物(pillar)或圓柱狀物(column)位于集成電路端點(diǎn)(terminal)之上，以形成一柱狀焊料凸塊(pillar solder bump)或圓柱狀焊料凸塊(column solder bump)或焊接圓柱接觸(solder column contact)。在一封裝(packaging)或?qū)Ь€(interconnection)的現(xiàn)有倒裝芯片(flip chip)方法中， 焊料凸塊(solder bump)用于將一單晶集成電路(其中該單晶集成電路(monolithic IC)可能是一具有有源或無(wú)源電路元件及連接點(diǎn)(connections)形成于其上的硅基板， 或者也可能是其他半導(dǎo)體基材，包括砷化鎵(gallium arsenide, GaAs)、絕緣層上覆硅 (silicon-on-insulator, S0I)及 錯(cuò)(silicon germanium))白勺夕卜部端；點(diǎn)(external terminal)耦合至一封裝基板或電路板。有時(shí)候也會(huì)加入一中介層(interposer)，并將集成電路固定于中介層上，接著再將具有集成電路的中介層固定于該電路板或封裝基板上。 中介層用于提供裸片(die)與應(yīng)力消除裝置(stress relief)較佳的熱匹配性(thermal matching)。這些集成電路元件可能具有數(shù)十個(gè)或數(shù)百個(gè)輸入及輸出端點(diǎn)，這些端點(diǎn)用于接收或傳送信號(hào)及/或耦合至電源供應(yīng)連接點(diǎn)。在某些集成電路設(shè)計(jì)中，這些端點(diǎn)設(shè)置于集成電路的周邊位置，并且遠(yuǎn)離有源電路(active circuitry) 0在較高階或較復(fù)雜的集成電路中，這些端點(diǎn)可設(shè)置于有源區(qū)域之上，并且位于集成電路內(nèi)部的有源元件之上。在存儲(chǔ)器集成電路中，有時(shí)候會(huì)使用一中心墊(center-pad)。在一倒裝芯片應(yīng)用中，集成電路是以面朝下(翻轉(zhuǎn))的方向設(shè)置于基板上。端點(diǎn)開(kāi)口形成于一保護(hù)絕緣層中，其中該保護(hù)絕緣層又稱(chēng)為鈍化層且位于包括集成電路的晶片上，其中鈍化層位于集成電路元件的表面上。集成電路的導(dǎo)電性輸入/輸出端點(diǎn)暴露于這些開(kāi)口中。焊料(包括無(wú)鉛焊接材料)凸塊、焊接圓柱(solder column)或焊球設(shè)置于這些端點(diǎn)之上。可利用導(dǎo)電材料自集成電路的表面延伸，以形成半球狀或圓柱狀焊料凸塊。這些焊料凸塊或焊接圓柱接著用于形成集成電路的外部接觸。這些焊料凸塊可利用“晶片規(guī)模 (wafer scale) ”或“晶片等級(jí)(wafer level) ”工藝方法形成于完整的集成電路上，或者， 可在晶片切割成個(gè)別的集成電路元件(又稱(chēng)為晶塊，dice)之后加入焊料連接點(diǎn)(solder connector)。目前，采用晶片等級(jí)(wafer level)的凸塊加工(bumping operation)技術(shù)有逐漸增加的趨勢(shì)?？傊粺岷附踊睾腹に?thermal solder reflow process)通常會(huì)使焊料凸塊熔化隨后回焊，以完成倒裝芯片集成電路與基板之間的機(jī)械接觸與電性接觸。基板可能是樹(shù)脂或環(huán)氧化物、層壓板(laminated board)、薄膜、印刷電路板或是其他硅元件。在熱回焊(thermal reflow)的過(guò)程中，焊料凸塊、焊球或焊接圓柱(這些焊料可能是含鉛焊料或無(wú)鉛焊料)先熔化隨后冷卻，借以在集成電路的端點(diǎn)與基板之間形成永久機(jī)械性固定且電性導(dǎo)通的連接。已結(jié)合的倒裝芯片集成電路與基板接著被封裝成一單一集成電路。一般而言，可采用球狀柵格陣列封裝(ball grid array)或針腳柵格陣列封裝(pin grid array) 完成這些倒裝芯片封裝。另外，在一多晶模塊中，倒裝芯片可與其他同為倒裝芯片的集成電路結(jié)合，或者可以使用焊線接合(wire bond connection)。例如，有時(shí)候存儲(chǔ)器元件，例如快閃非易失性元件(FLASH nonvolatile device)，以及利用快閃元件進(jìn)行程序或數(shù)據(jù)存儲(chǔ)的處理器(processor)，兩者結(jié)合在單一封裝元件之中。集成電路元件可利用一較大的基板、中介層或電路板采取垂直堆疊或水平并排的方式設(shè)置。在目前的晶片等級(jí)(wafer level)工藝中，晶片通常通過(guò)一晶片規(guī)模(wafer scale)的程序進(jìn)行凸塊加工。至少直到焊料凸塊完全形成于晶片的每一個(gè)元件上，該晶片被視為一個(gè)單位進(jìn)行處理，接著可進(jìn)行一切割程序，以將集成電路分割成個(gè)別的晶塊 (dice)或裸片(dies)。之后這些經(jīng)過(guò)凸塊接合的裸片各自進(jìn)行加工處理。在一倒裝芯片應(yīng)用中，翻轉(zhuǎn)裸片使其面向封裝基板或中介層，并將焊料凸塊對(duì)準(zhǔn)位于基板上的焊接墊 (solder pad)，進(jìn)行一熱回焊(thermal reflow)工藝使焊料凸塊熔化，在裸片(die)的端點(diǎn)與基板的端點(diǎn)之間形成一電性及機(jī)械性連接，借此完成組裝(assembly)程序。組裝 (assembly)程序通常包括在回焊之后添加一底部填充(underfill，UF)材料，借以在該元件使用時(shí)所產(chǎn)生的熱循環(huán)過(guò)程中更進(jìn)一步地保護(hù)焊接連接點(diǎn)。由于工業(yè)界進(jìn)一步地推動(dòng)晶片級(jí)工藝(wafer level processing，WLP)，導(dǎo)致在晶片等級(jí)下實(shí)施的封裝步驟增加，因此在對(duì)個(gè)別晶塊實(shí)施的封裝步驟隨之減少。然而，各種晶片等級(jí)及裸片加工等級(jí)的步驟目前仍受到采用。最近，半導(dǎo)體工業(yè)已趨向采用“無(wú)鉛(lead free) ”封裝及無(wú)鉛元件連接點(diǎn)技術(shù)。 此趨勢(shì)逐漸致使廠商采用無(wú)鉛焊料凸塊及無(wú)鉛焊球形成集成電路與封裝之間的連接。這些無(wú)鉛焊料由錫(tin)或錫合金(tin alloy)所組成，其中錫合金包括，例如銀(silver)、鎳 (nickel)、銅(copper)或其他材料。這些無(wú)鉛焊料成分為共熔的(eutectic)，亦即，其中所有材料皆具有一相同的熔點(diǎn)。相較于使用含鉛焊料或焊球，使用無(wú)鉛焊料對(duì)環(huán)境、從業(yè)人員以及消費(fèi)者皆較為安全。然而，使用無(wú)鉛焊料的焊接連接點(diǎn)的品質(zhì)與可靠度始終無(wú)法滿(mǎn)足需求。此外，當(dāng)元件尺寸持續(xù)下降，集成電路上的端點(diǎn)的腳距(pitch)也隨之降低。相鄰?fù)箟K之間的橋接(bridging)現(xiàn)象將導(dǎo)致電性短路。另外，焊料凸塊容易受到機(jī)械應(yīng)力而變形，因此在倒裝芯片基材組裝的完成品中的凸塊高度可能不一致，且凸塊經(jīng)過(guò)再熔解與回焊程序之后，凸塊之間的間距可能也不均等。再者，在密集腳距的元件中使用底部填充 (underfill,UF)與焊料凸塊，將于底部填充(underfill，UF)材料中留下孔隙(void)，進(jìn)而產(chǎn)生其他問(wèn)題，例如龜裂(cracking)及熱點(diǎn)(hot spot)等等。對(duì)于腳距較密集的元件而言，解決方法之一為利用具有焊料(通常為無(wú)鉛焊料) 頂蓋(solder cap)的銅或其他導(dǎo)電柱狀結(jié)構(gòu)取代焊料凸塊。除了銅(Cu)之外，也可使用其他導(dǎo)電性材料，例如鎳(Ni)、金(Au)及鈀(palladium，Pd)等等，此外，也可使用上述材料的合金。這些導(dǎo)電柱狀結(jié)構(gòu)形成一種稱(chēng)為“銅柱凸塊(copper pillar bump) ”的連接點(diǎn)。銅柱凸塊也可包括銅合金及其他含銅導(dǎo)電體，或者此種柱狀凸塊可由其他導(dǎo)電材料組成。此種柱狀凸塊的優(yōu)點(diǎn)之一在于導(dǎo)電柱狀結(jié)構(gòu)不會(huì)在回焊(reflow)的過(guò)程中完全變形。焊料頂蓋形成一在熱回焊(thermal reflow)過(guò)程中會(huì)熔化的球狀頂端，而導(dǎo)電圓柱的柱狀部分則維持其原有形狀。此種銅柱的導(dǎo)熱性較現(xiàn)有的焊料凸塊更佳，因此可增加熱量的傳輸。相較于現(xiàn)有的焊料凸塊，此種直徑較窄的銅柱可應(yīng)用于腳距較密集的陣列，而不會(huì)產(chǎn)生因橋接效應(yīng)所引起的短路，同時(shí)也可避免其他問(wèn)題，例如凸塊高度不均。由于集成電路元件的尺寸持續(xù)縮小，端點(diǎn)之間的腳距以及相對(duì)應(yīng)的柱狀凸塊之間的腳距也將持續(xù)降低。隨著端點(diǎn)之間的腳距持續(xù)降低，可以預(yù)期的是，對(duì)于使用柱狀凸塊時(shí)因熱應(yīng)力(thermal stresses) 所引起的各種問(wèn)題將隨之增加。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種半導(dǎo)體裝置，包括一半導(dǎo)體基板，其中該半導(dǎo)體基板具有至少一輸入/輸出端點(diǎn)位于其表面之上；一柱狀結(jié)構(gòu)設(shè)置位于該至少一輸入/輸出端點(diǎn)之上，其中該柱狀結(jié)構(gòu)包括一底端部分接觸該輸入/輸出端點(diǎn)；一上段部分具有一第一寬度；以及一基底部分位于該底端部分之上并具有一大于該第一寬度的第二寬度。本發(fā)明也提供一種半導(dǎo)體裝置的制法，包括以下步驟形成輸入/輸出端點(diǎn)于一半導(dǎo)體基板的一側(cè)表面上，以作為一外部連接點(diǎn)；沉積一鈍化層位于該輸入/輸出端點(diǎn)之上；圖案化該鈍化層以形成開(kāi)口，以暴露該輸入/輸出端點(diǎn)的一部分；沉積一籽晶層位于該鈍化層之上；沉積一光致抗蝕劑層位于該籽晶層之上；顯影該光致抗蝕劑層以于該光致抗蝕劑層中形成光致抗蝕劑開(kāi)口位于該輸入/輸出端點(diǎn)之上；圖案化該光致抗蝕劑開(kāi)口的底端部分，以形成鳥(niǎo)喙?fàn)顖D樣位于該開(kāi)口的底部，該鳥(niǎo)喙?fàn)顖D樣自該開(kāi)口向外延伸；以及形成一導(dǎo)電材料于該光致抗蝕劑開(kāi)口之中；其中該導(dǎo)電材料形成一柱狀結(jié)構(gòu)自該籽晶層向上延伸，其中該柱狀結(jié)構(gòu)包括一上段部分具有一第一寬度，以及一基底部分具有大于該第一寬度的一第二寬度。本發(fā)明另提供一種半導(dǎo)體裝置的制法，包括以下步驟形成輸入/輸出端點(diǎn)于一半導(dǎo)體基板的一側(cè)表面上，以作為一外部連接點(diǎn)；沉積一鈍化層位于該輸入/輸出端點(diǎn)之上；圖案化該鈍化層以形成開(kāi)口，以暴露該輸入/輸出端點(diǎn)的一部分；沉積一光致抗蝕劑層位于該鈍化層之上；顯影該光致抗蝕劑層以于該光致抗蝕劑層中形成光致抗蝕劑開(kāi)口位于該輸入/輸出端點(diǎn)之上，其中該光致抗蝕劑開(kāi)口的作用在于定義出一基底部分及一上段部分；以及形成一導(dǎo)電材料于該光致抗蝕劑開(kāi)口之中；其中該導(dǎo)電材料形成一柱狀結(jié)構(gòu)自該籽晶層向上延伸，其中該柱狀結(jié)構(gòu)包括一上段部分具有一第一寬度，以及一基底部分位于該鈍化層之上，其中該基底部分具有大于該第一寬度的一第二寬度。本發(fā)明能夠減少或解決使用現(xiàn)有柱狀凸塊時(shí)，因材料中的熱應(yīng)力所引起的各種問(wèn)題。此外，焊接柱狀凸塊的成品形成細(xì)微間距(fine Pitch)封裝焊料連接，此結(jié)構(gòu)比現(xiàn)有技術(shù)更具可靠度(reliable)。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。


圖1為一剖面圖，用以說(shuō)明本發(fā)明一實(shí)施例的柱狀凸塊結(jié)構(gòu)。圖2為一剖面圖，用以說(shuō)明本發(fā)明形成圓柱狀凸塊的實(shí)施例的中間工藝結(jié)構(gòu)。
圖3為一剖面圖，用以說(shuō)明本發(fā)明圖2進(jìn)行后續(xù)工藝的結(jié)構(gòu)。圖4為一剖面圖，用以說(shuō)明本發(fā)明圖3進(jìn)行后續(xù)工藝的結(jié)構(gòu)。圖5為一剖面圖，用以說(shuō)明本發(fā)明圖4進(jìn)行后續(xù)工藝的結(jié)構(gòu)。圖6為一剖面圖，用以說(shuō)明本發(fā)明形成圓柱狀凸塊的另一實(shí)施例的中間工藝結(jié)構(gòu)。圖7為一剖面圖，用以說(shuō)明本發(fā)明形成圓柱狀凸塊的又一實(shí)施例的中間工藝結(jié)構(gòu)。圖8為一表格，用以比較現(xiàn)有柱狀凸塊與本發(fā)明柱狀凸塊的失效模式評(píng)估 (failure mode evaluation)。主要附圖標(biāo)記說(shuō)明
61 -柱狀結(jié)構(gòu)
63 -上段圓柱狀部分
64 -斜角區(qū)域
65 -基底部分
66 -底部矩形部分
67 -外部?jī)A斜表面
Hl -基底部分高度
Wl -上段部分寬度
W2 -基底部分延長(zhǎng)寬度
73 -光致抗蝕劑層
75 -開(kāi)口
76 -端點(diǎn)
77 -半導(dǎo)體基板
79 -鈍化層
81 -阻擋層
83 -籽晶層
85 -鳥(niǎo)喙?fàn)铋_(kāi)口
91 -銅柱
93 -預(yù)焊料層
95 -焊料層
96 -矩形底端部分
101 柱狀結(jié)構(gòu)
102 基底部分
104 矩形底端部分
105 柱狀結(jié)構(gòu)
106 上段部分
Hl -基底部分高度
Wl -上段部分寬度
W2 -基底部分延長(zhǎng)寬度
W3 基底部分寬度Wl 柱狀結(jié)構(gòu)頂端寬度W3 柱狀結(jié)構(gòu)底端寬度
具體實(shí)施例方式本發(fā)明所公開(kāi)的實(shí)施例提供新穎的方法與設(shè)備，用于降低使用銅柱凸塊于封裝的集成電路中的熱應(yīng)力(thermal stresses)，通過(guò)改變銅柱的形狀，以減少或解決使用現(xiàn)有柱狀凸塊時(shí)，因材料中的熱應(yīng)力所引起的各種問(wèn)題，所有實(shí)施例將在下文中詳述。圖1為一剖面圖，顯示本發(fā)明所公開(kāi)的一柱狀結(jié)構(gòu)61的第一實(shí)施例。需注意的是， 在本實(shí)施例及整篇說(shuō)明書(shū)中，剖面圖用以顯示柱狀結(jié)構(gòu)的實(shí)施例；然而，這些柱狀結(jié)構(gòu)為環(huán)狀。此外，整篇說(shuō)明書(shū)中提及“垂直”及“矩形(rectangular)”等辭匯，是廣義地包括在半導(dǎo)體制造工藝范圍內(nèi)所形成的大體上垂直及大體上矩形(rectangular)的特征。柱狀結(jié)構(gòu)61的上段部分(upper portion)63形成于一較寬的基底部分(kise portion)之上，其中該基底部分位于圖中虛線區(qū)域內(nèi)并且標(biāo)示為65?；撞糠?5的傾斜外部表面(sloped exterior surface)67自較寬的基底部分65向上傾斜至上段圓柱狀部分(upper columnar portion) 63?；撞糠?65 的夕卜部表面(exterior surface) 67 與上段圓柱狀部分63的垂直邊于區(qū)域64以一大于90°的角度相交?；撞糠?5的剖面為一梯形狀結(jié)構(gòu)。一底部矩形部分66位于梯形狀基底65的下方。此底部部分66向下延伸至集成電路的端點(diǎn)(圖中未顯示)。針對(duì)采用本實(shí)施例的柱狀結(jié)構(gòu)形狀而完成組裝的集成電路，利用各種材料進(jìn)行熱應(yīng)力的相關(guān)研究，結(jié)果顯示對(duì)大多數(shù)的層狀結(jié)構(gòu)而言，例如超低介電常數(shù)(extreme Iowk dielectric, ELK)(under bump metallization, UBM) (underfill, UF)、預(yù)焊料(pre-solder)及焊料凸塊，采用本實(shí)施例中如圖1所示的柱狀結(jié)構(gòu)形狀，所觀察到的熱應(yīng)力較采用現(xiàn)有技術(shù)的現(xiàn)有柱狀結(jié)構(gòu)形狀的熱應(yīng)力更低。在圖1中，實(shí)施例61可以是，例如，一柱狀結(jié)構(gòu)，其上段部分(upper portion)63具有一寬度Wl約為85 μ m。基底部分65的剖面形成一梯形?；撞糠?5較上段圓柱狀部分 (upper columnar portion)63略寬。在本實(shí)施例(僅用于示范而非限制)中，基底具有一延長(zhǎng)部分，其中該延長(zhǎng)部分在剖面圖的兩側(cè)各較其上方的圓柱狀部分(columnar portion) 延長(zhǎng)一寬度W2。在一實(shí)施例中，W2為5μπι，本實(shí)施例中基底部分65的寬度為95μπι。因此基底部分的寬度較上段部分的寬度大10% ；且基底部分的寬度大于上段部分的寬度的程度可多于或少于10%。此外，相較于上段部分，基底部分65的高度相當(dāng)小；在本實(shí)施例中，高度Hl約為3 μ m?；撞糠值耐獠?jī)A斜表面(exterior sloped surface) 67自基底部分65 最寬的部分向上傾斜至圓柱狀上段部分(columnar upper portion) 63，并且與圓柱狀上段部分(columnar upper portion) 63的垂直邊相交于斜角區(qū)域64，且具有一相交角度大于 90°。上段部分的高度、寬度以及基底(base)的寬度可依本實(shí)施例進(jìn)行相當(dāng)程度的修改。 例如，高度Hl可為2-10 μ m。例如，寬度Wl可為50-110 μ m。寬度W2可為基底寬度Wl的約5%。例如，寬度W2的變化范圍可為5-11 μ m。圖2為一剖面圖，顯示形成圖1的柱狀結(jié)構(gòu)的一中間工藝步驟。在圖2中，光致抗蝕劑73經(jīng)過(guò)沉積、曝光及顯影，并且形成一開(kāi)口 75于半導(dǎo)體基板77之上。一集成電路可CN 102386158 A
說(shuō)明書(shū)
6/10 頁(yè)
形成于半導(dǎo)體基板77之中。端點(diǎn)76通過(guò)一位于鈍化層(passivation layer)79之中的開(kāi)口而得以暴露在外，其中該端點(diǎn)76耦合至位于集成電路中的電路(圖中未顯示)，以形成一電性連接至電路。鈍化層(passivation layer) 79為一介電材料(dielectric)，例如聚酰亞胺(polyimide)、氮化物(nitride)、氧化物(oxide)或其他用于鈍化的材料。阻擋層(barrier layer) 81沉積于基板77 (在此一工藝步驟中可能仍為晶片型態(tài)，或?yàn)橐华?dú)立的裸片)之上，且一籽晶層(seed layer)83濺鍍或沉積于阻擋層之上；這些層狀構(gòu)造共同形成一凸塊底層金屬(under bump metallization, UBM)層。光致抗蝕劑因此形成一垂直圓柱狀的開(kāi)口，并且使籽晶層83之上段表面的選定部分得以暴露在外。在一典型的實(shí)施例中，用以形成銅柱的籽晶層通常也是銅或銅合金，因此通常會(huì)在表面上形成氧化銅(copper oxide, CuO2) 0阻擋層81與籽晶層83共同形成柱狀結(jié)構(gòu)的凸塊底層金屬(UBM)層。凸塊底層金屬(UBM)層具有多種功能。阻擋層81可提供一擴(kuò)散阻擋并提供一粘著層，以改善后續(xù)各層的粘著性。籽晶層83用于后續(xù)的電鍍步驟并且也可當(dāng)作一額外的粘著層。圖3為一剖面圖，顯示本發(fā)明所公開(kāi)的方法實(shí)施例經(jīng)過(guò)圖2之后續(xù)其他工藝步驟的結(jié)構(gòu)。在圖3中，光致抗蝕劑73具有一鳥(niǎo)喙?fàn)?bird beak)開(kāi)口 85，例如在圖中，形成于開(kāi)口 75的底部，且位于籽晶層83的上表面，其中鳥(niǎo)喙?fàn)铋_(kāi)口形成比開(kāi)口 75的上段部分更寬的基底部分。當(dāng)此開(kāi)口在后續(xù)的電化學(xué)電鍍(electrochemical plating,ECP)工藝中被銅柱所填充，將可觀察到本柱狀結(jié)構(gòu)實(shí)施例中的基底部分的梯形剖面(如圖1所示)。此外， 與現(xiàn)有技術(shù)中的凸塊底層金屬(UBM)材料相比，受到填充銅柱的基底所覆蓋的凸塊底層金屬層材料寬度較寬，因而增加位于銅柱下方的凸塊底層金屬層材料余留量。在第一方法實(shí)施例中，可在一電化學(xué)預(yù)鍍(pre-ECP)步驟中利用即時(shí)原位 (in-situ)的方法形成開(kāi)口 75的喇叭形底端部分(flared bottom portion)于光致抗蝕劑層(PR layer)73中。在稱(chēng)為“干式蝕刻(dry etch) ”的工藝中，可進(jìn)行等離子體處理， 例如利用微波或無(wú)線電波(radio frequency, RF)能量進(jìn)行氮?dú)?氫氣(N2/H2)等離子體氣體處理。對(duì)位于開(kāi)口 75底部而暴露在外的籽晶層83的上表面進(jìn)行等離子體處理，可從籽晶層移除氧化銅(CuO2),同時(shí)也將在開(kāi)口 75底部的角落形成一鳥(niǎo)喙?fàn)?bird beak)開(kāi)口。在等離子體處理之后，進(jìn)行一電化學(xué)電鍍(ECP)工藝，以低起始沉積速率(low initial deposition rate)進(jìn)行銅的沉積(例如，起始沉積速率可介于0. 1-0. 5ASD之間。單位ASD 定義為每單位面積內(nèi)的電流量，安培/平方公寸(amperes/dm squared，A/dm2))。低起始沉積速率將產(chǎn)生一缺口填補(bǔ)(gap-filling)效應(yīng)，使得欲鍍的銅柱材料能夠填充于光致抗蝕劑開(kāi)口 75與銅材料所形成的鳥(niǎo)喙?fàn)铋_(kāi)口 85之中，并且可借此在基底部分形成一梯形剖面。在另一方法實(shí)施例中，可在一電化學(xué)預(yù)鍍(pre-ECP)步驟中，利用即時(shí)原位 (in-situ)的方法形成開(kāi)口 75的喇叭形底端部分于光致抗蝕劑層(PR layer) 73中，其中即時(shí)原位(in-situ)的方法是利用濕式清潔工藝(wet clean process) 0在濕式工藝中，可使用溶液從位于開(kāi)口 75底部的籽晶層83移除氧化銅(CuO2),或是利用濕式清潔劑 (wet cleans)從籽晶層移除氧化銅(CuO2)。也可使用其他濕式清潔劑，例如稀釋的氫氟酸 (dilute HF)、食人魚(yú)(piranha)及其他清潔劑。選用濕式化學(xué)蝕刻工藝以使鳥(niǎo)喙?fàn)铋_(kāi)口區(qū)域形成于光致抗蝕劑層中。之后，以低起始沉積速率進(jìn)行電化學(xué)電鍍(ECP)工藝。本領(lǐng)技術(shù)人員應(yīng)了解，以低起始沉積速率進(jìn)行電化學(xué)電鍍(ECP)工藝，將可填充因濕式蝕刻工藝
9或濕式清潔工藝而形成于光致抗蝕劑開(kāi)口 75中的鳥(niǎo)喙?fàn)铋_(kāi)口(如圖3所示的區(qū)域85)。此鳥(niǎo)喙?fàn)铋_(kāi)口將因缺口填補(bǔ)(gap-filling)效應(yīng)而受到填補(bǔ)，并且可借此形成梯形的銅柱基底部分。對(duì)于本濕式工藝的實(shí)施例而言，可通過(guò)改變用于氧化物清潔步驟的化學(xué)作用而在光致抗蝕劑層73中創(chuàng)造出如鳥(niǎo)喙?fàn)顖D樣，圖3所示的區(qū)域85。進(jìn)行缺口填補(bǔ)的電化學(xué)電鍍 (ECP)工藝之后，以正常的起始沉積速率進(jìn)行電化學(xué)電鍍(ECP)工藝，以形成銅柱的其余部分。在又一方法實(shí)施例中，可在光致抗蝕劑工藝中利用光致抗蝕劑顯影步驟于開(kāi)口 75 底部產(chǎn)生鳥(niǎo)喙?fàn)铋_(kāi)口區(qū)域85。在光致抗蝕劑73形成的工藝中，通過(guò)刻意散焦(defocusing) 與曝光不足(underexposure)，在光致抗蝕劑層中可產(chǎn)生鳥(niǎo)喙?fàn)顓^(qū)域85于開(kāi)口之中。此方法實(shí)施例的優(yōu)點(diǎn)在于不需要額外的掩模(mask)步驟及額外的化學(xué)品或等離子體處理步驟，因此其在實(shí)施銅柱形成工藝的成本非常低。在開(kāi)口 75的底部形成如區(qū)域85的鳥(niǎo)喙?fàn)铋_(kāi)口之后，以低起始沉積速率(low initial deposition rate)進(jìn)行缺口填補(bǔ)的電化學(xué)電鍍(ECP)工藝，使銅柱材料能夠填充于開(kāi)口 75底部的鳥(niǎo)喙?fàn)钛由觳糠种?。圖4為一剖面圖，經(jīng)過(guò)圖3的后續(xù)其他工藝步驟的結(jié)構(gòu)。利用電化學(xué)電鍍(ECP) 工藝使銅柱91形成于籽晶層83暴露的表面之上，其中銅柱91可由下列材料所組成，包括銅及其合金，或是其他導(dǎo)電金屬及其合金，以及上述材料的組合?？衫庙斏w(cap)材料覆蓋于銅柱之上，頂蓋(cap)材料包括例如鎳(Ni)、鈀(palladium, Pd)、鉬(platinum, Pt)、金(Au)等等，此外，也可使用上述材料的合金，例如無(wú)電鍍鎳鈀浸金(electroless nickel, electroless palladium, immersion gold,ENEPIG)或無(wú)電鍵銀浸金(electroless nickel, immersion gold, ENEPIG)；此層可視需要實(shí)施，且未顯示于圖中?？尚纬深A(yù)焊料層93于銅柱91的上表面之上。此層可通過(guò)電鍍(plating)、濺鍍(sputtering)、印刷 (printing)或其他物理氣相沉積法(physical vapor deposition, PVD)或化學(xué)氣相沉積法 (chemical vapor deposition, CVD)形成。接著形成焊料層95 ；其可通過(guò)電化學(xué)電鍍(ECP) 工藝進(jìn)行電鍍，例如利用預(yù)焊料層作為籽晶層。也可利用其他方法形成焊料層95。焊料層 95可為含鉛焊料(例如鉛(pb)或鉛/錫合金(pb/Sn))、無(wú)鉛焊料(例如錫(Sn)、錫/銀合金(Sn/Ag)、錫/銀/銅合金(Sn/Ag/Cu))或其他常被利用作為無(wú)鉛焊料的共熔(eutectic) 材料。圖5顯示銅柱凸塊91經(jīng)過(guò)圖4的后續(xù)其他工藝步驟的結(jié)構(gòu)。在圖4到圖5的轉(zhuǎn)變中，通過(guò)例如灰化(ashing)或其他現(xiàn)有的光致抗蝕劑剝除方法將光致抗蝕劑73剝除，并且選擇性地蝕刻包括籽晶層(seed layer)83及阻擋層81的凸塊底層金屬層(under bump metallization layer)，以從鈍化層(passivation layer) 79之上移除多余的材料。經(jīng)過(guò)以上工藝所完成的柱狀凸塊包括柱狀結(jié)構(gòu)91、預(yù)焊料93及焊料95，柱狀凸塊將繼續(xù)進(jìn)行一熱回焊(thermal reflow)步驟，以形成帶有球狀或凸塊狀焊料頂蓋的柱狀凸塊。圖6為一剖面圖，顯示另一圓柱形柱狀凸塊的實(shí)施例。在圖6中，柱狀結(jié)構(gòu)105在基底部分(虛線所包圍的矩形，其標(biāo)號(hào)為10 具有最大的寬度，其兩側(cè)各自有一寬度為W2 的矩形延伸部分自中心部分向外延伸，且柱狀結(jié)構(gòu)105的上段部分106具有垂直方向的延伸部分延伸至圓柱形柱狀凸塊105的頂端?；撞糠?02較頂端部分寬約10%或更多或更少，基底部分具有矩形延伸部分位于相對(duì)的兩端，且各自向外，以延伸基底部分的寬度。自基底部分102向下延伸的矩形底端部分104為填充于鈍化層(passivation layer)中開(kāi)口(圖中未顯示)的柱狀結(jié)構(gòu)部分，底端部分104的功能在于接觸位于其下方的端點(diǎn)(圖中也未顯示)。因此，基底部分102位于鈍化層(passivation layer)、凸塊底層金屬層材料及底端部分104之上，而底端部分104位于端點(diǎn)之上并與端點(diǎn)接觸。在一非限制性的實(shí)施例中，柱狀結(jié)構(gòu)寬度Wl約為85 μ m?；撞糠?02兩端的延伸部分各自具有一寬度W2約為5 μ m，因此在本實(shí)施例中，矩形基底部分具有一寬度W3約為95 μ m。高度Hl可為，例如 3μπι。如同圖1所述，在不同的實(shí)施例中也可采用其他的高度及寬度，這些實(shí)施例僅用于示范而非加以限制。例如，高度Hl可為2-10 μ m。例如，寬度Wl可為50-110 μ m。寬度W2約為基底寬度Wl的5%。例如，寬度W2的變化范圍可為5-11 μ m。形成圖6所示的圓柱形柱狀結(jié)構(gòu)105的工藝可通過(guò)兩階段光致抗蝕劑工藝實(shí)施。 此兩階段光致抗蝕劑工藝的實(shí)施是通過(guò)沉積一第一光致抗蝕劑層，并且先圖案化將形成基底部分的較寬開(kāi)口，接著圖案化一第二光致抗蝕劑層并在其上形成一開(kāi)口，其中該開(kāi)口具有一較窄的寬度，用以定義出上段部分于其上，借此建構(gòu)出完整的柱狀結(jié)構(gòu)。光致抗蝕劑工藝之后，最后通過(guò)電化學(xué)電鍍(ECP)工藝對(duì)該柱狀結(jié)構(gòu)進(jìn)行電鍍，以完成該柱狀結(jié)構(gòu)。由于基底部分的高度Hl足夠大，因此不需要“缺口填補(bǔ)(gap-filling) ”或低起始沉積速率的電化學(xué)電鍍(ECP)步驟。電化學(xué)電鍍(ECP)工藝將對(duì)基底部分102進(jìn)行電鍍，并且接著形成柱狀結(jié)構(gòu)105的上段部分106，如圖6所示。圖7為一剖面圖，顯示本發(fā)明所公開(kāi)的又一實(shí)施例。在此實(shí)施例中，可使用具有一般梯形的柱狀結(jié)構(gòu)101。由于本實(shí)施例也是基底部分較寬，因此相較于使用現(xiàn)有的圓柱形柱狀凸塊，可減少各不同層材料之間的熱應(yīng)力(thermal stresses) 0柱狀結(jié)構(gòu)101具有傾斜的側(cè)邊，自底部最寬的部分沿著傾斜的側(cè)邊連續(xù)地朝著頂端部分向上延伸，且傾斜的側(cè)邊形成一連續(xù)的表面。在剖面圖中，柱狀結(jié)構(gòu)101為一梯形。自柱狀結(jié)構(gòu)101的基底向下延伸的矩形底端部分96為填充于鈍化層(passivation layer)中開(kāi)口(圖中未顯示)的柱狀結(jié)構(gòu)部分，底端部分96的功能在于接觸位于其下方的端點(diǎn)(圖中也未顯示)。在一僅用于示范而非加以限制的實(shí)施例中，柱狀結(jié)構(gòu)101的頂端可具有一寬度Wl約為85 μ m,而柱狀結(jié)構(gòu)101的底端可具有一寬度W3約為95 μ m。使基底部分較寬的其他種元件安排方式，以及具有如圖7所示的傾斜側(cè)邊，皆可視為其他實(shí)施例。在此所公開(kāi)的任何實(shí)施例，其柱狀結(jié)構(gòu)的尺寸可加以變更，并且可依照工藝的尺寸等級(jí)進(jìn)行等比例的調(diào)整。例如，寬度Wl的變化范圍可為50-110μπι。寬度W3約為基底寬度Wl的110-130%，因此，例如，寬度W3的變化范圍可為55-130 μ m。圖7的柱狀結(jié)構(gòu)101實(shí)施例可在光致抗蝕劑工藝中利用光刻散焦 (photolithographic defocus)及曝光能量變化而形成。其中柱狀結(jié)構(gòu)101的傾斜側(cè)邊自接近底端的最寬部分向上延伸至頂端部分。此傾斜側(cè)邊是通過(guò)在光致抗蝕劑工藝中利用刻意地散焦及改變曝光能量而形成。在進(jìn)行曝光及顯影步驟之后，利用如上述的電化學(xué)電鍍 (ECP)工藝對(duì)柱狀結(jié)構(gòu)進(jìn)行電鍍，隨后柱狀結(jié)構(gòu)的形狀依照光致抗蝕劑層中的開(kāi)口形狀而固定其形狀。圖6及圖7實(shí)施例可在不需要使用電鍍(electroplating)的條件下形成，可使用，例如，柱狀無(wú)電鍍(electroless plating)及無(wú)籽晶沉積(seedless deposition)等方法形成。由于這些實(shí)施例并不包括如圖1實(shí)施例所示的鳥(niǎo)喙?fàn)顖D樣，因此不需要借助低起始沉積速率產(chǎn)生的缺口填補(bǔ)(gap-filling)效應(yīng)。
為了將本發(fā)明各個(gè)實(shí)施例所公開(kāi)的柱狀結(jié)構(gòu)與使用現(xiàn)有的圓柱形柱狀結(jié)構(gòu)相比較，圖8以表格形式列出歸一化應(yīng)力(normalized stress)的計(jì)算結(jié)果。鑒別許多柱狀結(jié)構(gòu)形成于測(cè)試裝置上的歸一化應(yīng)力(normalized stress)，可針對(duì)裝置進(jìn)行分類(lèi)和評(píng)價(jià)。超低介電常數(shù)(extreme low-k,ELK)材料的脫層(delamination)被確認(rèn)為最常發(fā)生，因此也是最具象征性的失效模式。其他失效模式也已確認(rèn)，包括發(fā)生于凸塊底層金屬(UBM)層、鈍化層(passivation)、焊料凸塊(表中以BUMP表示)層、預(yù)焊料層及底部填充(underfill，UF) 層的脫層。用于評(píng)估的溫度條件也顯示于表中，若非在25°C的熱回焊(thermal reflow)之后，就是在最高溫(125°C )或最低溫(55°C )的熱循環(huán)測(cè)試(thermal cycle test)之后進(jìn)行評(píng)估。在表格登錄的準(zhǔn)備過(guò)程中，每一個(gè)的應(yīng)力項(xiàng)目(catergory)數(shù)值皆須進(jìn)行歸一化 (normalized)，因此將現(xiàn)有的柱狀凸塊的應(yīng)力值設(shè)定為1.00。表中的任何一個(gè)應(yīng)力項(xiàng)目的數(shù)值小于1.00，代表該項(xiàng)目相較于現(xiàn)有技術(shù)已得到改善。在圖8的表格的第一列中，顯示出最重要的失效模式，超低介電常數(shù)(ELK)材料的脫層(delamination)，可用以比較包括現(xiàn)有技術(shù)與本發(fā)明的各實(shí)施例所使用的各種柱狀結(jié)構(gòu)形狀。圖1所顯示的具有梯形基底的實(shí)施例，其超低介電常數(shù)(ELK)材料失效模式的數(shù)值為0.91。與現(xiàn)有技術(shù)相較已得到改善。同樣地，圖6所顯示的具有矩形基底的柱狀結(jié)構(gòu)， 其超低介電常數(shù)(ELK)材料脫層失效模式與現(xiàn)有技術(shù)相較也得到改善。表格的最后一欄為圖7所顯示的具有傾斜側(cè)邊與寬基底的柱狀結(jié)構(gòu)，其超低介電常數(shù)(ELK)材料脫層失效比率與現(xiàn)有技術(shù)相較也得到改善。本發(fā)明所公開(kāi)的實(shí)施例在其他應(yīng)力項(xiàng)目方面，大多數(shù)皆較現(xiàn)有的柱狀結(jié)構(gòu)有所改善。在某些受到關(guān)注的應(yīng)力點(diǎn)方面，本發(fā)明所公開(kāi)的實(shí)施例的數(shù)值可能超過(guò)1.00，然而在最弱的失效點(diǎn)(ELK脫層及UBM脫層)方面，本發(fā)明所公開(kāi)的實(shí)施例較現(xiàn)有的柱狀凸塊獲得顯
著的改善。本發(fā)明所公開(kāi)的每一實(shí)施例皆具有一側(cè)視剖面圖，此側(cè)視剖面圖并非垂直地自圓柱形柱狀結(jié)構(gòu)的底部向上延伸至圓柱形柱狀結(jié)構(gòu)的頂部。相對(duì)地，每一實(shí)施例的側(cè)視剖面圖具有下列特點(diǎn)之一，包括具有一較頂部更寬的底端部分，具有至少一部分傾斜的側(cè)邊，或是在位于基底部分的兩側(cè)形成一水平的延伸部分自保持垂直的部分向外延伸。寬度較寬的基底部分位于凸塊底層金屬層(UBM layer)之上，而且由于在每一實(shí)施例中，基底部分的寬度較現(xiàn)有技術(shù)的柱狀結(jié)構(gòu)的基底部分更寬，因此位于柱狀結(jié)構(gòu)下方的凸塊底層金屬層層經(jīng)過(guò)工藝步驟之后，其面積仍然大于現(xiàn)有技術(shù)的柱狀結(jié)構(gòu)的凸塊底層金屬層，因而得以改善熱性能(thermal performance)。采用本發(fā)明所公開(kāi)的實(shí)施例的柱狀結(jié)構(gòu)，能夠有效減輕發(fā)生在現(xiàn)有技術(shù)的柱狀結(jié)構(gòu)中的熱應(yīng)力效應(yīng)(thermal stress effect) 0采用本發(fā)明所公開(kāi)的實(shí)施例的柱狀結(jié)構(gòu)，能夠降低發(fā)生在已組裝的集成電路中不同層狀結(jié)構(gòu)之間的熱應(yīng)力。采用已知的白凸塊(white bump)測(cè)試，實(shí)驗(yàn)結(jié)果顯示采用這些實(shí)施例所公開(kāi)的柱狀結(jié)構(gòu)形狀的整列銅柱凸塊，并未于凸塊中偵測(cè)到失效點(diǎn)；然而，即使形成于相同的測(cè)試晶片上并且以相同的測(cè)試條件進(jìn)行測(cè)試，采用現(xiàn)有技術(shù)所述的柱狀結(jié)構(gòu)形狀的整列銅柱凸塊則存在許多熱應(yīng)力失效點(diǎn)。寬度較寬的基底部分也提供一寬度較寬的凸塊底層金屬層，因而得以進(jìn)一步降低熱應(yīng)力效應(yīng)。模擬應(yīng)力結(jié)果顯示，采用本發(fā)明所公開(kāi)的實(shí)施例的柱狀結(jié)構(gòu)，能夠降低發(fā)生
12在已組裝的集成電路中超低介電常數(shù)(ELK)材料層、鈍化層(passivation)、凸塊底層金屬 (UBM)層、凸塊層及底部填充(underfill，UF)層等不同層狀結(jié)構(gòu)的熱應(yīng)力。在一實(shí)施例中，一裝置包括一半導(dǎo)體基板，其中該半導(dǎo)體基板具有至少一輸入/ 輸出端點(diǎn)位于其表面之上；一柱狀結(jié)構(gòu)設(shè)置位于該至少一輸入/輸出端點(diǎn)之上，其中該柱狀結(jié)構(gòu)包括一底端部分接觸該輸入/輸出端點(diǎn)；一上段部分具有一第一寬度；以及一基底部分位于該底端部分之上并具有大于該第一寬度的一第二寬度。在另一實(shí)施例中，一方法包括形成輸入/輸出端點(diǎn)于一半導(dǎo)體基板的一側(cè)表面上，以作為一外部連接點(diǎn)；沉積一鈍化層位于該輸入/輸出端點(diǎn)之上；圖案化該鈍化層以形成開(kāi)口，以暴露該輸入/輸出端點(diǎn)的一部分；沉積一籽晶層位于該鈍化層之上；沉積一光致抗蝕劑層位于該籽晶層之上；顯影該光致抗蝕劑層以在該光致抗蝕劑層中形成光致抗蝕劑開(kāi)口位于該輸入/輸出端點(diǎn)之上；圖案化該光致抗蝕劑開(kāi)口的底端部分，以形成鳥(niǎo)喙?fàn)顖D樣位于該開(kāi)口的底部，該鳥(niǎo)喙?fàn)顖D樣自該開(kāi)口向外延伸；以及鍍上一層導(dǎo)電材料以填充該光致抗蝕劑開(kāi)口 ；其中該導(dǎo)電材料形成一柱狀結(jié)構(gòu)自該籽晶層向上延伸，其中該柱狀結(jié)構(gòu)包括一上段部分具有一第一寬度，以及一基底部分具有大于該第一寬度的一第二寬度。在另一實(shí)施例中，一方法包括形成輸入/輸出端點(diǎn)于一半導(dǎo)體基板的一側(cè)表面上，以作為一外部連接點(diǎn)；沉積一鈍化層位于該輸入/輸出端點(diǎn)之上；圖案化該鈍化層以形成開(kāi)口，以暴露該輸入/輸出端點(diǎn)的一部分；沉積一籽晶層位于該鈍化層之上；沉積一光致抗蝕劑層位于該籽晶層之上；顯影該光致抗蝕劑層以在該光致抗蝕劑層中形成光致抗蝕劑開(kāi)口位于該輸入/輸出端點(diǎn)之上，其中該光致抗蝕劑開(kāi)口定義出一基底部分及一上段部分；以及鍍上一層導(dǎo)電材料以填充該光致抗蝕劑開(kāi)口 ；其中該導(dǎo)電材料形成一柱狀結(jié)構(gòu)自該籽晶層向上延伸，其中該柱狀結(jié)構(gòu)包括一上段部分具有一第一寬度，以及一基底部分位于該鈍化層之上，其中該基底部分具有大于該第一寬度的一第二寬度。雖然本發(fā)明已以多個(gè)較佳實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤(rùn)飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
1權(quán)利要求
1.一種半導(dǎo)體裝置，包括一半導(dǎo)體基板，其中該半導(dǎo)體基板具有至少一輸入/輸出端點(diǎn)位于其表面之上； 一柱狀結(jié)構(gòu)設(shè)置位于該至少一輸入/輸出端點(diǎn)之上，其中該柱狀結(jié)構(gòu)包括 一底端部分接觸該輸入/輸出端點(diǎn)； 一上段部分具有一第一寬度；以及一基底部分位于該底端部分之上并具有一大于該第一寬度的第二寬度。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該基底部分具有一形狀，從側(cè)視剖面圖來(lái)看， 為一梯形。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，還包括一凸塊底層金屬層位于該柱狀結(jié)構(gòu)之下， 其中該凸塊底層金屬層包括一籽晶層及一阻擋層。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該柱狀結(jié)構(gòu)包括銅。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該柱狀結(jié)構(gòu)還包括該上段部分具有垂直的側(cè)邊并且設(shè)置于該基底部分之上，該基底部分具有含有非垂直部分的側(cè)邊，其中該含有非垂直部分的側(cè)邊還包括自該基底部分的底端延伸，并且與該上段部分的該垂直側(cè)邊以一大于 90°的角度相交。
6.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該基底部分還包括矩形延伸部分自該基底部分的中心部分向外延伸，且該上段部分具有垂直的側(cè)邊。
7.一種半導(dǎo)體裝置的制法，包括以下步驟形成輸入/輸出端點(diǎn)于一半導(dǎo)體基板的一側(cè)表面上，以作為一外部連接點(diǎn)； 沉積一鈍化層位于該輸入/輸出端點(diǎn)之上； 圖案化該鈍化層以形成開(kāi)口，以暴露該輸入/輸出端點(diǎn)的一部分； 沉積一籽晶層位于該鈍化層之上； 沉積一光致抗蝕劑層位于該籽晶層之上；顯影該光致抗蝕劑層以于該光致抗蝕劑層中形成光致抗蝕劑開(kāi)口位于該輸入/輸出端點(diǎn)之上；圖案化該光致抗蝕劑開(kāi)口的底端部分，以形成鳥(niǎo)喙?fàn)顖D樣位于該開(kāi)口的底部，該鳥(niǎo)喙?fàn)顖D樣自該開(kāi)口向外延伸；以及形成一導(dǎo)電材料于該光致抗蝕劑開(kāi)口之中；其中該導(dǎo)電材料形成一柱狀結(jié)構(gòu)自該籽晶層向上延伸，其中該柱狀結(jié)構(gòu)包括一上段部分具有一第一寬度，以及一基底部分具有大于該第一寬度的一第二寬度。
8.如權(quán)利要求7所述的半導(dǎo)體裝置的制法，其中形成該導(dǎo)電材料包括以一低起始沉積速率進(jìn)行電鍍，借以將該導(dǎo)電材料填充于該鳥(niǎo)喙?fàn)铋_(kāi)口中。
9.如權(quán)利要求7所述的半導(dǎo)體裝置的制法，其中圖案化該光致抗蝕劑的底端部分包括于顯影該光致抗蝕劑時(shí)實(shí)施一散焦工藝。
10.一種半導(dǎo)體裝置的制法，包括以下步驟形成輸入/輸出端點(diǎn)于一半導(dǎo)體基板的一側(cè)表面上，以作為一外部連接點(diǎn)； 沉積一鈍化層位于該輸入/輸出端點(diǎn)之上； 圖案化該鈍化層以形成開(kāi)口，以暴露該輸入/輸出端點(diǎn)的一部分； 沉積一光致抗蝕劑層位于該鈍化層之上；顯影該光致抗蝕劑層以于該光致抗蝕劑層中形成光致抗蝕劑開(kāi)口位于該輸入/輸出端點(diǎn)之上，其中該光致抗蝕劑開(kāi)口的作用在于定義出一基底部分及一上段部分；以及形成一導(dǎo)電材料于該光致抗蝕劑開(kāi)口之中；其中該導(dǎo)電材料形成一柱狀結(jié)構(gòu)自該籽晶層向上延伸，其中該柱狀結(jié)構(gòu)包括一上段部分具有一第一寬度，以及一基底部分位于該鈍化層之上，其中該基底部分具有大于該第一寬度的一第二寬度。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制法，特別是關(guān)于一種焊料柱狀凸塊。通過(guò)電鍍導(dǎo)電材料于集成電路端點(diǎn)之上，以形成導(dǎo)電材料的柱狀物，亦即柱狀凸塊連接點(diǎn)系形成于輸出/輸入端點(diǎn)之上。柱狀凸塊的底端部分具有比上段部分更寬的寬度。柱狀凸塊的底部部分的剖面圖可形成梯形、矩形或傾斜形狀。焊料材料可形成于柱狀結(jié)構(gòu)上表面上。因此，焊接柱狀凸塊的成品形成細(xì)微間距(fine pitch)封裝焊料連接，此結(jié)構(gòu)比現(xiàn)有技術(shù)更具可靠度(reliable)。
文檔編號(hào)H01L23/488GK102386158SQ20111004945
公開(kāi)日2012年3月21日 申請(qǐng)日期2011年2月28日 優(yōu)先權(quán)日2010年8月30日
發(fā)明者劉重希, 呂文雄, 周孟緯, 林國(guó)誠(chéng), 林正忠, 陸德源, 黃英叡, 黃見(jiàn)翎 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司