專利名稱：限幅器以及采用限幅器的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用半導(dǎo)體薄膜制作的限幅器。更確切地說，本發(fā)明涉及到采用限幅器的能夠進行無線通信的半導(dǎo)體器件。
背景技術(shù)：
能夠進行無線數(shù)據(jù)通信的諸如ID芯片或IC卡之類的半導(dǎo)體器件，已經(jīng)在各種領(lǐng)域內(nèi)得到了實際使用，且作為一種新的通信信息終端而有望進一步擴展其市場。ID芯片也被稱為無線標簽、RFID(射頻識別)標簽、或IC標簽。目前被實際使用的ID芯片和IC卡各具有天線和利用半導(dǎo)體襯底制作的集成電路。ID芯片或IC卡能夠經(jīng)由無線電波而與讀出器/寫入器進行通信。具體地說，集成電路利用從讀出器/寫入器發(fā)射的無線電波在天線中產(chǎn)生的AC電壓而工作，且從集成電路輸出的信號被用于天線的負載調(diào)制，信號從而能夠被發(fā)射到讀出器/寫入器。

發(fā)明內(nèi)容
從讀出器/寫入器發(fā)射的無線電波的強度取決于標準；因此，ID芯片或IC卡的天線中產(chǎn)生的AC電壓幅度通常都在預(yù)定的范圍內(nèi)。但若ID芯片或IC卡被暴露于由例如來自外部電子裝置的不希望有的輻射所造成的超過此標準的大幅度無線電波，則在天線中就出現(xiàn)超過預(yù)定范圍的過量AC電壓。當(dāng)集成電路的半導(dǎo)體元件中流動的電流隨著這一過量 AC電壓而急劇增大時，集成電路就可能由于介質(zhì)擊穿而被損壞。特別是近年來，半導(dǎo)體元件的承受電壓由于其小型化而趨向于減小。因此，配備有過流保護電路的ID芯片或IC卡，對于改善其可靠性是極為有效的。限幅器是一種幅度限制器，它將輸出電壓保持為不超過預(yù)定的電壓(極限電壓)，而不管輸入電壓如何，這是一種用于上述過流保護的電路。圖20A是電路圖，示出了限幅器的一般例子。附圖標記1901表示電阻器，1902表示其柵極(G)和漏極(D)彼此連接的(連接成二極管的)晶體管。來自輸入端子的電壓 Vin被饋送到電阻器1901的兩個端子中的第一端子。晶體管1902的柵極和漏極被連接到電阻器1901的第二端子，晶體管的源極⑶被饋以諸如地(GND)之類的恒定電壓。電阻器 1901第二端子處的電壓對應(yīng)于限幅器輸出端子處的電壓Vout。根據(jù)上述結(jié)構(gòu)，即使過量的電壓Vin從輸入端子被輸入，正向偏置電流也在晶體管1902中流動，輸出端子處的電壓Vout從而能夠被保持為不大于極限電壓。但由于此極限電壓依賴于連接成二極管的晶體管的特性，故難以精確地控制此極限電壓。圖20B示出了晶體管1902的漏極-源極電壓Vds與漏極電流Id之間的關(guān)系。正向電壓降Vf依賴于晶體管1902的閾值電壓Vth。在圖20A所示限幅器的情況下，極限電壓等于正向電壓降Vf，因此，閾值電壓Vth的變化對極限電壓的變化有直接的影響。因此，當(dāng)晶體管1902的特性變化時，就難以精確地控制限幅器輸出端子處的電壓 Vout，集成電路就無法按所希望的規(guī)格工作，集成電路甚至可能由于介質(zhì)擊穿而被損壞。而且，與玻璃襯底等相比，用來形成集成電路的半導(dǎo)體襯底價格更昂貴、適應(yīng)性較差、機械強度較低。借助于減小集成電路本身的面積，機械強度能夠被提高一定程度。但在這種情況下，難以保持電路的規(guī)模，ID芯片或IC卡的用途因而受到限制。因此，若重點是保持集成電路的電路規(guī)模，則集成電路的面積不能減小太多，這就限制了機械強度的提高?？紤]到上述情況，本發(fā)明提供了一種能夠精確地控制極限電壓的限幅器。本發(fā)明還提供了一種能夠精確地控制極限電壓的半導(dǎo)體器件。而且，本發(fā)明提供了一種采用此限幅器的半導(dǎo)體器件，其中，能夠在保持電路規(guī)模的情況下提高集成電路的機械強度。本發(fā)明還提供了一種價廉的半導(dǎo)體器件。本發(fā)明的限幅器的特征在于采用具有浮柵的疊層?xùn)啪w管作為二極管。更具體地說，本發(fā)明的限幅器的特征在于具有包括一對摻雜區(qū)的半導(dǎo)體；形成在半導(dǎo)體上的第一絕緣膜；第一電極(浮柵)，此第一電極(浮柵)形成于夾在一對半導(dǎo)體摻雜區(qū)之間的區(qū)域上、以第一絕緣膜(第一柵絕緣膜)插入其間；形成在第一電極上的第二絕緣膜(第二柵絕緣膜)；以及形成在第一電極上的第二電極(控制柵)、以第二絕緣膜插入其間。本發(fā)明的限幅器的特征還在于一對摻雜區(qū)之一被電連接到第二電極。根據(jù)具有浮柵的晶體管，借助于控制積累在浮柵中的電荷量，能夠修正晶體管的閾值電壓Vth的變化。諸如ID芯片或IC卡之類的本發(fā)明的半導(dǎo)體器件，其特征在于具有配備有上述限幅器的集成電路。若薄膜晶體管(TFT)被用作晶體管，則集成電路以及限幅器中的電路也由利用半導(dǎo)體薄膜形成的半導(dǎo)體元件制造。除了集成電路之外，本發(fā)明的半導(dǎo)體器件還可以包括天線。此集成電路利用天線中產(chǎn)生的AC電壓來工作，并借助于對天線中感應(yīng)的AC電壓進行調(diào)制而將信號發(fā)射到讀出器/寫入器。此天線和集成電路可以被制作在同一個襯底上，或天線可以與集成電路分別制作，然后對其進行連接。這種天線與集成電路被制作在同一個襯底上的ID芯片也被稱為無線芯片。此集成電路可以被直接形成在襯底上，或可以在制作于襯底上之后被固定到另一襯底。優(yōu)選利用選自下列各種方法的一種方法來將集成電路固定到另一襯底，諸如其中金屬氧化物被形成在高度抗熱襯底與集成電路之間，并利用晶化來弱化此金屬氧化物，以便將集成電路從襯底取下，然后將其固定到另一襯底的方法；其中在高度抗熱襯底與集成電路之間形成剝離層，并利用激光輻照或蝕刻來清除此剝離層，以便將集成電路從襯底取下， 然后將其固定到另一襯底的方法；以及其中其上形成集成電路的高度抗熱的襯底被機械地清除，或者利用溶液或氣體進行蝕刻而從襯底取下此集成電路，再將其固定到另一襯底的方法。作為變通，借助于彼此固定分別制作的集成電路，這些集成電路可以被堆疊，從而提高電路規(guī)模和存儲容量。由于與制作在半導(dǎo)體襯底上的集成電路相比，采用半導(dǎo)體薄膜的集成電路的厚度被顯著地減小，故可以堆疊多個集成電路，同時在一定程度上保持這些集成電路的機械強度。利用諸如倒裝芯片鍵合、TAB (帶自動鍵合)、以及金屬絲鍵合之類的已知方法，堆疊的各個集成電路可以被彼此連接。本發(fā)明還包括采用上述ID芯片的包裝材料、標簽、證書、票據(jù)、以及證卷。本發(fā)明中的包裝材料相當(dāng)于諸如塑料包裝、塑料瓶、托盤、以及封殼之類的用來包裝物件的可成形或已成形的支持物。本發(fā)明中的標簽相當(dāng)于諸如發(fā)貨標簽、價格標簽、以及名稱標簽之類的貼到物件上的具有物件數(shù)據(jù)的標簽。本發(fā)明中的證書相當(dāng)于諸如戶口簿、駕照、護照、執(zhí)照、 身份證、會員證、信用卡、現(xiàn)金卡、預(yù)付卡、病歷卡、以及月票之類的證明真實情況的文件。本發(fā)明中的證卷相當(dāng)于諸如交易票據(jù)、支票、收據(jù)、提貨單、倉庫收據(jù)、股票、債卷、贈予證明、 以及抵押證明之類的證明私有財產(chǎn)權(quán)利的證書。根據(jù)本發(fā)明的限幅器，優(yōu)選利用具有浮柵的晶體管作為二極管，借助于修正晶體管閾值電壓的變化，并最終修正正向電壓降Vf的變化，來精確地控制極限電壓。特別是在采用TFT的情況下，能夠制作半導(dǎo)體器件而不采用昂貴的半導(dǎo)體襯底，雖然TFT特性的變化大于制作在半導(dǎo)體襯底上的晶體管的特性變化。然而，根據(jù)本發(fā)明的限幅器，即使采用由價廉襯底制作的TFT也能精確地控制極限電壓，故這是優(yōu)選的。在諸如ID芯片或IC卡之類的本發(fā)明的半導(dǎo)體器件中，上述限幅器被提供在集成電路中，因而可以得到精確的極限電壓。于是，集成電路以所希望的規(guī)格工作，從而可以防止由于介質(zhì)擊穿而被損壞。而且，當(dāng)集成電路以及限幅器中的電路也由用半導(dǎo)體薄膜制作的半導(dǎo)體元件構(gòu)成時，即，可以利用價廉的襯底來制作半導(dǎo)體器件。因此，半導(dǎo)體器件的成本可以被降低。若利用由半導(dǎo)體薄膜形成的半導(dǎo)體元件來制造集成電路，則希望利用柔性襯底來得到提高了的機械強度，而無須使集成電路的面積小如采用半導(dǎo)體襯底的集成電路。結(jié)果， 集成電路的機械強度可以被提高，同時保持電路規(guī)模，導(dǎo)致諸如ID芯片或IC卡之類的半導(dǎo)體器件的用途范圍更為廣闊。


圖IA是本發(fā)明限幅器的電路圖，而圖IB示出了晶體管102的漏極-源極電壓Vds 與漏極電流Id之間的關(guān)系。圖2A-2C參照圖102的電路圖示出了柵極電壓與電荷量之間的關(guān)系。圖3A是本發(fā)明的ID芯片的透視圖，而圖:3B是本發(fā)明的IC卡的透視圖。圖4A和4B是方框圖，示出了本發(fā)明的半導(dǎo)體器件的功能結(jié)構(gòu)。圖5A-5C是本發(fā)明的限幅器的電路圖。圖6A和6B是本發(fā)明的限幅器的電路圖。圖7是本發(fā)明的限幅器的電路圖。圖8是包括在本發(fā)明的半導(dǎo)體器件中的限幅器、脈沖發(fā)生電路、以及升壓電路的方框圖。圖9A-9E示出了本發(fā)明的半導(dǎo)體器件的制造方法。圖10A-10E示出了本發(fā)明的半導(dǎo)體器件的制造方法。圖11A-11E示出了本發(fā)明的半導(dǎo)體器件的制造方法。圖12A-12C示出了本發(fā)明的半導(dǎo)體器件的制造方法。圖13A和13B示出了本發(fā)明的半導(dǎo)體器件的制造方法。
圖14示出了本發(fā)明的半導(dǎo)體器件的制造方法。圖15A和15B是本發(fā)明的半導(dǎo)體器件的剖面圖。圖16A和16B是本發(fā)明的半導(dǎo)體器件的剖面圖。圖17A-17D示出了采用大襯底的多個本發(fā)明半導(dǎo)體器件的制造方法。圖18A-18C示出了本發(fā)明的ID芯片的各種用途。 圖19A和19B示出了本發(fā)明的ID芯片的各種用途。圖20A是常規(guī)限幅器的電路圖，而圖20B示出了晶體管1902的漏極-源極電壓 Vds與漏極電流Id之間的關(guān)系。圖21是流程圖，示出了修正和讀出極限電壓的工作過程。 附圖標記說明
101電阻器，102晶體管，103曲線，104曲線，201集成電路，202天線，203襯底，204覆蓋材料，205集成電路，206天線，207覆蓋材料，208襯底，301集成電路，302天線，303整流電路，304時鐘發(fā)生電路，305解調(diào)電路，306調(diào)制電路，307限幅器，308邏輯電路部分，401 電阻器，402晶體管，403晶體管，411電阻器，412晶體管，413晶體管，421電阻器，422晶體管，423晶體管，431電阻器，432晶體管，433電阻器，441電阻器，442晶體管，443 二極管， 444 二極管，451電阻器，452晶體管，453運算放大器，460限幅器，463脈沖發(fā)生電路，464升壓電路，465電阻器，466晶體管，467晶體管，500襯底，501剝離層，502基底膜，503半導(dǎo)體膜，504半導(dǎo)體膜，505半導(dǎo)體膜，506半導(dǎo)體膜，507柵絕緣膜，508導(dǎo)電膜，509柵絕緣膜， 510掩模，511導(dǎo)電膜，512掩模，513電極，514電極，515電極，516電極，517電極，518電極， 520掩模，521低濃度雜質(zhì)區(qū)，523掩模，524高濃度雜質(zhì)區(qū)，530絕緣膜，531側(cè)壁，533側(cè)壁， 534掩模，536高濃度雜質(zhì)區(qū)，537高濃度雜質(zhì)區(qū)，540N溝道TFT，541P溝道TFT，542N溝道 TFT，543層間絕緣膜，544層間絕緣膜，545布線，547布線，549布線，550布線，552層間絕緣膜，553天線，555保護層，556溝槽，558粘合劑，559襯底，560粘合劑，561覆蓋材料，601 集成電路，602天線，603襯底，604粘合劑，605覆蓋材料，606粘合劑，607ID芯片，1201TFT, 1202布線，1203粘合劑，1204層間絕緣膜，1205覆蓋材料，1206導(dǎo)電材料，1207天線，1210 襯底，1211TFT，1214基底膜，1301支票，1302ID芯片，1303ID芯片，1304護照，1305ID芯片， 1306禮券，1307ID芯片，1308封裝材料，1309盒裝午餐，1310標簽，1311ID芯片，1312物件， 1401TFT，1402半導(dǎo)體膜，1403柵絕緣膜，1404電極，1405柵絕緣膜，1406電極，1407層間絕緣膜，1408層間絕緣膜，1409布線，1410天線，1421TFT，1422半導(dǎo)體膜，1423柵絕緣膜，1424 電極，1425柵絕緣膜，1426電極，1430天線，1901電阻器，1902晶體管。
具體實施例方式雖然將參照附圖用實施方案模式的方式來充分地描述本發(fā)明，但要理解的是，對于本技術(shù)領(lǐng)域的熟練人員來說，各種改變和修正是顯而易見的。因此，除非這種改變和修正偏離了以下所定義的本發(fā)明的范圍，否則就應(yīng)該認為是包括在其中。圖IA是電路圖，示出了本發(fā)明限幅器的一個例子，此限幅器限制了來自輸入端子的電壓Vin的最大值。附圖標記101表示電阻器，附圖標記102表示連接成二極管的晶體管。用于本發(fā)明的晶體管102具有浮柵(re)和控制柵(CG)兩個柵極，而連接成二極管的晶體管意味著其控制柵極與漏極被彼此連接的晶體管。來自輸入端子的電壓Vin被饋送到電阻器101的兩個端子中的第一端子。電阻器
7101的第二端子被連接到晶體管102的源極或漏極。具體地說，由于晶體管102在圖IA中是 N溝道晶體管，故其控制柵極和漏極被連接到電阻器101的第二端子，且晶體管102的源極 ⑶被饋以諸如地(GND)之類的恒定電壓。另一方面，若晶體管102是P溝道晶體管，則其源極被連接到電阻器101的第二端子，且晶體管102的控制柵極和漏極被饋以諸如地(GND) 之類的恒定電壓。電阻器101第二端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。根據(jù)上述結(jié)構(gòu)，即使過量的電壓Vin從輸入端子輸入，晶體管102形成的二極管的正向電壓降也將輸出端子處的電壓Vout保持在不大于極限電壓。此極限電壓依賴于連接成二極管的晶體管102的正向電壓降。本發(fā)明的限幅器并非必須包括電阻器101。在此情況下，來自輸入端子的電壓Vin 被直接饋送到晶體管102的控制柵極和漏極，且晶體管102所下降的控制柵極-漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。圖IB示出了晶體管102的漏極-源極電壓Vds與漏極電流Id之間的關(guān)系。在圖 IB中，曲線103示出了在其中沒有電荷被聚集在浮柵中的初始狀態(tài)中，電壓Vds與漏極電流 Id之間的關(guān)系。同時，曲線104示出了在修正之后的其中電荷被聚集在浮柵中的狀態(tài)下，電壓Vds與漏極電流Id之間的關(guān)系。注意，Vfl是晶體管102在初始狀態(tài)中的正向電壓降， 而Vf2是晶體管102在修正之后的狀態(tài)中的正向電壓降。此正向電壓降依賴于晶體管102的閾值電壓Vth。根據(jù)本發(fā)明，晶體管102的閾值電壓Vth由于電荷在浮柵中的聚集而偏移，正向電壓降從而能夠如曲線103和104所示從 Vfl被提高到Vf2。根據(jù)本發(fā)明，正向電壓降也能夠由于電荷在浮柵中的聚集而被降低。聚集在浮柵中的電荷量能夠被控制柵與源極之間的電壓(柵極電壓)控制。參照圖2A-2C來描述柵極電壓與電荷量之間的關(guān)系。圖2A是晶體管102在閾值電壓向正側(cè)偏移情況下的電路圖。電壓Vcg相當(dāng)于饋送到控制柵的電壓，而Vs相當(dāng)于饋送到源極的電壓。在圖2A中，電壓Vcg與電壓Vs之間存在一個電壓差，此電壓差足夠大以使得由熱電子注入或隧穿電流將負電荷聚集在浮柵中。假設(shè)負電荷能夠在柵極電壓Vwe下被熱電子注入或隧穿電流聚集，則電壓Vcg和電壓Vs可以被設(shè)定成滿足Vcg-Vs = Vwe0在圖2A中，例如電壓Vcg為12V，電壓Vs為0V。如圖2A所示，負電荷被熱電子注入或隧穿電流聚集在晶體管102的浮柵中，晶體管102的閾值電壓從而能夠向正側(cè)偏移。若晶體管102的閾值電壓在修正之前是未知的，或不能肯定被熱電子注入或隧穿電流偏移了多少，則可以讀出修正之后的閾值電壓，以便確定此數(shù)值是否在預(yù)定的范圍內(nèi)。圖2B是晶體管102在讀出修正的閾值電壓Vth或極限電壓的情況下的電路圖。在圖2B中，電壓Vcg與電壓Vs之間的電壓差在其中聚集在浮柵中的電荷量不改變的范圍內(nèi)變化。當(dāng)Vcg-Vs等于修正的閾值電壓或以上時，晶體管102導(dǎo)通。因此，借助于每當(dāng)Vcs-Vs 改變時測量晶體管102的漏極電流，就能夠確定修正的閾值電壓是否在預(yù)定的范圍內(nèi)。假設(shè)被隧穿電流聚集在浮柵中的負電荷能夠在柵極電壓Vwh下被拉出，則電壓 Vcg和電壓Vs可以被具體地設(shè)定在滿足Vwh < (Vcg-Vs) < Vwe的范圍內(nèi)。在圖2B中，例如電壓Vcg是0-8V，而電壓Vs是0V。若修正的閾值電壓處于較預(yù)定范圍的更負側(cè)，則借助于再次執(zhí)行圖2A所示的操作，閾值電壓能夠向正側(cè)偏移成處于預(yù)定的范圍內(nèi)。另一方面，若修正的閾值電壓處于較預(yù)定范圍的更正側(cè)，則借助于將被隧穿電流聚集在浮柵中的負電荷拉出，閾值電壓能夠向負側(cè)偏移成處于預(yù)定的范圍內(nèi)。圖2C是晶體管102在將閾值電壓Vth向負側(cè)修正的情況下的電路圖。在圖2C 中，電壓Vcg與電壓Vs之間的電壓差足夠大以使得將被隧穿電流聚集在浮柵中的負電荷拉出。具體地說，電壓Vcg和電壓Vs可以被設(shè)定成滿足Vcg-Vs = Vwh。在圖2C中，例如電壓 Vcg為-15V，而電壓Vs為OV。如圖2C所示，聚集在晶體管102的浮柵中的負電荷被拉出，以減少聚集在浮柵中的負電荷量，晶體管102的閾值電壓從而能夠向負側(cè)偏移。在此實施方案模式中，若有需要，晶體管的閾值電壓向正側(cè)被偏移，然后向負側(cè)被偏移。但本發(fā)明不局限于此。例如，如圖2C所示，晶體管的閾值電壓僅僅向負側(cè)偏移。雖然圖IA和IB以及圖2A-2C中用作二極管的晶體管是N溝道晶體管，但本發(fā)明不局限于此。本發(fā)明的限幅器也可以采用P溝道晶體管作為二極管。但采用P溝道晶體管作為晶體管102的情況不同于采用N溝道晶體管的情況之處在于，當(dāng)Vcg-Vs等于或小于修正的閾值電壓時，晶體管102能夠?qū)?。在晶體管102的閾值電壓如圖2A-2C所示被修正的情況下，閾值電壓的改變量依賴于修正的時間以及柵極電壓。因此，借助于控制修正的時間以及柵極電壓，晶體管102的閾值電壓按需要進行修正。雖然在圖IA和IB以及圖2A-2C中的限幅器內(nèi)僅僅提供了一個連接成二極管的晶體管，但本發(fā)明不局限于此。本發(fā)明的限幅器可以包括串聯(lián)連接的多個連接成二極管的晶體管，連接在端部處的一個晶體管被連接到電阻器。在此情況下，極限電壓等于每個晶體管正向電壓降Vf的總和?？梢越柚谠诎雽?dǎo)體器件中提供連接到晶體管102的控制柵、源極、或漏極的連接端子，并控制此連接端子來自半導(dǎo)體器件外面的電壓，來控制電壓Vcg和電壓Vs?；蛘?， 可以在半導(dǎo)體器件內(nèi)部提供用來控制晶體管102的控制柵、源極、或漏極的電壓的電路。圖IA和IB以及圖2A-2C所述的是本發(fā)明限幅器的例子，此限幅器限制了來自輸入端子的電壓Vin的最大值，但本發(fā)明不局限于此。本發(fā)明的限幅器還可以具有限制來自輸入端子的電壓Vin的最小值的功能。若N溝道晶體管被用于此情況，則其源極被連接到電阻器的第二端子，且其控制柵極和漏極被饋以諸如Vdd(Vdd>GND)之類的恒定電壓。同時，若P溝道晶體管被采用，則其控制柵極和漏極被連接到電阻器的第二端子，且其源極被饋以諸如Vdd之類的恒定電壓。同樣，在限制來自輸入端子的電壓Vin的最小值的限幅器的情況下，修正和讀出操作中電壓Vcg、Vs、Vwe、以及Vwh之間的關(guān)系可以相似于圖2A-2C的情況被設(shè)定?？梢栽谕瓿砂雽?dǎo)體器件之后來執(zhí)行圖2A-2C所示的修正和讀出操作。圖21是流程圖，示出了修正和讀出極限電壓的操作過程。首先，在圖21中，當(dāng)半導(dǎo)體器件如2101所示被完成時，極限電壓如2103所示被讀出。若讀出的極限電壓在可允許的范圍內(nèi)，則半導(dǎo)體器件被確定是可接受的并被分類成 2104所示的良好產(chǎn)品。同時，若讀出的極限電壓不在允許的范圍內(nèi)，則半導(dǎo)體器件被確定為有缺陷的產(chǎn)品，并如2105所示，借助于控制浮柵中的電荷量來修正極限電壓。在修正極限電壓之后，如2107所示讀出極限電壓，若讀出的極限電壓在可允許的范圍內(nèi)，則如2104所示，半導(dǎo)體器件被確定為可接受的并被分類成良好產(chǎn)品。同時，若讀出的極限電壓不在允許的范圍內(nèi)，則半導(dǎo)體器件被確定為有缺陷的產(chǎn)品。在確定為有缺陷的產(chǎn)品的半導(dǎo)體器件中，如2108所示，借助于控制浮柵中的電荷量，極限電壓被再次修正。若即使在上述操作被重復(fù)之后，半導(dǎo)體器件仍然是有缺陷的產(chǎn)品，則如2109所示，此半導(dǎo)體器件被分類成次品。借助于重復(fù)這些操作，能夠改善成品率。在圖21中，如2105和2108所示，浮柵中的電荷量被控制兩次。但也可以僅僅被控制一次或3次或更多次。接著描述的是上述限幅器被用于集成電路的本發(fā)明的半導(dǎo)體器件。圖3A是透視圖，示出了本發(fā)明半導(dǎo)體器件之一的ID芯片的一種模式。附圖標記 201表示集成電路，202表示連接到集成電路201的天線。附圖標記203表示襯底，204表示覆蓋材料。集成電路201和天線202被形成在襯底203上，且覆蓋材料204重疊襯底203， 以便覆蓋集成電路201和天線202。并非必須使用覆蓋材料204，但借助于用覆蓋材料204 覆蓋集成電路201和天線202，能夠提高ID芯片的機械強度。圖:3B是透視圖，示出了本發(fā)明半導(dǎo)體器件之一的IC卡的一種模式。附圖標記205 表示集成電路，206表示連接到集成電路205的天線。附圖標記208表示用作引入層的襯底，207和209表示覆蓋材料。集成電路205和天線206被形成在襯底208上，且襯底208 被夾在兩個覆蓋材料207和209之間。本發(fā)明的IC卡可以具有連接到集成電路205的顯示器件?，F(xiàn)在描述的是包括在本發(fā)明半導(dǎo)體器件中的集成電路的一種具體結(jié)構(gòu)。圖4A是方框圖，示出了本發(fā)明半導(dǎo)體器件的功能結(jié)構(gòu)的一種模式。在圖4A中，附圖標記301表示集成電路，302表示天線。集成電路301包括整流電路303、時鐘發(fā)生電路304、調(diào)制電路306、解調(diào)電路305、限幅器307、以及邏輯電路部分308。邏輯電路部分308可以包括各種運算電路和存儲器等。例如，SRAM、閃存、ROM、 !^eRAM(鐵電RAM)等可以被用作存儲器。作為無線電波從讀出器/寫入器發(fā)射的信號，在天線302中被電磁感應(yīng)轉(zhuǎn)換成AC 電壓。此AC電壓在解調(diào)電路305中被解調(diào)，且產(chǎn)生的信號被輸入到后級中的邏輯電路部分 308。在整流電路303中，利用AC電壓來產(chǎn)生電源電壓。此電源電壓在提供于整流電路303 后級的限幅器307中被修正成不大于極限電壓之后，被饋送到邏輯電路部分308。邏輯電路部分308利用來自解調(diào)電路305的信號以及饋自限幅器307的電源電壓而工作。當(dāng)邏輯電路部分308工作時，信號從邏輯電路部分308被發(fā)射到調(diào)制電路306。調(diào)制電路306能夠根據(jù)來自邏輯電路部分308的信號來調(diào)制天線302的負載。讀出器/寫入器于是能夠借助于接收作為無線電波的天線302的負載調(diào)制而接收來自邏輯電路部分308 的信號。雖然在圖4A中限幅器307被提供在整流電路303的后級中，但本發(fā)明不局限于此。限幅器307也可以被提供在整流電路的前級中?；蛘?，限幅器307可以被提供在邏輯電路部分308內(nèi)的時鐘發(fā)生電路304的前級或后級中、調(diào)制電路306的前級或后級中、或解調(diào)電路305的前級或后級中等。圖4B是方框圖，示出了本發(fā)明的半導(dǎo)體器件在限幅器307被提供在整流電路303 前級中的情況下的一種功能結(jié)構(gòu)模式。圖4B的各組成部分相同于圖4A所示的組成部分，用相同的附圖標記表示。在圖4B的情況下，來自天線302的AC電壓在限幅器307中被修正成不大于極限電壓。然后，利用被修正成不大于極限電壓的AC電壓，在整流電路303中產(chǎn)生電源電壓。利用電磁耦合方法、電磁感應(yīng)方法、微波方法、或其它的發(fā)射方法，本發(fā)明的半導(dǎo)體器件能夠發(fā)射信號。特別是在電磁耦合方法或電磁感應(yīng)方法中，此半導(dǎo)體器件被暴露于大幅度的無線電波，過量的AC電壓因而可能出現(xiàn)在天線中。同樣，在微波方法或其它的發(fā)射方法中，可能在半導(dǎo)體器件的信號中產(chǎn)生噪聲。本發(fā)明的限幅器是如此的有效，以致于能夠防止在集成電路中產(chǎn)生由信號中過量AC電壓或噪聲所造成的介質(zhì)擊穿。在本實施方案模式中，天線具有圓形或螺旋形導(dǎo)線，但本發(fā)明不局限于此。作為變通，導(dǎo)電膜也可以被用作天線?！笇嵤┓桨?1本發(fā)明實施方案所述的是一種采用多個連接成二極管的晶體管的本發(fā)明的限幅
ο圖5A是本實施方案的限幅器的電路圖。在圖5A中，附圖標記401表示電阻器，402 和403表示連接成二極管的晶體管。晶體管402和403各具有浮柵(TO)和控制柵(CG)。 雖然晶體管402和晶體管403在圖5A中都是N溝道晶體管，但它們中的一個或二者也可以是P溝道晶體管。無論在哪種情況下，所有連接成二極管的晶體管都被串聯(lián)連接，以便具有相同的正向電流方向。來自輸入端子的電壓Vin被饋送到電阻器401的兩個端子中的第一端子。晶體管 402和晶體管403被串聯(lián)連接，以便具有相同的正向電流方向。具體地說，在圖5A中，晶體管402的控制柵極和漏極(D)被連接到電阻器401的第二端子，晶體管403的控制柵極和漏極被連接到晶體管402的源極(S)，且晶體管403的源極被饋以諸如地(GND)之類的恒定電壓。電阻器401第二端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。在多個連接成二極管的晶體管如圖5A所示被串聯(lián)連接的情況下，極限電壓等于每個晶體管正向電壓降Vf的總和。圖5A所示的限幅器并非必須包括電阻器401。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管402的控制柵極和漏極，且晶體管402所下降的控制柵極_漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。圖5B是不同于圖5A所示的本實施方案的限幅器的電路圖。在圖5B中，附圖標記 411表示電阻器，412和413表示連接成二極管的晶體管。晶體管412沒有浮柵，僅僅有柵極(G)。晶體管413具有浮柵(TO)和控制柵(CG)兩個柵極。雖然圖5B中的晶體管412和晶體管413都是N溝道晶體管，但它們中的一個或二者也可以是P溝道晶體管。無論在哪種情況下，所有連接成二極管的晶體管都被串聯(lián)連接，以便具有相同的正向電流方向。來自輸入端子的電壓Vin被饋送到電阻器411的兩個端子中的第一端子。晶體管 412和晶體管413被串聯(lián)連接，以便具有相同的正向電流方向。具體地說，在圖5B中，晶體管412的柵極和漏極(D)被連接到電阻器411的第二端子，晶體管413的控制柵極和漏極被連接到晶體管412的源極(S)，且晶體管413的源極被饋以諸如地(GND)之類的恒定電壓。電阻器411第二端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。由于相似于圖5A所示的限幅器，圖5B所示的限幅器包括串聯(lián)連接的多個連接成二極管的晶體管，故極限電壓等于每個晶體管的正向電壓降Vf的總和。圖5B所示的限幅器并非必須包括電阻器411。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管412的柵極和漏極，且晶體管412所下降的柵極-漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。圖5C是不同于圖5A和5B所示的本實施方案的限幅器的電路圖。在圖5C中，附圖標記421表示電阻器，422和423表示連接成二極管的晶體管。晶體管422具有浮柵(TO) 和控制柵(CG)兩個柵極。晶體管423沒有浮柵，僅僅有柵極(G)。雖然圖5C中的晶體管 422和晶體管423都是N溝道晶體管，但它們中的一個或二者也可以是P溝道晶體管。無論在哪種情況下，所有連接成二極管的晶體管都被串聯(lián)連接，以便具有相同的正向電流方向。來自輸入端子的電壓Vin被饋送到電阻器421的兩個端子中的第一端子。晶體管 422和晶體管423被串聯(lián)連接，以便具有相同的正向電流方向。具體地說，在圖5C中，晶體管422的控制柵極和漏極(D)被連接到電阻器421的第二端子，晶體管423的柵極和漏極被連接到晶體管422的源極(S)，且晶體管423的源極被饋以諸如地(GND)之類的恒定電壓。電阻器421第二端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。由于相似于圖5A和5B所示的限幅器，圖5C所示的限幅器包括串聯(lián)連接的多個連接成二極管的晶體管，故極限電壓等于每個晶體管的正向電壓降Vf的總和。圖5C所示的限幅器并非必須包括電阻器421。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管422的控制柵極和漏極，且晶體管422所下降的控制柵極_漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。本實施方案所述的是對來自輸入端子的電壓Vin的最大值進行限制的限幅器，但本發(fā)明也可以被應(yīng)用于對電壓Vin的最小值進行限制的限幅器。本發(fā)明中的連接成二極管的晶體管的數(shù)目不局限于2，也可以串聯(lián)連接3個或更多個連接成二極管的晶體管。其中多個連接成二極管的晶體管或多個二極管(在本實施方案中以下都稱為二極管)被串聯(lián)連接的本實施方案所示的結(jié)構(gòu)，以下列方式成為可取的。在芯片中，限幅器通常通過電源線和地線被并聯(lián)連接到邏輯電路。但在此限幅器中，當(dāng)控制聚集在浮柵中的電荷量時，必須對二極管饋送高電壓，且此高電壓對于邏輯電路來說過高。在本實施方案的限幅器的情況下，當(dāng)此高電壓是其它二極管的反向電壓時，即使當(dāng)高電壓被施加到一個二極管時，高電壓也基本上不被施加到邏輯電路。而且，即使當(dāng)此高電壓是其它二極管的正向電壓時，直接施加到邏輯電路的電壓也被降低，降低的量是其它二極管的閾值電壓。根據(jù)這種包括多個串聯(lián)連接的二極管的限幅器，與包括一個二極管的限幅器相比，極限電壓能夠被修正，同時抑制高電壓施加到邏輯電路。「實施方案21根據(jù)本發(fā)明，即使當(dāng)其它半導(dǎo)體元件被提供在晶體管的控制柵極與漏極之間時， 也可以將晶體管認為是連接成二極管的，只要此晶體管以二極管工作即可。本實施方案所述的是一個例子，其中，其它的半導(dǎo)體元件被提供在限幅器中所用的晶體管的控制柵極與漏極之間。
圖6A是電路圖，示出了本實施方案的限幅器例子。在圖6A中，附圖標記431和 433表示電阻器，432表示晶體管。晶體管432具有浮柵(TO)和控制柵(CG)兩個柵極。在圖6A中，晶體管432是N溝道晶體管。來自輸入端子的電壓Vin被饋送到電阻器431的兩個端子中的第一端子。電阻器 433被連接在晶體管432的控制柵極與漏極(D)之間。晶體管432的漏極被連接到電阻器 431的第二端子，晶體管432的源極被饋以諸如地(GND)之類的恒定電壓。電阻器431第二端子處的電壓相當(dāng)于限幅器輸出電壓處的電壓Vout。雖然在圖6A中晶體管432是N溝道晶體管，但也可以是P溝道晶體管。即使在采用P溝道晶體管作為晶體管432的情況下，正向電流方向也被設(shè)定為相同于采用N溝道晶體管的情況。圖6A所示的限幅器并非必須包括電阻器431。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管432的漏極，且晶體管432所下降的漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。圖6B是電路圖，示出了本實施方案限幅器的另一例子。在圖6B中，附圖標記441 表示電阻器，442表示晶體管，443和444表示二極管。晶體管442具有浮柵(TO)和控制柵 (CG)兩個柵極。在圖6B中，晶體管442是N溝道晶體管。來自輸入端子的電壓Vin被饋送到電阻器441的兩個端子中的第一端子。二極管 443和二極管444被并聯(lián)連接在晶體管442的控制柵極與漏極(D)之間。二極管443和二極管444被連接成具有彼此相反的正向電流方向。晶體管442的漏極被連接到電阻器441 的第二端子，晶體管442的源極被饋以諸如地(GND)之類的恒定電壓。電阻器441第二端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。雖然在圖6B中晶體管442是N溝道晶體管，但也可以是P溝道晶體管。即使在采用P溝道晶體管作為晶體管442的情況下，正向電流方向也被設(shè)定為相同于采用N溝道晶體管的情況。圖6B所示的限幅器并非必須包括電阻器441。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管442的漏極，且晶體管442所下降的漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。本實施方案所述的是對來自輸入端子的電壓Vin的最大值進行限制的限幅器，但本發(fā)明也可以被應(yīng)用于對電壓Vin的最小值進行限制的限幅器。本實施方案可以與實施方案模式或?qū)嵤┓桨?自由地組合。「實施方案31本實施方案所述的是采用運算放大器的本發(fā)明一種限幅器。圖7是電路圖，示出了本實施方案的限幅器例子。在圖7中，附圖標記451表示電阻器，452表示連接成二極管的晶體管，453表示運算放大器。晶體管452具有浮柵(TO)和控制柵(CG)兩個柵極。在圖7中，晶體管452是N溝道晶體管。來自輸入端子的電壓Vin被饋送到電阻器451的兩個端子中的第一端子。晶體管 452的控制柵極與漏極(D)被連接到電阻器451的第二端子。晶體管452的源極( 被饋以諸如地(GND)之類的恒定電壓。電阻器451的第二端子被連接到運算放大器453非倒相的輸入端子。運算放大器453的倒相輸入端子被連接到其輸出端子，且輸出端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。借助于如本實施方案所示在限幅器輸出側(cè)處提供諸如運算放大器之類的模擬緩沖器，能夠降低輸出阻抗。雖然在本實施方案中采用運算放大器作為模擬緩沖器，但也可采用其它的模擬緩沖器。雖然在圖7中晶體管452是N溝道晶體管，但也可以是P溝道晶體管。即使在采用P溝道晶體管作為晶體管452的情況下，正向電流方向也被設(shè)定為相同于采用N溝道晶體管的情況。圖7所示的限幅器并非必須包括電阻器451。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管452的控制柵極和漏極，且晶體管452所下降的控制柵極_漏極電壓被饋送到運算放大器453的非倒相輸入端子。本實施方案所述的是對來自輸入端子的電壓Vin的最大值進行限制的限幅器，但本發(fā)明也可以被應(yīng)用于對電壓Vin的最小值進行限制的限幅器。本實施方案可以與實施方案模式或?qū)嵤┓桨?自由地組合。「實施方案41本實施方案所述的是一種包括限幅器以及用來控制浮柵中電荷量的控制電路的半導(dǎo)體器件。圖8是限幅器460、相當(dāng)于控制電路的脈沖發(fā)生電路463、以及升壓電路464的方框圖。圖8中的限幅器460具有相同于實施方案1中圖5B所示的結(jié)構(gòu)，但本實施方案不局限于此。本實施方案的限幅器460可以具有實施方案模式和實施方案1-3所示的任何一種結(jié)構(gòu)。在圖8中，限幅器460包括電阻器465以及連接成二極管的晶體管466和467。晶體管467沒有浮柵，僅僅有柵極(G)。晶體管466具有浮柵(TO)和控制柵(CG)兩個柵極。 雖然圖8中的晶體管467和晶體管466都是N溝道晶體管，但它們中的一個或二者也可以是P溝道晶體管。來自輸入端子的電壓Vin被饋送到電阻器465的兩個端子中的第一端子。晶體管 467和晶體管466被串聯(lián)連接，以便具有相同的正向電流方向。具體地說，在圖8中，晶體管467的柵極和漏極(D)被連接到電阻器465的第二端子，晶體管466的漏極被連接到晶體管467的源極(S)，且晶體管466的源極被饋以諸如地(GND)之類的恒定電壓。電阻器 465第二端子處的電壓相當(dāng)于限幅器輸出端子處的電壓Vout。由于圖8所示的限幅器包括串聯(lián)連接的多個連接成二極管的晶體管，故極限電壓相當(dāng)于每個晶體管的正向電壓降Vf的總和。在本實施方案的限幅器中，晶體管466的控制柵不被連接到晶體管466的漏極，而被連接到脈沖發(fā)生電路463。晶體管466的漏極和源極也被連接到脈沖發(fā)生電路463。升壓電路464產(chǎn)生用來修正晶體管466的閾值電壓的電壓Vcg、電壓Vd、以及電壓 Vs,并將它們饋送到脈沖發(fā)生電路463。脈沖發(fā)生電路463根據(jù)操作選擇一個適當(dāng)?shù)碾妷海?以產(chǎn)生脈沖寬度受到控制的信號，并將此信號電壓施加到晶體管466的各控制柵、源極、以及漏極。根據(jù)本實施方案，晶體管466的控制柵、漏極、源極處的電壓不從半導(dǎo)體器件外部通過連接端子控制，但在半導(dǎo)體器件內(nèi)部利用脈沖發(fā)生電路463控制。具體描述了圖8所示限幅器460的工作。在ID芯片的正常工作中，限幅器460進行工作，以便達到其功能。亦即，利用脈沖發(fā)生電路463，晶體管466的漏極和控制柵被連接，并使晶體管466的源極處于高阻抗狀態(tài)。借助于改變讀出器/寫入器的輸出幅度或頻率以及檢查ID芯片的響應(yīng)，能夠讀出極限電壓。更具體地說，若極限電壓低，則在ID芯片中無法得到足夠的電源電壓，導(dǎo)致ID芯片的頻率特性不滿足規(guī)格。因此，在ID芯片的頻率特性不滿足規(guī)格的情況下，例如甚至當(dāng)讀出器/寫入器的輸出和通信距離被設(shè)定在規(guī)格以內(nèi)，極限電壓被確定為低。在此情況下， 可以修正晶體管466的閾值電壓，以便提高極限電壓。同時，若極限電壓高，過量的電源電壓出現(xiàn)在ID芯片中，在某些情況下，集成電路可能被損壞。因此，在ID芯片的頻率特性完全滿足規(guī)格的情況下，例如當(dāng)讀出器/寫入器的輸出幅度和通信距離被設(shè)定在規(guī)格以內(nèi)時，極限電壓被確定為高。在此情況下，可以修正晶體管466的閾值電壓，以便降低極限電壓，同時保持操作裕度。根據(jù)讀出器/寫入器的修正指令來修正晶體管466的閾值電壓。借助于將Vd = Vcg = 12V以及Vs = OV的短脈沖(例如1-10微秒)施加到晶體管466，能夠利用熱電子注入或隧穿電流來提高閾值電壓。同時，借助于將Vcg =-15V以及 Vd = Vs = OV的短脈沖(例如100微秒-1毫秒)施加到晶體管466，能夠利用隧穿電流來降低閾值電壓。 閾值電壓的修正必須在ID芯片內(nèi)的電源電壓被保持在不大于極限電壓以便正向電流不流到限幅器460的環(huán)境下執(zhí)行。如上所述，借助于ID芯片內(nèi)提供控制電路，可以利用讀出器/寫入器來設(shè)定極限電壓。因此，例如在發(fā)貨之后，用戶可以改變極限電壓。當(dāng)控制電路以及限幅器如本實施方案所述被提供在半導(dǎo)體器件中時，能夠減少提供在半導(dǎo)體器件中的連接端子的數(shù)目。圖8所示的限幅器并非必須包括電阻器465。在此情況下，來自輸入端子的電壓 Vin被直接饋送到晶體管467的柵極和漏極，且晶體管467所下降的柵極-漏極電壓被饋送到后級中的電路作為限幅器輸出端子處的電壓Vout。雖然在本實施方案中描述了對來自輸入端子的電壓Vin的最大值進行限制的限幅器，但本發(fā)明也可以被應(yīng)用于對電壓Vin的最小值進行限制的限幅器?！笇嵤┓桨?1以下來詳細地描述作為本發(fā)明一種半導(dǎo)體器件的ID芯片的制造方法。注意，TFT 被示為本實施方案中的半導(dǎo)體元件的例子，但用于集成電路的半導(dǎo)體元件不局限于此。例如，存儲器元件、二極管、以及光電轉(zhuǎn)換器、或作為其它元件的電阻器元件、線圈、電容器元件、電感器等，也能夠與TFT —樣被采用。首先，如圖9A所示，剝離層501被形成在具有抗熱性的第一襯底500上。例如，諸如鋇硼硅酸鹽玻璃和鋁硼硅酸鹽玻璃之類的玻璃襯底、石英襯底、陶瓷襯底之類，能夠被用作第一襯底500。或者，也可以采用包括不銹鋼襯底的金屬襯底或半導(dǎo)體襯底。由諸如塑料之類的合成樹脂形成的抗熱性低于上述襯底的柔性襯底也可以被采用，只要能夠承受制造步驟中的加工溫度即可?？梢岳脼R射、低壓CVD、等離子體CVD之類的方法，用諸如非晶硅、多晶硅、單晶硅、以及微晶硅(包括半非晶硅)之類的主要包含硅的層，來形成剝離層501。在本實施方案中，用等離子體CVD方法形成了厚度約為50nm的非晶硅膜作為剝離層501。優(yōu)選用等離子體CVD而不用濺射方法來形成剝離層501，因為這就有可能防止塵埃進入到剝離層501， 并且抑制包含在剝離層501中的Ar量。因此，即使當(dāng)包括激光晶化等的熱處理在后續(xù)制造步驟中被施加到剝離層501時，也能夠防止剝離層501由于塵?；駻r而從稍后形成的基底膜502剝離。剝離層501的材料不局限于硅，也可以由能夠用蝕刻方法選擇性地清除的材料來形成。剝離層501的厚度希望是lO-lOOnm。接著，基底膜502被形成在剝離層501上?；啄?02被提供來防止包含在第一襯底500中的諸如Na之類的堿金屬或堿土金屬擴散進入到半導(dǎo)體膜中從而對諸如TFT之類的半導(dǎo)體元件的特性造成不利的影響?；啄?02還具有在剝離半導(dǎo)體元件的后續(xù)步驟中保護半導(dǎo)體元件的功能。基底膜502可以由諸如氧化硅膜、氮氧化硅膜、氮化硅膜、以及氧氮化硅膜之類的絕緣膜形成?；啄?02可以由單個絕緣膜或多個堆疊的絕緣膜形成。在本實施方案中，借助于相繼堆疊厚度為IOOnm的氮氧化硅膜、厚度為50nm的氧氮化硅膜、以及厚度為IOOnm的氮氧化硅膜，來形成基底膜502，但膜材料、膜厚度、以及疊層的數(shù)目不局限于這些。例如，可以用甩涂、窄縫涂敷、滴珠噴射、印刷之類的方法形成厚度為0. 5-3微米的包括硅氧烷的樹脂膜，來代替底層的氮氧化硅膜。還可以采用氮化硅膜(諸如SiNj^P Si3N4之類)來代替中間層的氧氮化硅膜。而且，可以采用氧化硅膜來代替上層的氮氧化硅膜。各層的厚度最好是0. 05-3微米，可以在此范圍內(nèi)自由地選擇?；蛘?，最靠近剝離層501的基底膜502的底層可以由氮氧化硅膜或氧化硅膜形成， 中間層可以由包括硅氧烷的樹脂膜形成，而上層可以由氧化硅膜形成。注意，包括硅氧烷的樹脂由硅(Si)和氧(0)鍵形成的骨架組成，其中，至少包含氫的有機原子團(諸如烷基原子團或芳香族碳氫化合物)被包括作為替位基?；蛘?，氟基原子團可以被用作替位基。或者，氟基原子團和至少包含氫的有機原子團，可以被用作替位基?？梢岳脽酑VD、等離子體CVD、大氣壓CVD、偏壓ECRCVD之類的方法，用SiHjPA 的混合氣體、TEOS(原硅酸四乙酯)和O2之類，來形成氧化硅膜。典型地可以利用等離子體 CVD方法，用SiH4和NH3的混合氣體來形成氮化硅膜。典型地可以利用等離子體CVD方法， 用SiH4和隊0的混合氣體來形成氮氧化硅膜和氧氮化硅膜。隨后，半導(dǎo)體膜503被形成在基底膜502上。最好在形成基底膜502之后，不暴露于大氣來形成半導(dǎo)體膜503。半導(dǎo)體膜503的厚度為20-200nm(優(yōu)選為40-170nm，更優(yōu)選為50-150nm)?？梢杂煞蔷О雽?dǎo)體、半非晶半導(dǎo)體、或多晶半導(dǎo)體來形成半導(dǎo)體膜503。硅鍺以及硅可以被用作此半導(dǎo)體。若采用硅鍺，則鍺的濃度最好約為0. 01-4. 5原子百分比?？梢杂弥T如采用激光的激光晶化以及采用催化元素的晶化之類的已知方法，對半導(dǎo)體膜503進行晶化。也可以組合采用催化元素的晶化和激光晶化。若第一襯底500由諸如石英襯底之類的高抗熱性襯底形成，則可以借助于組合采用電爐的熱晶化、采用紅外光的燈退火晶化、采用催化元素的晶化、以及大約950°C高溫下的退火，來執(zhí)行晶化。在激光晶化的情況下，在激光晶化之前，在550°C的溫度下對半導(dǎo)體膜503進行4小時的熱處理，以便改善半導(dǎo)體膜503的抗激光性。當(dāng)連續(xù)波固體激光器的基波的二次到四次諧波被采用時，有可能得到大晶粒尺寸的晶體。典型地最好采用NchYVO4激光器(基波為1064nm)的二次諧波(532nm)或三次諧波(355nm)。更具體地說，利用非線性光學(xué)元件， 將從連續(xù)波YVO4激光器發(fā)射的激光被轉(zhuǎn)換成諧波，以便得到輸出為IOW的激光。更優(yōu)選的是，利用光學(xué)系統(tǒng)，將此激光形成為矩形形狀或橢圓形形狀，并輻照到半導(dǎo)體膜503的表面上。此時需要大約每平方厘米0. 01-100MJ(優(yōu)選為每平方厘米0. 1-10MJ)的能量密度。此激光以大約每秒10-2000厘米的掃描速率輻照?；蛘?，可以利用具有比通常采用的脈沖激光器的幾十到幾百Hz的振蕩頻率高得多的IOMHz或以上的振蕩頻率的脈沖激光，來執(zhí)行激光晶化。據(jù)說，在其上輻照脈沖激光之后，需要幾十到幾百毫微秒來完全固化半導(dǎo)體膜。因此，利用上述頻率范圍，可以在被前面激光溶解的半導(dǎo)體膜固化之前來輻照脈沖激光。這樣，固-液界面可以在半導(dǎo)體膜中相繼移動，從而能夠形成具有沿掃描方向相繼生長的晶粒的半導(dǎo)體膜。更具體地說，能夠得到各沿掃描方向具有10-30微米的晶粒寬度且沿垂直于掃描方向具有1-5微米的晶粒寬度的一組晶粒。因此，形成了沿掃描方向延伸的單晶晶粒從而能夠得到至少沿TFT的溝道長度方向具有很少晶粒邊界的半導(dǎo)體膜。在激光晶化中，可以輻照連續(xù)波基波激光和連續(xù)波諧波激光，或者可以輻照連續(xù)基波激光和脈沖諧波激光?？梢栽谥T如稀有氣體之類的惰性氣體氣氛和諸如氮之類的惰性氣體中來執(zhí)行激光輻照。據(jù)此，能夠抑制激光輻照造成的半導(dǎo)體表面不平整性，這防止了界面態(tài)密度變化所引起的柵極電壓閾值變化。根據(jù)上述激光輻照，能夠大幅度改善半導(dǎo)體膜503的結(jié)晶性。注意，可以用濺射、 等離子體CVD、熱CVD之類的方法預(yù)先形成多晶半導(dǎo)體作為半導(dǎo)體膜503。雖然本實施方案中的半導(dǎo)體膜503被晶化，但也可以用不被晶化的非晶硅膜或微晶半導(dǎo)體膜來執(zhí)行后續(xù)步驟。采用非晶半導(dǎo)體或微晶半導(dǎo)體的TFT的優(yōu)點在于，與采用多晶半導(dǎo)體的TFT相比，能夠用較少的制造步驟來形成，導(dǎo)致成本和成品率得到改善?？梢杂霉铓怏w的輝光放電分解方法，來得到非晶半導(dǎo)體。典型地說，SiH4或Si2H6 被用作硅氣體。可以用氫或氫和氦的混合氣體來稀釋此硅氣體。半非晶半導(dǎo)體是一種具有非晶與結(jié)晶(包括單晶和多晶)結(jié)構(gòu)之間的中間結(jié)構(gòu)的半導(dǎo)體。這種半導(dǎo)體具有自由能穩(wěn)定的第三態(tài)，并且是一種具有短程有序和晶格畸變的結(jié)晶半導(dǎo)體。晶粒為0. 5-20nm的半非晶半導(dǎo)體能夠被分散在非單晶半導(dǎo)體中，且拉曼譜向 520cm-l以下的頻帶偏移。半非晶半導(dǎo)體的X射線衍射圖形在(111)和(220)處具有被認為由Si晶格造成的峰值。而且，此半導(dǎo)體至少與的氫或鹵素混合，用以終止懸掛鍵。為方便起見，這種半導(dǎo)體在此處被稱為半非晶半導(dǎo)體(SAQ。當(dāng)諸如氦、氬、氪、氖之類的惰性氣體元素被混合到SAS中時，晶格畸變被增大，穩(wěn)定性因而被提高，導(dǎo)致高質(zhì)量的SAS?？梢杂霉铓怏w的輝光放電分解方法，來得到此SAS。典型地說，5讓4被用作硅氣體， 但也可以采用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4之類。借助于用氫或加有一種或多種稀有氣體元素的選自氫和氦、氬、氪、氖的氣體稀釋硅氣體，可以方便SAS的形成。優(yōu)選以2-1000 的比率來稀釋硅氣體。硅氣體也可以與諸如CH4和C2H6之類的碳氣體、諸如GeH4和GeF4之類的鍺氣體之類混合，以便將能帶寬度設(shè)定為1. 5-2. 4eV或0. 9-1. IeV0
在例如采用加有H2的SiH4或加有F2的SiH4的情況下，用這種半非晶半導(dǎo)體制作的TFT的子閾值(S值)可以被設(shè)定為0. 35V/sec或以下(優(yōu)選為0. 09-0. 25V/dec)，并將遷移率設(shè)定為10cm2/Vdec。例如，由這種采用半非晶半導(dǎo)體的TFT形成的19級環(huán)形振蕩器在3-5V的電源電壓下具有IMHz或以上的振蕩頻率，優(yōu)選為IOOMHz或以上。在3-5V的電源電壓下，倒相器各級的延遲時間為26ns，優(yōu)選為0. 26ns或以下。接著，如圖9B所示，對晶化的半導(dǎo)體膜503進行圖形化，以便形成島形半導(dǎo)體膜 504-506。然后形成第一柵絕緣膜507，以便覆蓋島形半導(dǎo)體膜504-506?？梢岳玫入x子體CVD、濺射之類的方法，用氮化硅膜、氧化硅膜、氧氮化硅膜、或氮氧化硅膜的單層或多層， 來形成第一柵絕緣膜507。若多個層被堆疊，則優(yōu)選采用從襯底側(cè)依次堆疊的氧化硅膜、氮化硅膜、以及氧化硅膜的三層結(jié)構(gòu)。第一柵絕緣膜507越薄，用作二極管的TFT 542的浮柵電荷就能夠越快地被電子注入或隧穿電流控制。因此，若重點是更高速的電荷控制而不是更高的承受電壓，則第一柵絕緣膜507最好盡可能薄。在本實施方案中，第一柵絕緣膜507的厚度為Ι-lOOnm，優(yōu)選為 I-IOnm0隨后，如圖9C所示，第一導(dǎo)電膜508被形成在第一柵絕緣膜507上。在本實施方案中，氮化鉭(TaN)膜或鉭(Ta)膜被用作第一導(dǎo)電膜508。不言自明，第一導(dǎo)電膜508的材料不局限于此，而是可以任意選擇。但最好采用在后續(xù)蝕刻步驟中相對于第一柵絕緣膜 507具有足夠高的蝕刻選擇性的材料。例如，當(dāng)由TaN或Ta形成第一導(dǎo)電膜508，并由氧化硅膜形成第一柵絕緣膜507時，利用Cl2作為蝕刻氣體，第一導(dǎo)電膜508相對于第一柵絕緣膜507的蝕刻選擇性可以是10或以上。足夠高的蝕刻選擇性防止了暴露的第一柵絕緣膜 507被過度蝕刻。此外，第一導(dǎo)電膜508越薄，蝕刻第一導(dǎo)電膜508的時間就越短。因此，能夠在抑制第一柵絕緣膜507的過蝕刻的情況下，來蝕刻第一導(dǎo)電膜508。于是，第一導(dǎo)電膜508的厚度優(yōu)選為lOOnm，更優(yōu)選為5-20nm。然后，第二柵絕緣膜509被形成在第一導(dǎo)電膜508上?？梢杂孟嗤诘谝粬沤^緣膜507的材料，來形成第二柵絕緣膜509。在本實施方案中，采用了氧化硅膜。如圖9D所示，形成掩模510以覆蓋島形半導(dǎo)體膜506。然后，用蝕刻方法清除與島形半導(dǎo)體膜504和505重疊的部分的第二柵絕緣膜509，從而部分地暴露第一導(dǎo)電膜508。 可以利用等離子體蝕刻方法，用CHF3氣體來蝕刻第二柵絕緣膜509。根據(jù)此蝕刻，第一導(dǎo)電膜508的氮化鉭或鉭相對于第二柵絕緣膜509的氧化硅的蝕刻選擇性可以是10或以上。同樣，在采用氫氟酸的濕法蝕刻的情況下，能夠確保氮化鉭或鉭的足夠高的蝕刻選擇性。如圖9E所示，第二導(dǎo)電膜511被形成，以覆蓋部分地蝕刻的第二柵絕緣膜509和第一導(dǎo)電膜508。第二導(dǎo)電膜511可以由相似于第一導(dǎo)電膜508的導(dǎo)電膜形成，在本實施方案中，采用了鎢(W)膜。第一導(dǎo)電膜508和第二導(dǎo)電膜511的材料組合不局限于本實施方案所示的組合。 例如，第一導(dǎo)電膜508可以由摻有賦予N型導(dǎo)電性的雜質(zhì)的硅形成，而第二導(dǎo)電膜511可以由NiSi (硅化鎳)形成?；蛘?，第一導(dǎo)電膜508可以由摻有賦予N型導(dǎo)電性的雜質(zhì)的硅形成，而第二導(dǎo)電膜511可以由WSix形成。然后，如圖IOA所示，掩模512被形成在第二導(dǎo)電膜511上，以便蝕刻第二導(dǎo)電膜511。由于這一蝕刻，分別重疊島形半導(dǎo)體膜504-506的電極513-515就由第二導(dǎo)電膜511 形成?？梢杂肅F4、Cl2, O2、或SF6、Cl2, O2的混合氣體，來蝕刻由鎢形成的第二導(dǎo)電膜511。 根據(jù)這一蝕刻，第一導(dǎo)電膜508相對于第二導(dǎo)電膜511的蝕刻選擇性可以是5或以上。如圖IOB所示，利用掩模512，第二柵絕緣膜509被再次蝕刻。當(dāng)利用干法蝕刻方法用CHF3進行這一蝕刻時，由氧化硅形成的第二柵絕緣膜509相對于由氮化鉭或鉭形成的第一導(dǎo)電膜508的蝕刻選擇性可以是10或以上。利用濕法蝕刻方法，用氫氟酸可以得到相同的蝕刻選擇性。如圖IOC所示，利用掩模512來蝕刻第一導(dǎo)電膜508，從而形成分別重疊島形半導(dǎo)體膜504-506的電極516-518。若第一導(dǎo)電膜508由氮化鉭或鉭形成，利用Cl2作為蝕刻氣體，則第一導(dǎo)電膜508相對于由氧化硅形成的第一柵絕緣膜507的蝕刻選擇性可以是10或以上。電極513與電極516重疊，以便彼此相接觸并用作柵電極。電極514與電極517 重疊，以便彼此相接觸并用作柵電極。電極515與電極518重疊，以第二柵絕緣膜509插入其間，且電極515用作浮柵，而電極518用作控制柵。氧化硅之類的掩模可以被用作掩模512。在此情況下，額外要求氧化硅、氮氧化硅之類的掩模(稱為硬掩模)的圖形化步驟，但與采用抗蝕劑掩模的情況相比，在蝕刻中掩蔽膜被減小得更少，從而能夠形成具有所需寬度的電極513-518?；蛘撸梢岳玫沃閲娚浞椒▉磉x擇性地形成電極513-518而不使用掩模512。在此情況下，可以用電極515作為掩模來蝕刻第二柵絕緣膜509。至于第一導(dǎo)電膜508和第二導(dǎo)電膜511的材料，可以根據(jù)其功能來選擇各種材料。 例如，當(dāng)除了電極513-518之外，用作天線的導(dǎo)電金屬絲也由第一導(dǎo)電膜508和第二導(dǎo)電膜 511形成時，可以根據(jù)其功能來選擇第一導(dǎo)電膜508和第二導(dǎo)電膜511的材料。隨后，如圖IOD所示清除掩模512。然后，用電極513、515、516、以及518作為掩模，同時用掩模520覆蓋待要成為P溝道TFT的島形半導(dǎo)體膜505，N型雜質(zhì)元素(典型為 P(磷)或As (砷))以低濃度被摻雜到島形半導(dǎo)體膜504和506(第一摻雜步驟)。第一摻雜步驟在下列條件下被執(zhí)行劑量為每平方厘米1X1013-6X1013，加速電壓為50-70kV，但本發(fā)明不局限于此。在第一摻雜步驟中，通過第一柵絕緣膜507來執(zhí)行摻雜，以便在島形半導(dǎo)體膜504和506中分別形成一對低濃度的雜質(zhì)區(qū)521和522。注意，可以執(zhí)行第一摻雜步驟而無須用掩模520覆蓋待要成為P溝道TFT的島形半導(dǎo)體膜505。在用燒蝕之類的方法清除掩模520之后，如圖IOE所示，形成掩模523來覆蓋待要成為N溝道TFT的島形半導(dǎo)體膜504和506。用電極514和517作為掩模，P型雜質(zhì)元素 (典型為8(硼))以高濃度被摻雜到島形半導(dǎo)體膜505(第二摻雜步驟)。第二摻雜步驟在下列條件下被執(zhí)行劑量為每平方厘米1X1016-3X1016，加速電壓為20-40kV。在第二摻雜步驟中，通過第一柵絕緣膜507來執(zhí)行摻雜，以便在島形半導(dǎo)體膜505中形成一對P型高濃度的雜質(zhì)區(qū)524。在用燒蝕之類的方法清除掩模523之后，如圖IlA所示，形成絕緣膜530來覆蓋第一柵絕緣膜507和電極513-518。在本實施方案中，用等離子體CVD方法來形成厚度為 IOOnm的氧化硅膜。然后，如圖IlB所示，用回蝕刻方法，絕緣膜530和第一柵絕緣膜507被部分地蝕刻，從而以自對準的方式形成側(cè)壁531-533，以便與電極513-518的側(cè)壁相接觸。CHF3和He的混合氣體被用作蝕刻氣體。注意，側(cè)壁的形成步驟不局限于這些。若在形成絕緣膜530時絕緣膜也被形成在第一襯底500的反面上，則可以利用待要清除的抗蝕劑來選擇性地蝕刻反面上的絕緣膜。當(dāng)利用回蝕刻來形成側(cè)壁531-533時， 可以借助于以絕緣膜530和第一柵絕緣膜507的蝕刻，來清除此情況下所用的抗蝕劑。隨后，如圖IlC所示，形成另一掩模534來覆蓋待要成為P溝道TFT的島形半導(dǎo)體膜505。然后，用柵電極513和516以及側(cè)壁531、以及柵電極515和518以及側(cè)壁533作為掩模，N型雜質(zhì)元素(典型為P或As)以高濃度被摻入(第三摻雜步驟)。第三摻雜步驟在下列條件下被執(zhí)行劑量為每平方厘米1X1013-5X1015，加速電壓為60-100kV。在第三摻雜步驟中，一對N型高濃度的雜質(zhì)區(qū)536和537被分別形成在島形半導(dǎo)體膜504和506 中。當(dāng)在隨后的步驟中以高濃度進行N型雜質(zhì)的摻雜，以便在側(cè)壁531和533下方形成低濃度雜質(zhì)區(qū)或不摻雜的偏移區(qū)時，側(cè)壁531和533用作掩模。因此，為了調(diào)整低濃度雜質(zhì)區(qū)或偏移區(qū)的寬度，可以任意地改變用來形成側(cè)壁531和533的回蝕刻條件或絕緣膜 530的厚度來調(diào)整側(cè)壁531和533的尺寸。在用燒蝕之類的方法清除掩模534之后，可以執(zhí)行雜質(zhì)區(qū)的熱激活。例如，形成厚度為50nm的氮氧化硅膜，然后在氮氣氛中，于550°C的溫度下執(zhí)行4小時的熱處理?；蛘?，也可以形成厚度為IOOnm的包含氫的氮化硅膜，并在氮氣氛中，于410°C的溫度下執(zhí)行1小時的熱處理，從而使島形半導(dǎo)體膜504-506被氫化?；蛘撸梢栽跉錃夥罩?， 于300-450°C的溫度下執(zhí)行1-12小時的熱處理，來對島形半導(dǎo)體膜504-506進行氫化。作為另一種氫化方法，也可以執(zhí)行等離子體氫化(利用等離子體激發(fā)的氫)。此氫化步驟使懸掛鍵能夠被熱激發(fā)的氫終止。在半導(dǎo)體元件于隨后的步驟中被固定到柔性第二襯底559之后，由于第二襯底559的彎曲而可能在半導(dǎo)體膜中出現(xiàn)缺陷。即使在此情況下，當(dāng)半導(dǎo)體膜包含濃度為每立方厘米1 X IO19-I X IO22原子，更優(yōu)選為每立方厘米1 X 1019-5 X IO20原子的氫時，缺陷也能夠被包含在半導(dǎo)體膜中的氫終止。為了終止缺陷，半導(dǎo)體膜也可以代之以包含鹵素。通過上述各步驟，得到了 N溝道TFT MO、P溝道TFT Ml、以及N溝道TFT 5420 當(dāng)借助于在上述制造步驟中任意地改變回蝕刻條件或絕緣膜530的厚度而調(diào)整側(cè)壁的尺寸時，能夠形成溝道長度0. 2-2微米的TFT。然后，可以進一步形成鈍化膜，以便保護TFT 540-542。此鈍化膜防止了堿金屬和堿土金屬進入TFT 540-542。此鈍化膜最好由氮化硅、氧氮化硅、氮化鋁、氧化鋁、氧化硅之類形成。具體地說，例如厚度約為600nm的氮氧化硅可以被用作鈍化膜。在此情況下，可以在形成氮氧化硅膜之后來執(zhí)行氫處理步驟。以這種方式，用其中依次堆疊氮氧化硅膜、氮化硅膜、以及氮氧化硅膜的三層絕緣膜來覆蓋TFT540-542，但其結(jié)構(gòu)和材料不局限于此。根據(jù)上述結(jié)構(gòu)，用基底膜502和鈍化膜來覆蓋TFT 540-542。因此，有可能進一步防止諸如Na 之類的堿金屬或堿土金屬擴散到用于半導(dǎo)體元件的半導(dǎo)體膜中而對半導(dǎo)體元件的特性造成不利影響。隨后，如圖IlD所示，形成第一層間絕緣膜543來覆蓋TFT 540-542。第一層間絕緣膜543可以由諸如聚酰亞胺、丙烯酸、聚酰胺之類的抗熱性有機樹脂、以及低介電常數(shù)材料(低k材料)、包括硅氧烷的材料等形成。包括硅氧烷的樹脂可以具有至少包含氫作為替位基的有機原子團(諸如烷基原子團或芳香族碳氫化合物)。或者，氟基原子團可以被用作替位基?；蛘撸訄F和至少包含氫的有機原子團可以被用作替位基。可以用甩涂、 浸入、噴涂、滴珠噴射(噴墨、絲網(wǎng)印刷、膠印之類)、手術(shù)刀、滾涂機、幕涂機、刮刀式涂膠機之類來形成第一層間絕緣膜M3。或者，可以采用諸如氧化硅、氮化硅、氮氧化硅、PSG(磷玻璃)、BPSG(硼磷玻璃)、以及氧化鋁之類的無機材料。注意，也可以堆疊這些絕緣膜來形成第一層間絕緣膜M3。在本實施方案中，第二層間絕緣膜544被形成在第一層間絕緣膜543上。第二層間絕緣膜544可以由諸如DLC(類金剛石碳)和氮化碳(CN)之類的包含碳的膜、氧化硅膜、 氮化硅膜、氧氮化硅膜之類形成?？梢杂玫入x子體CVD、大氣壓等離子體之類來形成第二層間絕緣膜M4?；蛘撸梢圆捎弥T如聚酰亞胺、丙烯酸、聚酰胺、抗蝕劑、以及苯并環(huán)丁烯之類的光敏或非光敏材料或者包括硅氧烷的樹脂。注意，可以將填料混合到第一層間絕緣膜543或第二層間絕緣膜544中，以便防止這些膜由于第一層間絕緣膜543或第二層間絕緣膜544與稍后形成的布線的導(dǎo)電材料之類之間的熱膨脹系數(shù)差異所產(chǎn)生的應(yīng)力而剝離或破裂。然后，接觸孔被形成在第一層間絕緣膜543和第二層間絕緣膜544中，以便形成連接到TFT 540-542的布線M5-550。CHF3和He的混合氣體被用作形成接觸孔的蝕刻氣體， 但本發(fā)明不局限于此。在本實施方案中，布線討5-550由Al形成。布線M5-550也可以具有Ti、TiN、Al-Si、Ti、TiN形成的五層結(jié)構(gòu)，其中各層用濺射方法從襯底開始以此順序被堆疊。借助于將Si混合到Al層中，能夠防止布線被圖形化時在抗蝕劑烘焙中產(chǎn)生小丘。 可以混合大約0. 5%的Cu來代替Si。此外，借助于將Al-Si層夾在Ti與TiN之間，能夠進一步改善抗小丘性能。在圖形化中，最好采用上述氮氧化硅之類的硬掩模。注意，布線的材料和形成方法不局限于這些，也可以采用上述用來形成柵電極的材料。布線545和546被連接到N溝道TFT 540的高濃度雜質(zhì)區(qū)536，布線547和548被連接到P溝道TFT 541的高濃度雜質(zhì)區(qū)524，而布線549和550被連接到N溝道TFT 542的高濃度雜質(zhì)區(qū)537。布線550還被連接到N溝道TFT 542的電極515。接著，如圖IlE所示，第三層間絕緣膜552被形成在第二層間絕緣膜544上，以便覆蓋布線討5-550。第三層間絕緣膜552具有窗口，以便暴露部分布線M5。第三層間絕緣膜552可以由有機樹脂膜、無機絕緣膜、或硅氧烷絕緣膜形成。此有機樹脂膜包括丙烯酸、 聚酰亞胺、聚酰胺等。而無機絕緣膜包括氧化硅、氧氮化硅等。用來以光刻方法形成窗口的掩模，可以用滴珠噴射或印刷方法來形成。也可以用滴珠噴射或印刷方法來形成第三層間絕緣膜552本身。天線553被形成在第三層間絕緣膜552上。天線553可以由包含諸如Ag、Au、Cu、 Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Ni之類的金屬中的一種或多種或它們的金屬化合物的導(dǎo)電材料形成。天線553被連接到布線M5。雖然在圖IlE中天線553被直接連接到布線M5，但本發(fā)明的ID芯片不局限于這種結(jié)構(gòu)。例如，可以利用分別提供的布線來電連接天線553和布線545?？梢杂霉饪?、電鍍、氣相淀積、滴珠噴射之類的方法來形成天線553。在本實施方案中，天線553由單層導(dǎo)電膜形成，但也可以借助于堆疊多個導(dǎo)電膜來形成。
當(dāng)用印刷或滴珠噴射方法來形成天線553時，能夠形成天線而無須使用曝光掩模。此外，與光刻不同的是，不用蝕刻方法來清除材料。而且，不需要使用昂貴的曝光掩模， 導(dǎo)致ID芯片制造成本的降低。例如可以利用借助于用Ag涂敷Cu而得到的導(dǎo)電顆粒，來執(zhí)行滴珠噴射或印刷。若用滴珠噴射方法來形成天線陽3，則最好對第三層間絕緣膜552的表面進行處理以便提高天線陽3的粘附性。提高粘附性的方法具體包括將用催化作用來提高導(dǎo)電膜或絕緣膜的粘附性的金屬或金屬化合物固定到第三層間絕緣膜陽2的表面的方法；將對導(dǎo)電膜或絕緣膜具有提高了的粘附性的有機絕緣膜、金屬、或金屬化合物固定到第三層間絕緣膜陽2的表面的方法； 在大氣壓或減壓下對第三層間絕緣膜陽2的表面進行等離子體處理以修正此表面的方法； 等等。對導(dǎo)電膜或絕緣膜具有提高了的粘附性的金屬包括鈦和氧化鈦以及諸如Sc、Ti、V、 Cr、Mn、Fe、Co、Ni、Cu、Si之類的3d過渡族元素。此金屬化合物包括這些金屬的氧化物、氮化物、氮氧化物。有機絕緣膜包括聚酰亞胺、包括硅氧烷的樹脂等。若固定到第三層間絕緣膜552的金屬或金屬化合物具有導(dǎo)電性，則對其薄層電阻進行控制，以便不妨礙天線553的正常工作。具體地說，具有導(dǎo)電性的金屬或金屬化合物被控形成具有例如I-IOnm的厚度，或者用氧化方法使金屬或金屬化合物部分地或整個地被絕緣。或者，可以用蝕刻方法選擇性地清除除了需要提高粘附性的區(qū)域之外的金屬或金屬化合物。或者，金屬或金屬化合物不被固定到襯底的整個表面，而是用滴珠噴射、印刷、溶膠-凝膠方法等選擇性地僅僅固定到預(yù)定的區(qū)域。注意，不要求形成在第三層間絕緣膜552 表面上的金屬或金屬化合物是完全連續(xù)的膜，而是可以分散成一定程度。隨后，保護層555被形成在第三層間絕緣膜552上，以便覆蓋天線553。保護層 555由能夠在用蝕刻方法清除剝離層501時保護TFT540-542以及布線M5-550的材料形成。例如，可以借助于在整個表面上涂敷包括環(huán)氧樹脂的可溶于水或可溶于乙醇的樹脂、包括丙烯酸酯的樹脂、或包括硅的樹脂，來形成保護層陽5。在本實施方案模式中，由可溶于水的樹脂形成的膜(T0AG0SEI公司的產(chǎn)品 VL-WSHL10)被甩涂成具有30微米的厚度，并曝光2分鐘，以便部分地固化，然后將其背面暴露于紫外線2. 5分鐘，并將其表面暴露于紫外線10分鐘，以便完全固化。于是能夠得到保護層555。在堆疊多個有機樹脂膜的情況下，依賴于所用的溶劑，多個有機樹脂在被涂敷或烘焙時可能被部分地熔化或粘附性太大。因此，若可溶于相同溶劑中的有機樹脂被用于第三層間絕緣膜552和保護層555，則優(yōu)選形成無機絕緣膜(氮化硅膜、氧氮化硅膜、AlNx膜、 或AlNxOy膜)來覆蓋第三層間絕緣膜552，以便保護層555能夠在后續(xù)步驟中被容易地清除。隨后，如圖12B所示，形成溝槽556來彼此分離各ID芯片。溝槽556僅僅被要求具有一定的深度以便暴露剝離層501?？梢杂们懈?、劃線、光刻之類的方法來形成溝槽556。 若不要求分隔第一襯底500上的ID芯片，則并非必須形成溝槽556。如圖12C所示，用蝕刻方法清除剝離層501。在本實施方案中，鹵素氟化物被用作蝕刻氣體，并被引入到溝槽556中。例如，可以用ClF3 (三氟化氯)，在350°C的溫度、300sCCm 的流速、以及800 的壓力下，執(zhí)行3小時的蝕刻。或者，也可以采用混合有氮的ClF3氣體。 利用諸如ClF3的鹵素氟化物，能夠選擇性地蝕刻剝離層501，從而能夠從TFT 540-542剝離第一襯底500。注意，鹵素氟化物可以是氣體或液體。如圖13A所示，用粘合劑558將剝離的TFT 540-542固定到第二襯底559，然后清除保護層555。粘合劑558由能夠?qū)⒌诙r底559粘合到基底膜502的材料形成。例如，諸如可反應(yīng)固化的光固化粘合劑、可熱固化的粘合劑、以及可紫外線固化的粘合劑之類的各種可固化的粘合劑、以及厭氧的粘合劑，可以被用作粘合劑陽8。第二襯底559可以由諸如鋇硼硅酸鹽玻璃和鋁硼硅酸鹽玻璃之類的玻璃襯底或諸如紙和塑料之類的柔性有機材料形成。第二襯底559也可以由柔性無機材料形成。由具有極性原子團的聚降冰片烯形成的ART0N(JSR的產(chǎn)品)，可以被用作塑料襯底。也可以采用以聚對苯二甲酸乙二醇酯(PET)、聚硫醚乙二醇(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯 (PC)、尼龍、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亞胺(PEI)、多芳基化合物(PAR)、聚對苯二甲酸丁二酯(PBT)、聚酰亞胺、丙烯腈丁二烯苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸樹脂等為典型的聚酯。第二襯底559最好具有約為2-30W/mK的高熱導(dǎo)率，以便發(fā)散薄膜集成電路產(chǎn)生的熱。隨后，如圖1 所示，粘合劑560被涂敷在天線553和第三層間絕緣膜552上，且覆蓋材料561被固定到其上。覆蓋材料561可以由相同于第二襯底559的材料形成。粘合劑560的厚度可以是例如10-200微米。粘合劑560由能夠?qū)⒏采w材料561固定到天線553和第三層間絕緣膜552的材料形成。諸如可反應(yīng)固化的光固化粘合劑、可熱固化的粘合劑、以及可紫外線固化的粘合劑之類的各種可固化的粘合劑、以及厭氧的粘合劑，可以被用作粘合劑560。雖然在本實施方案中利用粘合劑560將覆蓋材料561固定到天線553和第三層間絕緣膜552，但本發(fā)明不局限于此。ID芯片并非必須使用覆蓋材料561。例如，可以用樹脂之類來覆蓋天線553和第三層間絕緣膜552，以便提高ID芯片的機械強度?；蛘?，可以用圖 13A所示的步驟來完成ID芯片而無須使用覆蓋材料561。通過上述各步驟完成了 ID芯片。根據(jù)這種制造方法，總厚度為0.3-3微米，典型地約為2微米的厚度顯著地減小了的集成電路，被形成在第二襯底559與覆蓋材料561之間。注意，集成電路的這一厚度包括形成在粘合劑558與粘合劑560之間的各絕緣膜和層間絕緣膜的厚度以及半導(dǎo)體元件本身的厚度，不包括天線的厚度?？梢允笽D芯片中由集成電路占據(jù)的面積為5毫米見方(25平方毫米)或以下，更優(yōu)選約為0.3毫米見方(0.09平方毫米)到4毫米見方(16平方毫米)。借助于將集成電路安置成盡可能靠近第二襯底559與覆蓋材料561之間的中心， 能夠進一步提高ID芯片的機械強度。具體地說，假設(shè)第二襯底559與覆蓋材料561之間的距離為d，則粘合劑558與粘合劑560的厚度最好被調(diào)整為使沿集成電路厚度方向的中心與第二襯底559之間的距離χ可以滿足下列公式1。- -30μτη<χ<- + 30μηι [ ^ ζ l] 2 2更優(yōu)選的是，粘合劑558和粘合劑560的厚度被調(diào)整成滿足下列公式2。-d -IOjum < χ <-d +ΙΟμτη [ ^ ζ 2] 2 2此外，如圖14所示，集成電路中的基底膜502、第一層間絕緣膜Μ3、第二層間絕緣膜M4、或第三層間絕緣膜552的厚度，可以被調(diào)整為使TFT的島形半導(dǎo)體膜與基底膜502 的底部之間的距離(timder)可以相同于或基本上相同于島形半導(dǎo)體膜與第三層間絕緣膜 552的頂部之間的距離(t。VCT)。借助于以這種方式將島形半導(dǎo)體膜安置在集成電路的中心處，能夠減輕施加到半導(dǎo)體層的應(yīng)力，從而能夠防止產(chǎn)生破裂。若與基底膜502相接觸的粘合劑558由有機樹脂形成以便獲得ID芯片的柔性，則當(dāng)?shù)枘せ蜓醯枘け挥米骰啄?02時，能夠防止諸如Na之類的堿金屬或堿土金屬從有機樹脂擴散到半導(dǎo)體膜中。若物件的表面被彎曲，且固定到彎曲表面的ID芯片的第二襯底559從而被彎曲成沿諸如錐面和柱面之類的產(chǎn)生線具有彎曲表面，則優(yōu)選使產(chǎn)生線的方向相同于TFT 540-542的載體的移動方向。根據(jù)這種結(jié)構(gòu)，在第二襯底559被彎曲時，能夠抑制對TFT 540-542特性的影響。而且，借助于將島形半導(dǎo)體膜在集成電路中所占據(jù)的面積的比率設(shè)定為1_30%，在第二襯底559被彎曲時，能夠進一步抑制對TFT 540-542特性的影響。通常，ID芯片使用13. 56MHz或2. 45MHz的無線電波。因此，為了得到廣泛的應(yīng)用， 要求ID芯片被制作來探測這些頻率的無線電波。與用半導(dǎo)體襯底制作ID芯片相比，本實施方案的ID芯片具有無線電波較少被屏蔽的優(yōu)點，從而能夠防止由于屏蔽無線電波而造成的信號衰減。于是，例如采用直徑為12 英寸的半導(dǎo)體襯底的情況與采用尺寸為730X920平方毫米的玻璃襯底的情況比較，采用玻璃襯底能夠使ID芯片的成本大幅度小于采用半導(dǎo)體襯底。此半導(dǎo)體襯底的面積約為 73000平方毫米，而玻璃襯底的面積約為672000平方毫米，亦即玻璃襯底面積約為半導(dǎo)體襯底的9. 2倍。在面積約為672000平方毫米的玻璃襯底上，當(dāng)不考慮襯底切割的裕度時， 能夠制作面積各為1毫米見方的ID芯片672000個，這是制作在半導(dǎo)體襯底上的ID芯片數(shù)目的大約9. 2倍。在采用尺寸為730 X 920平方毫米的玻璃襯底的情況下，要求的制造步驟較少，ID芯片的大規(guī)模生產(chǎn)中，資金投入量能夠被降低到采用直徑為12英寸的半導(dǎo)體襯底的情況的1/3。而且，根據(jù)本實施方案，在從玻璃襯底剝離集成電路之后，玻璃襯底還能夠被重新使用。因此，與采用半導(dǎo)體襯底的情況相比，即使考慮修復(fù)破損的玻璃襯底或清洗玻璃襯底表面的成本，在采用玻璃襯底的情況下的成本也能夠被顯著地降低。此外，即使當(dāng)玻璃襯底被廢棄不再重新使用，尺寸為730X920平方毫米的玻璃襯底的成本也只有直徑為12 英寸的半導(dǎo)體襯底的大約一半。從而能夠得到ID芯片成本的顯著降低。如從上述可見，采用尺寸為730X920平方毫米的玻璃襯底的ID芯片的成本僅僅約為采用直徑為12英寸的半導(dǎo)體襯底的ID芯片的大約1/30。由于ID芯片被預(yù)期用作一次性芯片，故成本低得多的本實施方案的ID芯片對于這種用途是非常有效的。本實施方案能夠與實施方案模式和實施方案1-4組合實現(xiàn)。「實施方案61參照圖15A所述的是在借助于對導(dǎo)電膜進行圖形化而同時形成連接到TFT的布線和天線的情況下的一種ID芯片(也稱為無線芯片)的結(jié)構(gòu)。圖15A是本實施方案的ID 芯片剖面圖。在圖15A中，TFT 1401具有島形半導(dǎo)體膜1402、與島形半導(dǎo)體膜1402相接觸的第一柵絕緣膜1403、以及以第一柵絕緣膜1403插入其間而重疊島形半導(dǎo)體膜1402的電極 1404。TFT 1401還具有第二柵絕緣膜1405以及電極1404上的電極1406，且電極1404重疊電極1406，以第二柵絕緣膜1405插入其間。TFT 1401被第一層間絕緣膜1407和第二層間絕緣膜1408覆蓋。雖然在本實施方案中TFT 1401被第一層間絕緣膜1407和第二層間絕緣膜1408的兩個層間絕緣膜覆蓋， 但本發(fā)明不局限于此。也可以用單個層間絕緣膜或3個或更多的層間絕緣膜來覆蓋TFT 1401。形成在第二層間絕緣膜1408上的布線1409，通過形成在第一層間絕緣膜1407和第二層間絕緣膜1408中的接觸孔，被連接到島形半導(dǎo)體膜1402。天線1410也被形成在第二層間絕緣膜1408上。借助于在第二層間絕緣膜1408 上形成導(dǎo)電膜并對導(dǎo)電膜進行圖形化，能夠同時形成布線1409和天線1410。借助于同時形成天線1410和布線1409，能夠減少ID芯片的制造步驟數(shù)目。 參照圖15B所述的是在借助于對導(dǎo)電膜進行圖形化而同時形成TFT的柵電極和天線的情況下的一種ID芯片的結(jié)構(gòu)。圖15B是本實施方案的ID芯片剖面圖。在圖15B中，TFT 1421具有島形半導(dǎo)體膜1422、與島形半導(dǎo)體膜1422相接觸的第一柵絕緣膜1423、以及以第一柵絕緣膜1423插入其間而重疊島形半導(dǎo)體膜1422的電極 1似4。TFT 1421還具有第二柵絕緣膜1425以及電極1似4上的電極1426，且電極1似4重疊電極1426，以第二柵絕緣膜1425插入其間。天線1430被形成在第一柵絕緣膜1423上。借助于在第一柵絕緣膜1423上形成兩個導(dǎo)電膜，并對此兩個導(dǎo)電膜進行圖形化，能夠同時形成電極14M和14 以及天線1430。 借助于同時形成天線1430以及電極14M和1426，能夠減少ID芯片的制造步驟數(shù)目。雖然在本實施方案中集成電路從襯底被剝離并被固定到另一襯底，但本發(fā)明不局限于此。例如，若諸如能夠承受集成電路制造步驟中的加工溫度的玻璃襯底之類的抗熱性襯底被采用，則不需要剝離集成電路。本實施方案能夠與實施方案模式和實施方案1-5組合實現(xiàn)?！笇嵤┓桨?1本實施方案所述的是一種ID芯片的結(jié)構(gòu)，其中，集成電路被電連接到形成在另一襯底上的天線。圖16A是本實施方案的ID芯片剖面圖。在圖16A中，粘合劑1203被涂敷在第三層間絕緣膜1204上，以便覆蓋電連接到TFT 1201的布線1202。然后，利用粘合劑1203，覆蓋材料1205被固定到第三層間絕緣膜1204。天線1206被預(yù)先形成在覆蓋材料1205上。在本實施方案中，利用各向異性導(dǎo)電樹脂作為粘合劑1203，天線1206被電連接到布線1202。此各向異性導(dǎo)電樹脂是一種借助于將導(dǎo)電材料1207分散到樹脂中而得到的材料。例如，諸如包括環(huán)氧樹脂的樹脂、包括尿烷的樹脂、以及包括丙烯酸的樹脂之類的可熱固化的樹脂；諸如包括聚乙烯的樹脂和包括聚丙烯的樹脂之類的熱塑樹脂；包括硅氧烷的樹脂等，可以被用作此樹脂。諸如聚苯乙烯和鍍有M、Au之類的環(huán)氧樹脂之類的塑料顆粒； 諸如Ni、Au、Ag、焊料之類的金屬顆粒；碳顆?；蛱祭w維；鍍有Au的M纖維等，可以被用作導(dǎo)電材料1207。導(dǎo)電材料的尺寸最好根據(jù)天線1206和布線1202的間距來確定?？梢杂贸暡▽⒏飨虍愋詫?dǎo)電樹脂壓在天線1206與布線1202之間，或可以用紫外線輻照來固化壓縮。
雖然在本實施方案中利用各向異性導(dǎo)電樹脂，天線1206被粘合劑1203電連接到布線1202，但本發(fā)明不局限于此。也可以采用各向異性導(dǎo)電膜來代替粘合劑1203，并對其進行加壓以電連接天線1206和布線1202。雖然在本實施方案中借助于從襯底剝離集成電路并將其固定到另一襯底來形成 ID芯片，但本發(fā)明不局限于此。例如，若諸如能夠承受集成電路制造步驟中的加工溫度的玻璃襯底之類的抗熱性襯底被采用，則不需要剝離集成電路。圖16B是剖面圖，示出了利用玻璃襯底形成的ID芯片的一個例子。在圖16B所示的ID芯片中，玻璃襯底被用作襯底1210，且基底膜1214被形成在用于集成電路的TFT 1211-1213與襯底1210之間，而沒有粘合劑插入其間。本實施方案能夠與實施方案模式和實施方案1-5組合實現(xiàn)。「實施方案81本實施方案所述的是利用大襯底來制造多個半導(dǎo)體器件的方法。首先，集成電路601和天線602被形成在抗熱性襯底上，并被從抗熱性襯底剝離， 然后如圖17A所示，利用粘合劑604，將其固定到分別制備的襯底603。在圖17A中，成對的集成電路601和天線602被固定到襯底603，但本發(fā)明不局限于此。多個成對的集成電路 601和天線602可以被剝離，同時被彼此連接，然后同時被固定到襯底603。隨后，如圖17B所示，覆蓋材料605被固定到襯底603，以便將集成電路601和天線 602夾在其間。此時，粘合劑606被涂敷在襯底603上，以便覆蓋集成電路601和天線602。 圖17C示出了其中覆蓋材料605被固定到襯底603的狀態(tài)。注意，在圖17C中，為了清晰地示出集成電路601和天線602的位置，集成電路601和天線602被示為通過覆蓋材料605。接著，如圖17D所示，利用切割或劃片方法，成對的集成電路601和天線602被彼此分離，從而完成ID芯片607。雖然在本實施方案中天線602和集成電路601被同時剝離，但本發(fā)明不局限于此。天線也可以預(yù)先形成在襯底603上，并在固定集成電路601時被電連接到集成電路601。 或者，可以在集成電路601被固定到襯底603之后，將天線固定到其上，以便被電連接到集成電路601。再或者，天線可以預(yù)先被形成在覆蓋材料605上，并在覆蓋材料605被固定到襯底603上時被電連接到集成電路601。采用玻璃襯底的ID芯片可以被稱為IDG芯片(識別玻璃芯片)，而采用柔性襯底的ID芯片可以被稱為IDF芯片(識別柔性芯片)。本實施方案能夠與實施方案1組合實現(xiàn)?！笇嵤┓桨?1若作為本發(fā)明半導(dǎo)體器件的ID芯片采用柔性襯底，則此ID芯片被適當(dāng)?shù)毓潭ǖ饺嵝晕锛蚓哂袕澢砻娴奈锛?。此外，若本發(fā)明ID芯片中的集成電路包括諸如其中無法重寫數(shù)據(jù)的ROM之類的存儲器，則可以防止偽造其上固定有ID芯片的物件。而且，當(dāng)本發(fā)明的ID芯片被用于其商品價值嚴格依賴于產(chǎn)地和生產(chǎn)者等的食品時，能夠以低的成本防止偽造產(chǎn)地和生產(chǎn)者等。具體地說，本發(fā)明的ID芯片能夠被固定到諸如發(fā)貨標簽、價格標簽、以及名稱標簽之類的具有有關(guān)物件的數(shù)據(jù)的標簽。否則，本發(fā)明的ID芯片本身可用作標簽?；蛘撸景l(fā)明的ID芯片可以被固定到諸如戶口簿、居留證、護照、駕照、身份證、會員證、鑒定報告、信用卡、現(xiàn)金卡、預(yù)付卡、病歷卡、以及月票之類的相當(dāng)于表明事實真相的文件的證書。再或者，本發(fā)明的ID芯片可以被固定到諸如交易票據(jù)、支票、收據(jù)、提貨單、倉庫收據(jù)、股票、債卷、贈予證明、以及抵押證明之類的相當(dāng)于證明私有財產(chǎn)權(quán)利的證書。圖18A示出了組合有本發(fā)明的ID芯片1302的支票1301的例子。在圖18A中，ID 芯片1302被置于支票1301內(nèi)，但也可以被暴露于支票1301外面。若采用柔性襯底，則本發(fā)明ID芯片具有即使當(dāng)固定到具有柔性的支票1301時也不容易被應(yīng)力損壞的優(yōu)點。圖18B示出了組合有本發(fā)明的ID芯片1303的護照1304的例子。在圖18B中， ID芯片1303被置于護照1304的封面上，但也可以被置于護照1304的其它頁面上。若采用柔性襯底，則本發(fā)明ID芯片具有即使當(dāng)固定到具有柔性的護照1304的封面上時也不容易被應(yīng)力損壞的優(yōu)點。圖18C示出了組合有本發(fā)明的ID芯片1305的禮券1306的例子。ID芯片1305被置于禮券1306內(nèi)部，或暴露于禮券1306外面。若采用柔性襯底，則本發(fā)明ID芯片具有即使當(dāng)固定到具有柔性的禮券1306時也不容易被應(yīng)力損壞的優(yōu)點。由于采用具有TFT的集成電路的本發(fā)明的ID芯片廉價且薄，故可以用作被消費者丟棄的一次性芯片。特別是，本發(fā)明的具有廉價且薄的ID芯片的包裝材料，對于其銷售受幾日元或幾日元影響的產(chǎn)品來說，是非常有用的。此包裝材料相當(dāng)于諸如塑料包裝、塑料瓶、托盤、以及封殼之類的用來包裝物件的可成形或已成形的支持物。圖19A示出了包裝在組合有本發(fā)明的ID芯片1307的包裝材料1308中的用于銷售的盒裝午餐1309。當(dāng)物件的價格等被記錄在ID芯片1307中時，就可以在用作讀出器/ 寫入器的現(xiàn)金出納機處付款購買盒裝午餐1309。此外，還可以方便物件的倉儲管理和有效期數(shù)據(jù)管理等。本發(fā)明的ID芯片也可以被固定到例如物件的標簽，以便利用ID芯片來進行物件
的分銷管理。如圖19B所示，本發(fā)明的ID芯片1311被固定到諸如物件標簽1310之類的其反面有粘合劑的支持物。ID芯片1311固定于其上的標簽1310，被置于物件1312上?？梢詮墓潭ㄓ跇撕?310的ID芯片1311無線讀出有關(guān)物件1312的識別數(shù)據(jù)。因此，ID芯片1311方便了物件在分銷過程中的管理。若采用柔性襯底，則本發(fā)明ID芯片具有即使當(dāng)固定到具有柔性的標簽1310時也不容易被應(yīng)力損壞的優(yōu)點。因此，采用本發(fā)明的ID芯片的標簽1310 被適當(dāng)?shù)毓潭ǖ骄哂袕澢砻娴奈锛＠?，若可重寫的非易失存儲器被用作ID芯片1311中的集成電路的存儲器，則能夠記錄物件1312的分銷過程。此外，當(dāng)產(chǎn)品的生產(chǎn)過程被記錄時，批發(fā)商、零售商、以及消費者都能夠容易地找到產(chǎn)地、生產(chǎn)者、制造日期、處理方法等。本實施方案能夠與實施方案模式和實施方案1-8中的至少一個組合實現(xiàn)。本申請基于2004年4月9日在日本專利局提交的日本優(yōu)先權(quán)申請 No. 2004-115467，其整個內(nèi)容在此處被列為參考。
權(quán)利要求
1.一種限幅器，包含晶體管，包括浮柵和控制柵，其中晶體管的浮柵和控制柵彼此重疊，其間插入有絕緣膜； 浮柵是電浮動的并且被配置成聚集電荷； 晶體管的漏極被連接到控制柵； 漏極和控制柵被連接到輸入端子和輸出端子；并且在浮柵中聚集的電荷量通過控制柵和源極之間的電壓來控制。
2.一種限幅器，包含晶體管，包括浮柵和控制柵，其中晶體管的浮柵和控制柵彼此重疊，其間插入有絕緣膜； 浮柵是電浮動的并且被配置成聚集電荷； 晶體管的漏極被連接到控制柵； 晶體管的源極被連接到輸入端子和輸出端子；以及在浮柵中聚集的電荷量通過控制柵和源極之間的電壓來控制。
3.一種限幅器，包含多個晶體管，每個晶體管包括浮柵和控制柵，其中多個晶體管的每個晶體管的浮柵和控制柵彼此重疊，其間插入有絕緣膜； 浮柵是電浮動的并且被配置成聚集電荷； 多個晶體管的每個晶體管的漏極被連接到控制柵； 此多個晶體管被串聯(lián)連接，以便具有相同的正向電流方向；連接在端部處的多個晶體管的其中一個晶體管的漏極和控制柵，被連接到輸入端子和輸出端子；以及在多個晶體管的其中一個晶體管的浮柵中聚集的電荷量通過其中的控制柵和源極之間的電壓來控制。
4.一種限幅器，包含多個晶體管，每個晶體管包括浮柵和控制柵，其中多個晶體管的每個晶體管的浮柵和控制柵彼此重疊，其間插入有絕緣膜； 浮柵是電浮動的并且被配置成聚集電荷； 多個晶體管的每個晶體管的漏極被連接到控制柵； 此多個晶體管被串聯(lián)連接，以便具有相同的正向電流方向；連接在端部處的多個晶體管的其中一個晶體管的源極，被連接到輸入端子和輸出端子；以及在浮柵中聚集的電荷量通過控制柵和源極之間的電壓來控制。
5.一種限幅器，它包含 第一晶體管，以及第二晶體管，其中第一晶體管的浮柵和控制柵彼此重疊，其間插入有絕緣膜； 浮柵是電浮動的并且被配置成聚集電荷； 第一晶體管的漏極被連接到第一晶體管的控制柵；第二晶體管的漏極被連接到第二晶體管的柵極； 第一晶體管和第二晶體管被串聯(lián)連接，以便具有相同的正向電流方向； 第二晶體管的漏極和第二晶體管的柵極被連接到輸入端子和輸出端子；以及在浮柵中聚集的電荷量通過第一晶體管的控制柵和源極之間的電壓來控制。
6.一種限幅器，包含 第一晶體管，以及第二晶體管，其中第一晶體管的浮柵和控制柵彼此重疊，其間插入有絕緣膜；浮柵是電浮動的并且被配置成聚集電荷；第一晶體管的漏極被連接到第一晶體管的控制柵；第二晶體管的漏極被連接到第二晶體管的柵極；第一晶體管和第二晶體管被串聯(lián)連接，以便具有相同的正向電流方向；第二晶體管的源極被連接到輸入端子和輸出端子；以及在浮柵中聚集的電荷量通過第一晶體管的控制柵和源極之間的電壓來控制。
7.根據(jù)權(quán)利要求1-6中任何一項所述的限幅器，還包含電阻器。
8.根據(jù)權(quán)利要求1或2所述的限幅器，其中晶體管是薄膜晶體管。
9.根據(jù)權(quán)利要求3或4所述的限幅器，其中所述多個晶體管是薄膜晶體管。
10.根據(jù)權(quán)利要求5或6所述的限幅器，其中所述第二晶體管是薄膜晶體管。
全文摘要
本發(fā)明涉及限幅器以及采用限幅器的半導(dǎo)體器件。本發(fā)明的限幅器采用包括浮柵的堆疊柵薄膜晶體管(TFT)作為二極管。當(dāng)采用包括浮柵的TFT時，即使在存在TFT閾值電壓Vth的變化的情況下，借助于控制聚集在浮柵中的電荷量，也可以控制閾值電壓Vth。
文檔編號H01L27/12GK102176237SQ20111005654
公開日2011年9月7日 申請日期2005年4月6日 優(yōu)先權(quán)日2004年4月9日
發(fā)明者加藤清 申請人:株式會社半導(dǎo)體能源研究所