專利名稱：用于柔性電路的抗應(yīng)力微導(dǎo)孔結(jié)構(gòu)的制作方法
用于柔性電路的抗應(yīng)力微導(dǎo)孔結(jié)構(gòu)
背景技術(shù)：
本發(fā)明的實(shí)施例一般涉及芯片封裝以及，更具體地，涉及具有穿過介電和粘合層向下至電子芯片的裸芯焊盤(die pad)形成的導(dǎo)孔(via)的芯片封裝，且導(dǎo)孔其中形成有具有增加的厚度的抗應(yīng)力金屬互連。對實(shí)現(xiàn)更好的性能、更小型化以及更高的可靠性的不斷增長的需要推進(jìn)集成電路 (IC)芯片封裝技術(shù)方面的進(jìn)步。大部分半導(dǎo)體裝置，例如裸芯片，具有位于頂面或者該裝置的有源表面(active surface)的電接觸焊盤或者“裸芯焊盤”以提供輸入/輸入(I/O)連接。IC芯片第一封裝技術(shù)例如嵌入式芯片疊加過程(ECBU)，一般在芯片頂表面施加第一介電層(例如，聚酰亞胺膜)，在介電層中形成導(dǎo)孔使得它們與芯片上的裸芯焊盤鄰接，并且然后沿著導(dǎo)孔形成與裸芯焊盤的金屬互連以及圍繞介電層的頂表面上的導(dǎo)孔開口形成金屬蓋焊盤。由于屈服點(diǎn)以及可靠性問題，金屬化的蓋焊盤一般延伸超出導(dǎo)孔的開口。該額外水平的互連將每個(gè)芯片的外圍接合焊盤重新分配成為均勻地在芯片表面上展開的金屬焊盤區(qū)域陣列。用于連接該裝置與應(yīng)用電路板的焊球或者焊料凸塊隨后被布置在這些金屬焊盤上。隨著關(guān)于IC/芯片封裝的功能持續(xù)增加，在芯片上的裸芯焊盤的數(shù)量也增加并且焊盤間距(即，在鄰近的裸芯焊盤之間的中心與中心的距離)降低，例如降低到50微米或者更少。這降低了對于到裝置的導(dǎo)孔互連的可用間隔，迫使使用更小的導(dǎo)孔(即，具有更小直徑的導(dǎo)孔)。經(jīng)常地，或因?yàn)楦哳l層之間的阻抗要求，或由于圖案重疊對準(zhǔn)所需要的尺寸剛性，不能降低施加到芯片的介電層的厚度。因此，雖然導(dǎo)孔的直徑被降低時(shí)，但穿過介電層延伸的導(dǎo)孔的高度/厚度保持略微恒定，因而導(dǎo)致導(dǎo)孔具有增加的縱橫比(即，高度與直徑的比率)。然而，較小直徑的導(dǎo)孔在電鍍期間較難用金屬填充，并且對于給定厚度，在這樣的導(dǎo)孔內(nèi)存在的總金屬體積與較大的導(dǎo)孔相比較小。即是，雖然圍繞介電層頂表面上的導(dǎo)孔開口的金屬蓋焊盤可具有給定的厚度，在較小直徑的導(dǎo)孔內(nèi)存在的金屬厚度基于較小的直徑以及增加的縱橫比可小于給定的厚度，因此降低了在導(dǎo)孔中的金屬體積(低于所希望的體積)。在降低直徑的導(dǎo)孔內(nèi)存在的該降低金屬體積能導(dǎo)致關(guān)于金屬互連的耐久問題。即是，在熱循環(huán)可靠性測試期間，由導(dǎo)孔中的金屬和周圍介電材料之間熱膨脹系數(shù)(CTE)錯(cuò)配引起的應(yīng)力最終引起金屬疲勞以及裂紋，從而導(dǎo)致金屬互連的損耗(loss)/失效。如果有較少的總金屬存在量以最小化疲勞，這發(fā)生得更迅速。相應(yīng)地，存在對提供與芯片上的裸芯焊盤的可靠金屬互連連接的芯片封裝的系統(tǒng)以及方法的需要。還存在對尤其是在包括具有降低的直徑以及增加的縱橫比的導(dǎo)孔的高密度互連(HDI) IC封裝中抵抗由熱應(yīng)力引起的疲勞的這類金屬互連的需要。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例通過提供芯片封裝制作的系統(tǒng)以及方法克服了前述的缺點(diǎn)，該芯片封裝制作中，導(dǎo)孔穿過介電以及粘合層向下至電子芯片的裸芯焊盤而形成，且導(dǎo)孔其中形成有具有增加的厚度的抗應(yīng)力金屬互連。根據(jù)本發(fā)明的一個(gè)方面，芯片封裝包括具有在其頂表面形成的多個(gè)裸芯焊盤的電子芯片以及位于電子芯片上的聚酰亞胺柔性層，且聚酰亞胺柔性層具有在其中形成的多個(gè)導(dǎo)孔使得多個(gè)導(dǎo)孔的每一個(gè)對應(yīng)相應(yīng)的裸芯焊盤。該芯片封裝還包括沉積在電子芯片和聚酰亞胺柔性層之間的粘合層以及在聚酰亞胺柔性層上形成的多個(gè)金屬互連，且多個(gè)金屬互連的每一個(gè)包括覆蓋聚酰亞胺柔性層的頂表面的一部分的蓋焊盤、從蓋焊盤向下延伸且沿著導(dǎo)孔周長穿過導(dǎo)孔的側(cè)壁、以及與側(cè)壁連接并且與相應(yīng)的裸芯焊盤形成電連接的基底， 其中基底以及側(cè)壁的每個(gè)的厚度等于或者大于粘合層的厚度。根據(jù)本發(fā)明的另一方面，形成芯片封裝的方法包括步驟提供其上具有集成電路 (IC)以及在其頂表面上形成的多個(gè)裸芯焊盤的硅片，在硅片的頂表面施加粘合層，通過粘合層將硅片粘附至自立式聚酰亞胺柔性層，并且形成穿過自立式聚酰亞胺柔性層以及粘合層的多個(gè)導(dǎo)孔，且多個(gè)導(dǎo)孔的每一個(gè)延伸至多個(gè)裸芯焊盤的相應(yīng)一個(gè)。該方法還包括在自立式聚酰亞胺柔性層上形成多個(gè)金屬互連的步驟使得多個(gè)金屬互連的每一個(gè)通過相應(yīng)導(dǎo)孔延伸以電連接至相應(yīng)裸芯焊盤，其中形成多個(gè)金屬互連進(jìn)一步包括基于粘合層的厚度確定所希望的金屬互連厚度，在自立式聚酰亞胺柔性層上以及在具有所希望的金屬互連厚度的多個(gè)導(dǎo)孔內(nèi)沉積金屬材料，以及圖案化且蝕刻該金屬材料以形成具有所希望厚度的多個(gè)金屬互連。根據(jù)本方明的又另一方面，芯片封裝包括具有在其頂表面上形成的多個(gè)裸芯焊盤的硅片、沉積在硅片上的粘合層、以及粘附至粘合層的以及具有通過其中而形成的多個(gè)導(dǎo)孔(每一個(gè)通過粘合層延伸至多個(gè)裸芯焊盤的相應(yīng)一個(gè))的自立式介電層。該芯片封裝還包括在自立式聚酰亞胺柔性膜上形成的多個(gè)金屬互連使得多個(gè)金屬互連的每一個(gè)通過相應(yīng)導(dǎo)孔延伸以形成與相應(yīng)裸芯焊盤的電連接。多個(gè)金屬互連的每一個(gè)進(jìn)一步包括覆蓋自立式聚酰亞胺柔性膜的頂表面的一部分的蓋焊盤、與相應(yīng)裸芯焊盤形成電連接的基底、以及沿著導(dǎo)孔的周長在蓋焊盤和基底之間延伸的側(cè)壁，且基底以及側(cè)壁的每個(gè)被構(gòu)造以具有等于或者大于粘合層厚度的厚度。這些以及其他的優(yōu)點(diǎn)和特征從接下來的連同附圖所提供的本發(fā)明的優(yōu)選實(shí)施例的詳細(xì)描述將更容易被理解。


附示了目前考慮的以用于實(shí)施本發(fā)明的實(shí)施例。在附圖中圖1是配合本發(fā)明實(shí)施例使用的裸電子芯片的頂部俯視圖。圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例、結(jié)合了附連至裸電子芯片的層壓層的電子芯片封裝的橫截面圖。圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例、結(jié)合了額外的層壓層的電子芯片封裝的橫截面圖。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例、圖示導(dǎo)孔直徑以及金屬互連厚度的部分電子芯片封裝的橫截面圖。圖5是根據(jù)本發(fā)明的另一實(shí)施例、圖示導(dǎo)孔直徑以及金屬互連厚度的部分電子芯片封裝的橫截面圖。圖6a和圖6b是圖示金屬互連失效百分比與金屬互連基底以及側(cè)壁厚度之間的關(guān)系的曲線圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例提供了形成芯片封裝的一種系統(tǒng)以及方法。該芯片封裝包括通過介電層向下至電子芯片裸芯焊盤形成的導(dǎo)孔，且該導(dǎo)孔具有其中形成的具有增加的厚度的抗應(yīng)力金屬互連。參考圖1，示出了可與本發(fā)明實(shí)施例配合使用的裸的或者未封裝的電子芯片10的頂部俯視圖。如圖示，裸電子芯片10包括襯底12(例如，硅片)以及其上的多個(gè)裸芯焊盤 14。裸芯焊盤14可通過多種技術(shù)在襯底12上布置。例如，金屬化過程或者類似的過程可被實(shí)施以在襯底12上沉積裸芯焊盤14。備選的技術(shù)例如蝕刻或者光刻法也可被實(shí)施。裸芯焊盤14可具有例如包括多種材料例如鋁、銅、金、銀、以及鎳或者其組合的成分。如圖1 中所示，裸芯焊盤14被設(shè)置在襯底12上使得它們相對彼此間隔開。同樣地，每個(gè)連續(xù)的裸芯焊盤14具有其間的間距16。本發(fā)明的實(shí)施例可使用具有采用與圖1中所示的方式不同的方式來設(shè)置的它們的裸芯焊盤的裸電子芯片。例如，其他的裸電子芯片可具有多周長排的裸芯焊盤，而不是如圖1所示的單排的裸芯焊盤14。此外，具有位于襯底任何區(qū)域上的成陣列的裸芯焊盤或者一般在襯底中心區(qū)域上設(shè)置的一排或者多排的裸芯焊盤的半導(dǎo)體裝置可被使用。進(jìn)一步的實(shí)施例可具有沿著襯底周長的少于全部四個(gè)邊設(shè)置的裸芯焊盤。又進(jìn)一步，電子芯片的實(shí)施例可包括被設(shè)置成使得裸芯焊盤之間的間隔變化的裸芯焊盤?，F(xiàn)參考圖2，芯片封裝20(如，集成電路(ic)封裝)的側(cè)視圖結(jié)合裸電子芯片10 被示出。在制造芯片封裝20中，自立式介電層，例如聚酰亞胺柔性層或者電路板22，被施加在裸電子芯片10的頂表面(通過施加在其之間的粘合層23)，且裸電子芯片10以面向下的朝向使用芯片附連機(jī)構(gòu)(未示出)或者某些類似的程序被附連于粘合層23。聚酰亞胺柔性層22采用能在裸電子芯片10上布置的預(yù)成型層壓板或膜的形式。例如，聚酰亞胺柔性層22能由Kapton 、Ultem 、聚四氟乙烯(ptfe)、或者另外的聚合物膜，比如液晶聚合物(lcp)形成。根據(jù)一個(gè)示例性的實(shí)施例，粘合層23由環(huán)氧基介電材料、環(huán)氧樹脂、光酸生成劑(photoacid generator)、抗氧化劑、以及對應(yīng)光酸生成劑的冷催化劑組成，以提供促進(jìn)產(chǎn)品可靠性和屈服點(diǎn)的粘合劑。例如，粘合層形成為具有提供聚酰亞胺柔性層22與電子芯片10之間足夠接合性的厚度，例如在12至25微米范圍中的厚度。在通過粘合層23向裸電子芯片10施加聚酰亞胺柔性層22時(shí)，在層壓層中形成多個(gè)導(dǎo)孔24。導(dǎo)孔m通過激光燒蝕或者激光鉆孔過程形成并且在對應(yīng)位于襯底12上的裸芯焊盤14的位置處形成。在聚酰亞胺柔性層22中的導(dǎo)孔m的激光鉆孔因此用于暴露出裸芯焊盤14。當(dāng)導(dǎo)孔m形成時(shí)，金屬層/材料沈通過例如濺射過程、電鍍過程、或者這兩者的結(jié)合的過程被施加到聚酰亞胺柔性層22上。所沉積的金屬層/材料沈然后形成為金屬互連觀。在一個(gè)示例性的技術(shù)中，金屬層/材料沈被圖案化以及蝕刻使得金屬互連觀被形成，其從聚酰亞胺柔性層22的頂表面30向下穿過導(dǎo)孔m延伸。金屬互連28因此形成與裸芯焊盤14的電連接。以這種方式，聚酰亞胺柔性層22形成重新分配層，其用于將裸芯焊盤14的設(shè)置重新分配成在電子芯片封裝20的表面上分配的互連的區(qū)域陣列，裸芯焊盤14 可圍繞每個(gè)裸電子芯片10的外圍來設(shè)置。如圖3中所示，根據(jù)本發(fā)明的一個(gè)實(shí)施例，一個(gè)或者多個(gè)額外的聚酰亞胺柔性層 32在芯片封裝20的構(gòu)造期間通過關(guān)聯(lián)的粘合層23被施加在聚酰亞胺柔性層22上。類似上面提出的步驟，多個(gè)導(dǎo)孔M通過例如激光燒蝕或者激光鉆孔過程在額外的聚酰亞胺柔性層32中形成。在每個(gè)額外的聚酰亞胺柔性層32中的導(dǎo)孔M在對應(yīng)附連于下面緊挨位置的聚酰亞胺柔性層(即，聚酰亞胺柔性層22)的金屬互連觀的位置處形成，使得允許金屬互連觀的進(jìn)一步重新分配。又如上面提到的，金屬互連然后又通過沉積(例如，濺射或者電鍍)過程以及隨后的圖案化與蝕刻過程在額外的聚酰亞胺柔性層32上形成，使得金屬互連觀變形以向下穿過導(dǎo)孔M延伸并且直至與在下面緊挨位置的聚酰亞胺柔性層22、32 上的金屬互連觀電接觸?，F(xiàn)參考圖4和圖5，示出了根據(jù)本發(fā)明的實(shí)施例的芯片封裝20的一部分的細(xì)節(jié)視圖。對于在圖4和圖5中所示出以及描述的芯片封裝20的每個(gè)實(shí)施例，金屬互連觀的厚度取決于在襯底12和聚酰亞胺柔性層22之間所施加的粘合層23的厚度。即是，可以認(rèn)識到在導(dǎo)孔M中形成的金屬互連觀與粘合材料形成層23之間存在高熱膨脹系數(shù)(CTE)錯(cuò)配。此高CTE錯(cuò)配能引發(fā)金屬互連觀上的應(yīng)力，最終引起金屬疲勞以及裂紋并且導(dǎo)致金屬互連的損耗/失效。因此，與較薄的金屬互連相比較，提供具有增加厚度的、填充導(dǎo)孔M較大百分比容積(或者完全填充導(dǎo)孔)以提供增強(qiáng)的對金屬疲勞以及裂紋的抵抗力的金屬互連觀是所希望的。參考圖4，根據(jù)本發(fā)明的一個(gè)實(shí)施例提出一種芯片封裝20，其包括形成為具有25 微米的厚度tp的聚酰亞胺柔性層22，使得它被構(gòu)造成自立式膜，電子芯片10能被粘附在其上。位于電子芯片10與聚酰亞胺柔性層22之間的粘合層23具有大約14微米的厚度ta， 以提供在聚酰亞胺柔性層22與電子芯片10之間足夠的接合性。相應(yīng)地，通過聚酰亞胺柔性層22以及粘合層23形成的導(dǎo)孔M具有大約39微米的高度hp金屬互連28通過金屬層/材料的施加(例如通過電鍍過程以及隨后的圖案化以及蝕刻)在聚酰亞胺柔性層22上以及導(dǎo)孔M中形成。金屬互連觀形成為包括聚酰亞胺柔性層22的頂表面30上形成的蓋焊盤31、與裸芯焊盤14形成電連接的基底部分34、以及從基底34沿著導(dǎo)孔M的周長向上延伸且到聚酰亞胺柔性層22的頂表面30上的側(cè)壁36。 根據(jù)圖4的實(shí)施例，金屬互連觀的基底34以及側(cè)壁36形成為具有在14微米范圍中的厚度t1;以提供抵抗可基于來自形成金屬互連觀的金屬與形成聚酰亞胺柔性層22以及粘合層23的周圍材料之間CTE錯(cuò)配的給予金屬互連的應(yīng)力而發(fā)生的金屬疲勞以及裂紋的金屬互連觀。即是，對于形成為具有大約39微米的高度Ii1的導(dǎo)孔M，其中粘合層23的厚度ta 是14微米，具有基底34以及側(cè)壁36的金屬互連觀具有14微米的厚度、提供了具有增強(qiáng)的可靠性且對由熱循環(huán)產(chǎn)生的失效具有增加的抵抗的金屬互連。針對圖4，可以認(rèn)識到，粘合層23可在襯底12以及聚酰亞胺柔性層22之間被設(shè)置且具有的厚度ta大于或者少于14微米。通常，可以認(rèn)識到，金屬互連觀的基底34以及側(cè)壁36的厚度、應(yīng)該等于或者大于粘合層23的厚度ta。因此，例如對于具有16微米的厚度ta的粘合層23，根據(jù)本發(fā)明的一個(gè)實(shí)施例，將提供具有基底34以及側(cè)壁36且具有至少16微米的厚度^的金屬互連觀。提供具有基底34以及側(cè)壁36且厚度^等于或者大于粘合層23的厚度ta的金屬互連觀，則提供了可靠的、抗應(yīng)力金屬互連觀?，F(xiàn)參考圖5，根據(jù)本發(fā)明的另一實(shí)施例提出了一種芯片封裝20，其包括具有25微米的厚度tp的聚酰亞胺柔性層22，使得它被構(gòu)造成自立式膜，電子芯片10能被粘附在其上。位于電子芯片10與聚酰亞胺柔性層22之間的粘合層23具有大約14微米的厚度ta， 以提供聚酰亞胺柔性層22與電子芯片10之間足夠的接合性。相應(yīng)地，通過聚酰亞胺柔性層22以及粘合層23形成的導(dǎo)孔M具有大約39微米的高度hp根據(jù)圖5的實(shí)施例，提出了具有在聚酰亞胺柔性層22頂表面30上形成的蓋焊盤 31的金屬互連觀，其采用填充(或者基本填充)導(dǎo)孔M的柱互連38形式沿著“基底部分” 以及“偵彳壁”形成。多種“固態(tài)導(dǎo)孔鍍層”金屬化技術(shù)可被實(shí)施以形成柱互連38，例如通過實(shí)施導(dǎo)孔金屬的選擇性的圖案起鍍(pattern plate-up)、或者通過區(qū)別蝕刻以及鍍速率機(jī)制實(shí)施交替鍍以及蝕刻金屬的脈沖鍍，來在導(dǎo)孔M中形成固態(tài)金屬。因此，柱互連38能被描述為具有“基底部分”以及“側(cè)壁”的金屬互連觀，其具有足夠大的厚度以便基本或者完全填充導(dǎo)孔24，因而形成柱互連。因?yàn)橹ミB38填充導(dǎo)孔24，它具有的“厚度”大于粘合層23的厚度ta，且因此提供具有增強(qiáng)的可靠性且對由熱循環(huán)產(chǎn)生的失效具有增加的抵抗性的金屬互連。對于在圖4和圖5中提出的每個(gè)實(shí)施例，可以認(rèn)識到，導(dǎo)孔M的直徑Cl1以及縱橫比(高度與直徑的比率)可在電鍍過程期間影響金屬互連觀的形成。對于高密度互連芯片封裝，其中在裸芯焊盤14之間的間距16(圖1)被降低，可以認(rèn)識到，每個(gè)導(dǎo)孔M的直徑 Cl1也被降低以允許對應(yīng)裸芯焊盤14的導(dǎo)孔形成以及其間的最小化的間距。然而，當(dāng)導(dǎo)孔M 的直徑Cl1能被降低以提供與電子芯片10的裸芯焊盤14的電連接時(shí)，或因?yàn)樵诟哳l層間的阻抗要求，或由于圖案重疊對準(zhǔn)所需要的尺寸剛性，存在關(guān)于聚酰亞胺柔性層22的厚度tp 降低的限制(例如，最小聚酰亞胺柔性層厚度為25微米)。因此，每個(gè)導(dǎo)孔M的直徑Cl1的降低導(dǎo)致具有增加的縱橫比(即，高度與直徑的比率)的導(dǎo)孔。導(dǎo)孔M降低的直徑Cl1以及增加的高度與直徑的縱橫比使得在電鍍期間使用金屬填充導(dǎo)孔M更困難，因而引起在金屬互連觀的一些部分的厚度不一致。更具體地，導(dǎo)孔M 降低的直徑Cl1以及增加的高度與直徑的縱橫比能導(dǎo)致蓋焊盤31的厚度t。大于基底34以及側(cè)壁36的厚度、。例如，如圖4中所示，對于形成為具有25微米的底部直徑Cl1以及39 微米的高度的導(dǎo)孔對，蓋焊盤31的厚度t?？梢允?微米，然而基于在電鍍期間用金屬填充導(dǎo)孔M的內(nèi)在困難性，基底34以及側(cè)壁36的厚度、可以是大約5. 5微米?，F(xiàn)參考圖6A和圖6B，且繼續(xù)參考圖4和圖5，示出了金屬互連可靠性與基底34以及側(cè)壁36的厚度、之間的關(guān)系，其中導(dǎo)孔串失效百分比軸40相對基底/側(cè)壁厚度軸42來圖示。如示例，在圖6A中示出了對于多個(gè)導(dǎo)孔尺寸的8微米頂表面金屬互連鍍層(S卩，金屬互連的蓋焊盤31的厚度)的導(dǎo)孔串失效百分比，多個(gè)導(dǎo)孔尺寸其中包括直徑25微米的導(dǎo)孔，直徑35微米的導(dǎo)孔，以及直徑45微米的導(dǎo)孔，其中圖示了對于750次循環(huán)、1000次循環(huán)、以及1250次循環(huán)的熱循環(huán)的導(dǎo)孔串失效百分比。如圖6A中所示，由8微米頂表面鍍層形成的基底/側(cè)壁34、36的實(shí)際厚度基于導(dǎo)孔直徑而變化在25微米導(dǎo)孔中的基底/側(cè)壁厚度為大約5. 6微米，在35微米導(dǎo)孔中的基底/側(cè)壁厚度為大約6. 8微米，以及在45微米導(dǎo)孔中的基底/側(cè)壁厚度為大約7. 7微米。
參考圖6B，示出了對于多個(gè)導(dǎo)孔尺寸的8微米的頂表面金屬互連鍍層對于750次循環(huán)的熱循環(huán)的導(dǎo)孔串失效百分比，多個(gè)導(dǎo)孔尺寸其中包括直徑25微米的導(dǎo)孔，直徑35 微米的導(dǎo)孔，以及直徑45微米的導(dǎo)孔，對于750次循環(huán)的熱循環(huán)。此外，示出了對于直徑25 微米的導(dǎo)孔的4微米的頂表面金屬互連鍍層的、對于750次循環(huán)的熱循環(huán)的導(dǎo)孔串失效百分比。如圖6B中所示，由8微米鍍層形成的基底/側(cè)壁34、36的實(shí)際厚度、基于導(dǎo)孔直徑而變化在25微米導(dǎo)孔中的基底/側(cè)壁厚度為大約5. 6微米，在35微米導(dǎo)孔中的基底/ 側(cè)壁厚度為大約6. 8微米，以及在45微米導(dǎo)孔中的基底/側(cè)壁厚度為大約7. 7微米。對于在25微米導(dǎo)孔中的4微米鍍層，基底/側(cè)壁厚度是大約2. 9微米?；趫D6A以及圖6B，可以看到，導(dǎo)孔串失效百分比(S卩，金屬互連可靠性)是金屬互連的基底/側(cè)壁34/36的厚度、的函數(shù)，并且與金屬互連鍍層的厚度(即，蓋焊盤31的厚度t。)以及導(dǎo)孔直徑無關(guān)。即是，金屬互連觀的蓋焊盤31的厚度t。和導(dǎo)孔M的直徑Cl1 不影響金屬互連可靠性。相反地，導(dǎo)孔M內(nèi)的金屬互連基底以及側(cè)壁34、36的厚度、(其期望值基于粘合層23的厚度ta而確定)確定了金屬互連觀的可靠性以及對由熱循環(huán)引起的失效的抵抗性。因此，可以認(rèn)識到，在形成金屬互連觀的過程中，當(dāng)把金屬材料電鍍到聚酰亞胺柔性層22上以及導(dǎo)孔M中時(shí)，要考慮基底34以及側(cè)壁36的厚度、。因?yàn)樵跓嵫h(huán)期間的金屬互連觀的可靠性取決于在導(dǎo)孔M內(nèi)存在的金屬總體積(即，基底34以及側(cè)壁36 的厚度、)，要考慮相對粘合層23的厚度ta的基底34以及側(cè)壁36的厚度^，而不是在聚酰亞胺柔性層22的頂表面30上形成的蓋焊盤31的厚度t。。相應(yīng)地，在電鍍期間，金屬材料26的量被充分施加以形成具有所希望厚度^ (例如，等于或者大于粘合層23的厚度ta 的厚度、)，或者整個(gè)地填充導(dǎo)孔M (即，柱互連38)的金屬互連觀的基底34以及側(cè)壁36， 并且可以認(rèn)識到，蓋焊盤31的厚度t?？纱笥诨?4以及側(cè)壁36的厚度。因此，根據(jù)本發(fā)明的一個(gè)實(shí)施例，芯片封裝包括具有在其頂表面形成的多個(gè)裸芯焊盤的電子芯片以及位于電子芯片上的聚酰亞胺柔性層，且聚酰亞胺柔性層具有在其中形成的多個(gè)導(dǎo)孔使得多個(gè)導(dǎo)孔的每一個(gè)對應(yīng)相應(yīng)裸芯焊盤。該芯片封裝還包括沉積在電子芯片和聚酰亞胺柔性層之間的粘合層以及在聚酰亞胺柔性層上形成的多個(gè)金屬互連，且多個(gè)金屬互連的每一個(gè)進(jìn)一步包括覆蓋聚酰亞胺柔性層的頂表面的一部分的蓋焊盤、從蓋焊盤延伸下去且沿著導(dǎo)孔周長穿過導(dǎo)孔的側(cè)壁、以及與側(cè)壁連接并且與相應(yīng)裸芯焊盤形成電連接的基底，其中基底以及側(cè)壁的每個(gè)的厚度等于或者大于粘合層的厚度。根據(jù)本發(fā)明的另一實(shí)施例，形成芯片封裝的方法包括步驟提供其上具有集成電路(IC)以及在其頂表面上形成的多個(gè)裸芯焊盤的硅片，在硅片的頂表面施加粘合層，通過粘合層將硅片粘附至自立式聚酰亞胺柔性層，并且形成穿過自立式聚酰亞胺柔性層以及粘合層的多個(gè)導(dǎo)孔，且多個(gè)導(dǎo)孔的每一個(gè)延伸至多個(gè)裸芯焊盤的相應(yīng)一個(gè)。該方法還包括在自立式聚酰亞胺柔性層上形成多個(gè)金屬互連的步驟使得多個(gè)金屬互連的每一個(gè)通過相應(yīng)導(dǎo)孔延伸以電連接相應(yīng)裸芯焊盤，其中形成多個(gè)金屬互連進(jìn)一步包括基于粘合層的厚度確定所希望的金屬互連厚度，在自立式聚酰亞胺柔性層上以及在具有所希望的金屬互連厚度的多個(gè)導(dǎo)孔內(nèi)沉積金屬材料，以及圖案化且蝕刻該金屬材料以形成具有所希望厚度的多個(gè)金屬互連。根據(jù)本發(fā)明的又另一實(shí)施例，芯片封裝包括具有在其頂表面上形成的多個(gè)裸芯焊盤的硅片、沉積在硅片上的粘合層、以及粘附在粘合層的以及具有通過其中形成的多個(gè)導(dǎo)孔(每一個(gè)通過粘合層延伸至多個(gè)裸芯焊盤的相應(yīng)一個(gè))的自立式介電層。該芯片封裝還包括在自立式聚酰亞胺柔性膜上形成的多個(gè)金屬互連使得多個(gè)金屬互連的每一個(gè)通過相應(yīng)導(dǎo)孔延伸以形成與相應(yīng)裸芯焊盤的電連接。多個(gè)金屬互連的每一個(gè)進(jìn)一步包括覆蓋自立式聚酰亞胺柔性膜的頂表面的一部分的蓋焊盤、與相應(yīng)的裸芯焊盤形成電連接的基底、以及沿著導(dǎo)孔的周長在蓋焊盤和基底之間延伸的側(cè)壁，且基底以及側(cè)壁的每個(gè)被構(gòu)造以具有等于或者大于粘合層厚度的厚度。盡管本發(fā)明已連同僅有限數(shù)量的實(shí)施例詳細(xì)地被描述，應(yīng)該容易理解的是本發(fā)明不僅限于這樣的公開實(shí)施例。相反地，本發(fā)明能修改成結(jié)合之前未描述的但與本發(fā)明的精神以及范圍相稱的任意數(shù)量的變化、變更、替換或者等同設(shè)置。此外，盡管本發(fā)明的各個(gè)實(shí)施例已經(jīng)被描述，應(yīng)該理解的是本發(fā)明的方面可僅包括所描述實(shí)施例的某些實(shí)施例。相應(yīng)地，本發(fā)明不被認(rèn)為是由之前的描述所限制，而由附上的權(quán)利要求的范圍所限制。部件列表
權(quán)利要求
1.一種芯片封裝00)包括具有在其頂表面上形成的多個(gè)裸芯焊盤的電子芯片(10)；位于電子芯片(10)上的聚酰亞胺柔性層(22)，所述聚酰亞胺柔性層0 具有在其中形成的多個(gè)導(dǎo)孔04)使得所述多個(gè)導(dǎo)孔04)的每一個(gè)對應(yīng)相應(yīng)裸芯焊盤(14)；沉積在電子芯片(10)和聚酰亞胺柔性層0 之間的粘合層；以及在聚酰亞胺柔性層0 上形成的多個(gè)金屬互連( )，所述多個(gè)金屬互連08)的每一個(gè)包括覆蓋聚酰亞胺柔性層0 的頂表面(30)的一部分的蓋焊盤(31)；從蓋焊盤(31)向下延伸且沿著導(dǎo)孔周長穿過導(dǎo)孔04)的側(cè)壁(36)；以及與側(cè)壁(36)連接并且與相應(yīng)裸芯焊盤(14)形成電連接的基底(34)；其中所述基底以及側(cè)壁的每個(gè)的厚度等于或者大于所述粘合層的厚度。
2.如權(quán)利要求1所述的芯片封裝(20)，其中所述基底(34)以及側(cè)壁(36)的每一個(gè)的厚度是這樣以使相應(yīng)導(dǎo)孔04)的容積由所述金屬互連08)填充。
3.如權(quán)利要求2所述的芯片封裝(20)，其中所述金屬互連08)包括柱互連(38)。
4.如權(quán)利要求1所述的芯片封裝(20)，其中所述聚酰亞胺柔性層02)包括被配置于支撐所述電子芯片(10)的自立式膜。
5.如權(quán)利要求1所述的芯片封裝(20)，其中所述粘合層03)的成分包括環(huán)氧基介電材料、環(huán)氧樹脂、光酸生成劑、抗氧化劑、以及對應(yīng)光酸生成劑的冷催化劑。
6.如權(quán)利要求1所述的芯片封裝(20)，其中所述粘合層03)的厚度在12至25微米的范圍中。
7.如權(quán)利要求1所述的芯片封裝(20)，其中所述多個(gè)導(dǎo)孔04)的每個(gè)的直徑少于45 微米。
8.如權(quán)利要求7所述的芯片封裝(20)，其中所述蓋焊盤(31)的厚度大于所述基底 (34)以及側(cè)壁(36)的厚度。
9.如權(quán)利要求1所述的芯片封裝(20)，其中所述多個(gè)金屬互連08)通過電鍍過程在聚酰亞胺柔性層0 上形成。
10.如權(quán)利要求1所述的芯片封裝(20)，其中所述電子芯片(10)通過所述粘合層03) 以面向下的朝向被粘附于聚酰亞胺柔性層02)。
全文摘要
本發(fā)明名稱為用于柔性電路的抗應(yīng)力微導(dǎo)孔結(jié)構(gòu)。一種芯片封裝(20)被公開，其包括具有在其頂表面形成的多個(gè)裸芯焊盤(14)的電子芯片(10)，以及通過粘合層(23)位于其上的聚酰亞胺柔性層(22)，多個(gè)導(dǎo)孔(24)對應(yīng)裸芯焊盤(14)穿過聚酰亞胺柔性層(22)以及粘合層(23)形成。多個(gè)金屬互連(28)在聚酰亞胺柔性層(22)上形成，每一個(gè)具有覆蓋聚酰亞胺柔性層(22)的頂表面(30)的一部分的蓋焊盤(31)、從蓋焊盤(31)延伸下去且沿著導(dǎo)孔周長穿過導(dǎo)孔(24)的側(cè)壁(36)、以及與側(cè)壁(36)連接并且與相應(yīng)裸芯焊盤(14)形成電連接的基底(34)。基底(34)以及側(cè)壁(36)的每個(gè)形成為具有等于或者大于粘合層(23)的厚度的厚度。
文檔編號H01L21/60GK102194776SQ201110059659
公開日2011年9月21日 申請日期2011年3月2日 優(yōu)先權(quán)日2010年3月2日
發(fā)明者P·A·麥康奈爾, R·J·賽亞, T·B·戈?duì)柶婵?申請人:通用電氣公司