專利名稱：半導(dǎo)體封裝結(jié)構(gòu)的制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置的制法，尤其涉及一種半導(dǎo)體封裝結(jié)構(gòu)的制法。
背景技術(shù)：
隨著電子產(chǎn)業(yè) 的蓬勃發(fā)展，電子產(chǎn)品亦朝著輕、薄、短、小、高積集度、多功能化方向發(fā)展。而為滿足封裝結(jié)構(gòu)高集成化(Integration)以及微型化(Miniaturization)的封裝需求，封裝基板除了導(dǎo)入球柵陣列(BGA)的設(shè)計，封裝形式逐漸由打線式(WireBonding)封裝進展到覆晶式(Flip Chip, FC)封裝,此種封裝件能避免打線用的金線占用空間，可有效縮減整體半導(dǎo)體裝置的體積并提升電性功能。圖IA至圖IC為習(xí)知覆晶式封裝結(jié)構(gòu)制法的說明圖。如圖IA所示，提供一表面具有焊墊120的封裝基板12。如圖2B所示，提供一具有相対的主動面IOa及非主動面IOb的芯片10，該主動面IOa上具有多個導(dǎo)電凸塊100。接著，進行焊接制程，將該導(dǎo)電凸塊100通過該焊錫凸塊11電性連接各該焊墊120，使該芯片10設(shè)于該封裝基板12上。如圖2C所示，形成底膠層(underfill) 110于該芯片10的主動面IOa與該封裝基板12之間，以包覆各該焊錫凸塊11，從而完成覆晶制程。然而，習(xí)知覆晶式封裝結(jié)構(gòu)的制法中，需先進行焊接制程，再進行填充底膠的制程，不僅因需使用焊錫材料而增加材料成本，且導(dǎo)致制程繁瑣。因此，如何克服上述習(xí)知制法的問題，實已成為目前亟欲解決的課題。

發(fā)明內(nèi)容
鑒于上述習(xí)知技術(shù)的種種缺失，本發(fā)明的主要目的在于提供一種半導(dǎo)體封裝結(jié)構(gòu)的制法，無需進行焊接制程，并可有效減少材料成本。本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法包括提供一芯片及ー表面上設(shè)有底膠層的基材,該芯片具有相対的主動面及非主動面,其中，主動面上具有多個導(dǎo)電凸塊；將該芯片的主動面結(jié)合于該底膠層上，以令各該導(dǎo)電凸塊嵌埋入該底膠層中；移除該基材，以外露該底膠層；以及將該芯片通過該底膠層結(jié)合于封裝基板上，使該芯片通過該多個導(dǎo)電凸塊電性連接該封裝基板。前述的制法中，是通過剝離的方式移除該基材，且為輕易剝除該基材，該基材與該底膠層之間的結(jié)合力以小于該芯片主動面與該底膠層之間的結(jié)合力為佳。在另ー實施例中，前述的制法中，該基材與該底膠層之間可具有離形層，以通過剝離該離形層而移除該基材。前述的制法中，由于該底膠層保護該芯片的主動面，且該基材可提供穩(wěn)定的承載及支撐性，故于移除該基材之前，還可研磨該芯片的非主動面。此外，該芯片通過該底膠層結(jié)合于封裝基板上的步驟中，通過熱融該底膠層，使該多個導(dǎo)電凸塊電性連接該封裝基板，再固化該底膠層。當(dāng)然，也可通過形成封裝膠體于該封裝基板上，以包覆該芯片。
由上可知，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法，通過先在芯片的主動面上結(jié)合底膠層，再使芯片通過該底膠層設(shè)于該封裝基板上，相較于習(xí)知技術(shù)，本發(fā)明無需進行焊接制程，得以有效減少材料成本，且可簡化制程。


圖IA至圖IC為習(xí)知覆晶式基板結(jié)構(gòu)的制法的剖視示意圖；以及圖2A至圖2E為本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的制法的剖視示意圖，其中，圖2B’及圖2D’圖為圖2B及圖第2D的另ー實施方式。主要元件符號說明10,20芯片10a、20a 主動面10b、20b 非主動面100、200 導(dǎo)電凸塊11焊錫凸塊110、210 底膠層12、22 封裝基板120、220 焊墊21基材211離形層230封裝膠體。
具體實施例方式以下通過特定的具體實施例說明本發(fā)明的實施方式，熟悉本領(lǐng)域的普通技術(shù)人員可由本說明書所掲示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。須說明者為，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所掲示的內(nèi)容，以供熟悉本領(lǐng)域的技術(shù)人員進行了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍涵蓋在本發(fā)明所掲示的技術(shù)內(nèi)容的范圍內(nèi)。請參閱圖2A至圖2E，其為本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法。如圖2A所示,提供一具有相對的主動面20a及非主動面20b的芯片20,該主動面20a上具有多個導(dǎo)電凸塊200。如圖2B所示，提供一表面上設(shè)有底膠層210的基材21，將該芯片20的主動面20a結(jié)合于該底膠層210上，以令各該導(dǎo)電凸塊200嵌埋入該底膠層210中。于具體實施上，該底膠層210可為非導(dǎo)電膠膜(NCF，NAMICS CORPORATION)，且可于進行研磨制程時保護導(dǎo)電凸塊200。于本實施例中，該基材21與該底膠層210之間的結(jié)合力小于該主動面20a與該底膠層210之間的結(jié)合力。
如圖2B’所示，于另ー實施方式中，該基材21與該底膠層210之間具有離形層211。
如圖2C所示，還可研磨該芯片20的非主動面20b至L-L虛線以降低芯片厚度。如圖D圖所示，因該基材21與該底膠層210之間的結(jié)合力小于該芯片20的主動面20a與該底膠層210之間的結(jié)合力，故可通過剝離的方式移除該基材21，以使該底膠層210附著于該主動面20a上。如圖2D’所示，若以圖2B’所示的結(jié)構(gòu)進行移除制程，則可通過剝離該離形層211而移除該基材21。如圖2E所示，將該芯片20通過底膠層210設(shè)于一封裝基板22上，再經(jīng)熱融該底膠層210，使該多個導(dǎo)電凸塊200碰觸該封裝基板22，以電性連接該封裝基板22的焊墊220，再固化該底膠層210，使該底膠層210黏固于該封裝基板22上，令該芯片20固定于該封裝基板22上。當(dāng)然，也可通過形成封裝膠體230于該封裝基板22上，以包覆該芯片20。 本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)的制法，通過先在該芯片20的主動面20a上結(jié)合該底膠層210，再將該底膠層210設(shè)于該封裝基板22上，相較于習(xí)知技術(shù)，本發(fā)明不僅無需進行焊接制程并于焊接后形成底膠層，且減少材料成本，以簡化制程步驟。上述實施例用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟習(xí)本領(lǐng)域的普通技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權(quán)利保護范圍，應(yīng)如權(quán)利要求范圍所列。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在于，包括 提供一具有相対的主動面及非主動面的芯片及ー表面上設(shè)有底膠層的基材，其中，該主動面上具有多個導(dǎo)電凸塊； 將該芯片的主動面結(jié)合于該底膠層上，以令各該導(dǎo)電凸塊嵌埋入該底膠層中； 移除該基材，以外露該底膠層；以及 將該芯片通過該底膠層結(jié)合于封裝基板上，使該芯片通過該多個導(dǎo)電凸塊電性連接該封裝基板。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在于，移除該基材的方式是通過剝離的方式。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在于，該基材與該底膠層之間的結(jié)合力小于該芯片主動面與該底膠層之間的結(jié)合力。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在于，該基材與該底膠層之間具有離形層，以通過剝離該離形層而移除該基材。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在于，還包括于移除該基材之前，研磨該芯片的非主動面。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在干，該芯片通過該底膠層結(jié)合于封裝基板上的步驟中，是通過熱融該底膠層，使該多個導(dǎo)電凸塊電性連接該封裝基板，再固化該底膠層。
7.根據(jù)權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制法，其特征在于，還包括形成封裝膠體于該封裝基板上，以包覆該芯片。
全文摘要
一種半導(dǎo)體封裝結(jié)構(gòu)的制法，包括提供一具有主動面的芯片及一表面上設(shè)有底膠層的基材，其中，該芯片的主動面上具有多個導(dǎo)電凸塊；將該芯片的主動面結(jié)合于該底膠層上，以令各該導(dǎo)電凸塊嵌埋入該底膠層中；移除該基材，以外露該底膠層；以及將該芯片通過該底膠層結(jié)合于封裝基板上，使該芯片通過該多個導(dǎo)電凸塊電性連接該封裝基板。本發(fā)明通過先在芯片的主動面上結(jié)合底膠層，再將該底膠層設(shè)于該封裝基板上，因而無需進行焊接制程，有效減少材料成本，且可簡化制程。
文檔編號H01L21/56GK102651323SQ20111006243
公開日2012年8月29日 申請日期2011年3月11日 優(yōu)先權(quán)日2011年2月25日
發(fā)明者蔡憲聰 申請人:聯(lián)測科技股份有限公司