專利名稱：用于制造到達(dá)襯底的頂部接觸的結(jié)構(gòu)的制作方法
用于制造到達(dá)襯底的頂部接觸的結(jié)構(gòu)本申請(qǐng)是分案申請(qǐng)，其原案申請(qǐng)的申請(qǐng)?zhí)枮?00880010890.7，申請(qǐng)日為2008年2 月29日，發(fā)明名稱為“用于制造到達(dá)襯底的頂部接觸的方法和結(jié)構(gòu)”。
背景技術(shù)：
本發(fā)明一般地涉及半導(dǎo)體器件，以及更具體地，涉及制造到達(dá)半導(dǎo)體襯底的頂部接觸的方法和結(jié)構(gòu)。在一些半導(dǎo)體器件中(例如，垂直導(dǎo)電功率器件)，襯底形成了器件的底部端，以及各種技術(shù)已經(jīng)被用來形成到達(dá)底部端的低阻抗接觸。圖IA示出了具有后部接觸的傳統(tǒng)器件結(jié)構(gòu)的截面視圖。如圖所示，P區(qū)101形成在ρ+襯底區(qū)102之上。形成在襯底底部的導(dǎo)電互連層103用來作為后部接觸。對(duì)于特定應(yīng)用，可能期望從器件的頂部接觸襯底。圖 1B-1C示出了用于通過頂部接觸器件的底部端的兩種傳統(tǒng)技術(shù)的截面視圖。在圖IB中，重?fù)诫s擴(kuò)散區(qū)105延伸通過ρ區(qū)101以達(dá)到ρ+襯底區(qū)102。導(dǎo)電互連層107形成在擴(kuò)散區(qū)105之上，其與擴(kuò)散區(qū)105 —起形成到達(dá)ρ+襯底區(qū)102的頂部接觸。 在圖IC中，深溝槽108穿過ρ區(qū)101達(dá)到ρ+襯底區(qū)102而形成。然后，導(dǎo)電材料109用來填充該溝槽，從而形成到達(dá)P+襯底區(qū)102的頂部接觸。盡管這些傳統(tǒng)技術(shù)已經(jīng)被用來制造到達(dá)底部端的頂部接觸，但是存在一些與這些技術(shù)有關(guān)的局限。例如，圖IB中的擴(kuò)散區(qū)105在擴(kuò)散或注入步驟之后需要高溫推阱處理。 這就導(dǎo)致寬橫向外擴(kuò)散和高熱預(yù)算。在圖IC中，制造深溝槽然后用導(dǎo)電材料填充的過程通常很復(fù)雜。如果用多晶硅來填充溝槽，通常難以得到高摻雜多晶硅來形成低電阻率頂部接觸。因此，需要一種技術(shù)來在保持簡(jiǎn)單制造過程的同時(shí)制造到達(dá)襯底的低電阻頂部接觸。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例，一種形成半導(dǎo)體結(jié)構(gòu)的方法包括以下步驟。提供具有頂部表面和后部表面的起始半導(dǎo)體襯底。穿過起始半導(dǎo)體襯底的頂部在起始半導(dǎo)體襯底中形成凹槽。在凹槽中形成半導(dǎo)體材料。垂直導(dǎo)電器件形成在半導(dǎo)體材料之中和之上，其中起始半導(dǎo)體襯底作為垂直導(dǎo)電器件的端子。起始半導(dǎo)體襯底的非凹槽部分允許頂部接觸被制成為到起始半導(dǎo)體襯底在半導(dǎo)體材料之下延伸的部分。在一個(gè)實(shí)施例中，形成凹槽的步驟包括以下步驟。在起始半導(dǎo)體襯底的頂部表面上形成掩模層。在掩模層中形成開口以暴露起始半導(dǎo)體襯底的表面。穿過掩模層中的該開口在起始半導(dǎo)體襯底中形成凹槽。在一個(gè)實(shí)施例中，使用選擇性外延生長(zhǎng)處理來形成半導(dǎo)體材料。在另一實(shí)施例中，半導(dǎo)體材料被平坦化。在又一實(shí)施例中，半導(dǎo)體材料和起始半導(dǎo)體襯底具有相同的導(dǎo)電類型?？蛇x地，半導(dǎo)體材料和起始半導(dǎo)體襯底具有相反的導(dǎo)電類型。
在再一實(shí)施例中，形成垂直導(dǎo)電器件的步驟包括以下步驟。在半導(dǎo)體材料中形成體區(qū)，其中體區(qū)和半導(dǎo)體材料具有相反的導(dǎo)電類型。柵電極鄰近體區(qū)延伸但是與體區(qū)絕緣地形成。源區(qū)形成在體區(qū)中，源區(qū)和體區(qū)具有相反的導(dǎo)電類型。 在另一實(shí)施例中，在形成凹槽之后以及形成半導(dǎo)體之前，沿凹槽的側(cè)壁形成電介質(zhì)隔離物。在另一實(shí)施例中，形成電介質(zhì)隔離物的步驟包括以下步驟。沿凹槽的底部和側(cè)壁并且在起始半導(dǎo)體襯底的非凹槽部分之上形成電介質(zhì)層。選擇性地去除電介質(zhì)層從而沿凹槽的頂部延伸的電介質(zhì)層的部分被完全去除，而沿凹槽側(cè)壁延伸的電介質(zhì)層的部分被保
&3 甶ο根據(jù)本發(fā)明的實(shí)施例，半導(dǎo)體結(jié)構(gòu)包括起始半導(dǎo)體襯底，具有凹槽部分；半導(dǎo)體材料，在凹槽部分中；以及垂直導(dǎo)電器件，形成在半導(dǎo)體材料之中和之上，其中起始半導(dǎo)體襯底作為垂直導(dǎo)電器件的端子。半導(dǎo)體結(jié)構(gòu)還包括第一互連層，在起始半導(dǎo)體襯底的非凹槽部分之上并與其接觸地延伸，其中第一互連層和非凹槽部分提供到起始半導(dǎo)體襯底在半導(dǎo)體材料之下的部分的頂部電接觸。在一個(gè)實(shí)施例中，凹槽部分基本被外延層填充。在另一實(shí)施例中，垂直導(dǎo)電器件包括在半導(dǎo)體材料中的體區(qū)，體區(qū)和半導(dǎo)體材料具有相反的導(dǎo)電類型。該器件還包括在體區(qū)中的源區(qū)，源區(qū)和體區(qū)具有相反的導(dǎo)電類型。柵電極鄰近但與體區(qū)絕緣地延伸，柵電極與源區(qū)疊置。在另一實(shí)施例中，垂直導(dǎo)電器件還包括重體區(qū)，位于體區(qū)中；以及第二互連層，電接觸源區(qū)和重體區(qū)，第二互連層與第一互連層絕緣。在另一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)還包括在半導(dǎo)體材料和起始半導(dǎo)體襯底的非凹槽部分之間垂直延伸的電介質(zhì)隔離物。下面的具體描述和附圖提供了對(duì)本發(fā)明的性質(zhì)和優(yōu)點(diǎn)的更好理解。


圖1A-1C是示出了用于接觸器件的底部端子的傳統(tǒng)技術(shù)的結(jié)構(gòu)的橫截面視圖；圖2A-2G是示出了根據(jù)本發(fā)明的實(shí)施例的用于形成到達(dá)器件的底部端子的頂部接觸的簡(jiǎn)化處理流程的橫截面視圖；圖3A是根據(jù)本發(fā)明的實(shí)施例的具有頂部接觸的器件的布置圖；圖3B是根據(jù)本發(fā)明的另一實(shí)施例的具有頂部接觸的器件的另一布置圖；圖4是示出了如何使用圖2A-2G所示的技術(shù)形成具有到達(dá)后部漏區(qū)的頂部接觸的垂直導(dǎo)電溝槽柵MOSFET的橫截面視圖；圖5A-5H是示出了根據(jù)本發(fā)明的另一實(shí)施例的用于形成到達(dá)器件的底部端子的頂部接觸的另一簡(jiǎn)化處理流程的橫截面視圖；圖6是示出了如何使用圖5A-5G所示的技術(shù)形成具有到達(dá)后部漏區(qū)的頂部接觸的垂直導(dǎo)電溝槽柵MOSFET的橫截面視圖。
具體實(shí)施例方式在根據(jù)本發(fā)明的實(shí)施例中，描述了各種用于形成到達(dá)半導(dǎo)體器件的底部端子的頂部接觸的技術(shù)。在一個(gè)實(shí)施例中，在起始半導(dǎo)體襯底中形成大的凹槽，以及在凹槽中形成半導(dǎo)體材料。半導(dǎo)體材料作為形成器件結(jié)構(gòu)的器件的有源區(qū)，而起始半導(dǎo)體襯底的非凹槽部分使得形成到達(dá)器件的底部端子(即襯底)的頂部接觸成為可能。假定起始半導(dǎo)體襯底典型地由低電阻率材料形成，則頂部接觸將有利地展現(xiàn)非常低的電阻。在本發(fā)明的一個(gè)變體中，在在凹槽中形成半導(dǎo)體材料之前，形成沿凹槽的側(cè)壁延伸的電介質(zhì)隔離物。這就防止了半導(dǎo)體材料在凹槽側(cè)壁上的橫向生長(zhǎng)，并消除在形成半導(dǎo)體材料的過程中沿凹槽側(cè)壁形成的凸塊。本發(fā)明的這些和其他實(shí)施例以及本發(fā)明的其他特征和優(yōu)點(diǎn)將在下面更具體描述。圖2A-2G是示出了根據(jù)本發(fā)明的實(shí)施例的用于形成到達(dá)器件的底部端子的頂部接觸的簡(jiǎn)化處理流程的橫截面視圖。圖2A示出了起始半導(dǎo)體襯底201。在一個(gè)實(shí)施例中， 半導(dǎo)體襯底201包括硅。在一個(gè)具體實(shí)施例中，襯底201是重?fù)诫s的P型硅襯底(具有在 5-7m0hm-cm范圍內(nèi)的電阻率)。根據(jù)期望的最后結(jié)構(gòu)，襯底201可以是N-型或P-型。例如，如果期望垂直PMOS晶體管，則使用P-型襯底，以及如果期望垂直NMOS晶體管，則使用 N-型襯底。在其他實(shí)施例中，襯底201包括SiC或GaN。在一個(gè)實(shí)施例中，襯底201是具有大約200 μ m厚度的硅晶片。

在圖2B中，在襯底201上形成掩模層202。掩模層202用于蝕刻半導(dǎo)體襯底。因此，適當(dāng)?shù)难谀２牧暇哂形g刻該半導(dǎo)體襯底所期望的蝕刻選擇性。例如，在襯底是硅晶片的實(shí)施例中，掩模層202是諸如二氧化硅或氮化硅的電介質(zhì)層。在圖2C中，掩模層202的一部分被選擇性地去除以暴露襯底201的一個(gè)或多個(gè)表面區(qū)域。傳統(tǒng)的光刻法和蝕刻步驟可以用在該處理中。在圖2D中，一個(gè)或多個(gè)暴露的襯底表面區(qū)域凹陷以在襯底201中形成一個(gè)或多個(gè)凹槽203。為了簡(jiǎn)潔，在描述這個(gè)和后續(xù)實(shí)施例中僅使用一個(gè)凹槽，盡管應(yīng)該理解可以形成多個(gè)凹槽。在一個(gè)實(shí)施例中，凹槽203使用傳統(tǒng)硅蝕刻處理形成。例如，硅等離子蝕刻或反應(yīng)離子蝕刻處理可以被使用。凹槽203的深度是根據(jù)特定器件結(jié)構(gòu)和性能的需要來選擇的。對(duì)于較高電壓的器件，可以形成更深的凹槽，以及對(duì)于較低電壓的器件，可以形成較淺的凹槽。在一個(gè)示例性實(shí)施例中，低電壓垂直功率MOSFET具有在2-30 μ m范圍內(nèi)的凹槽深度。掩模層202的厚度是根據(jù)襯底凹槽處理所需來選擇的。在一個(gè)實(shí)施例中，具有在3000A-5000A范圍內(nèi)的厚度的氧化層被用來作為用于在4-6μπι范圍內(nèi)的硅蝕刻的掩模層。使用在凹槽處理過程中保護(hù)襯底201的一部分的掩模層部分202Α，保留了襯底201的非凹槽區(qū)201Α。在圖2Ε中，凹槽203大體上被半導(dǎo)體材料填充以形成有源區(qū)205。在一個(gè)實(shí)施例中，該區(qū)包括硅。在另一實(shí)施例中，有源區(qū)205包括SiGe。在另一實(shí)施例中，使用選擇性外延生長(zhǎng)(SEG)處理來形成有源區(qū)205中的硅。在SEG處理中，外延硅層形成在凹槽203中， 但是沒有硅形成在掩模層部分202A上。傳統(tǒng)SEG處理可以在低壓或減壓處理中被執(zhí)行以形成有源區(qū)205。在圖2F中，掩模層部分202A被利用傳統(tǒng)電介質(zhì)去除處理去除。例如，在氧化層被用作掩模層202的情況下，濕或干氧化物蝕刻處理可以被用來去除掩模層部分202A。在另一示例中，在氮化層被用來作為掩模層202的情況下，濕或干氮化物蝕刻處理可以被用來去除掩模層部分202A。在外延生長(zhǎng)過程中，在凹槽203的側(cè)壁上的硅生長(zhǎng)可以導(dǎo)致沿凹槽 203的側(cè)壁形成凸塊?？蛇x地，硅蝕刻或拋光處理可以用來去除凸塊并在區(qū)205中得到平坦表面。例如，可以使用化學(xué)機(jī)械拋光處理。
在圖2G中，在襯底201的非凹槽區(qū)201A上形成高導(dǎo)電互連層207。互連層207可以包括金屬，例如鋁或銅。互連層207可以使用傳統(tǒng)的金屬沉積和圖樣化處理來形成。如圖所示，互連層207和非凹槽區(qū)201A形成到達(dá)襯底201的頂部接觸。
現(xiàn)在在有源區(qū)205中能夠形成器件結(jié)構(gòu)。在一個(gè)實(shí)施例中，有源區(qū)205的摻雜濃度是根據(jù)器件結(jié)構(gòu)的特定需要來選擇的。例如，如下面將進(jìn)一步討論的，垂直MOSFET可以在包括具有在0. 2-0. 4歐姆-cm范圍內(nèi)的電阻率的硅的有源區(qū)205中制造。在特定實(shí)施例中，互連層207作為形成器件結(jié)構(gòu)的處理的一部分來形成，并因此而接近整個(gè)制造處理的結(jié)尾而形成。此外，非凹槽區(qū)201A和互連層207的布置可以根據(jù)特定器件應(yīng)用來調(diào)整。下面將描述兩個(gè)示例。圖3A是根據(jù)本發(fā)明的實(shí)施例的包括到達(dá)底部電極的頂部接觸的器件的頂視圖。 如圖所示，有源區(qū)305被非凹槽襯底區(qū)301A環(huán)繞。非凹槽襯底區(qū)301A與在有源區(qū)305 之下延伸的襯底的余下部分(未示出)接觸。在一個(gè)實(shí)施例中，有源區(qū)305使用與上述結(jié)合圖2A-2G所述的處理類似的處理來形成。在特定實(shí)施例中，有源區(qū)305具有例如在 0. 2-0. 4m0hm-cm范圍內(nèi)的電阻率，適于形成低電壓垂直MOSFET。在該實(shí)施例中，襯底及其非凹槽區(qū)301A具有例如在5-7m0hm-cm的范圍內(nèi)的相對(duì)較低電阻率。盡管在圖3A中僅示出了非凹槽襯底的一個(gè)環(huán)，但是可以形成多個(gè)這樣的環(huán)，這些環(huán)具有相同寬度或隨著環(huán)之間的有源區(qū)改變的寬度。圖3B是根據(jù)本發(fā)明的替換實(shí)施例的包括到達(dá)底部電極的頂部接觸的另一器件的頂視圖。如圖所示，圖3B包括有源區(qū)325和非凹槽襯底區(qū)321A。諸如垂直MOSFET的器件可以在有源區(qū)325中制造。非凹槽襯底區(qū)321A形成到達(dá)在有源區(qū)325下延伸的襯底的接觸區(qū)。根據(jù)本發(fā)明的實(shí)施例，非凹槽襯底區(qū)的布置、尺寸、數(shù)量和形狀可以被選擇以實(shí)現(xiàn)硅區(qū)消耗和與襯底的頂部接觸的電阻之間的最優(yōu)平衡。例如，非凹槽區(qū)321A可以布置成在一個(gè)或多個(gè)行和/或列，或?qū)蔷€或棋盤結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員根據(jù)本公開可以想像出其他布置結(jié)構(gòu)。同樣，每個(gè)非凹槽區(qū)321A可以具有如圖所示的正方形，或可替換地可以是圓形、六邊形、矩形或任何其他適當(dāng)?shù)膸缀涡螤?。圖4是示出了如何使用圖2A-2G所示的技術(shù)形成具有到達(dá)后部漏區(qū)的頂部接觸的垂直導(dǎo)電溝槽柵MOSFET的橫截面視圖。MOSFET 400包括重?fù)诫sP型襯底401，其包括 MOSFET 400的漏極。襯底401包括填充有外延形成的P型硅402的大凹槽。高導(dǎo)電互連層407 (例如包括諸如鋁或銅的金屬)形成在襯底401的非凹槽區(qū)401A上?；ミB層407連同非凹槽區(qū)401A形成了到達(dá)襯底401的頂部漏接觸。襯底401中的大凹槽和填充大凹槽的外延層405可以使用上面與圖2A-2G有關(guān)的所述處理來形成。下面將描述形成在外延層 405 中的 MOSFET。延伸進(jìn)入外延層405中的N型體區(qū)408使用已知技術(shù)形成。延伸通過體區(qū)408并終止于體區(qū)408之下的溝槽411使用傳統(tǒng)方法形成。在體區(qū)408和襯底401之間延伸的外延層405的一部分通常被稱作漂移區(qū)。內(nèi)襯于每個(gè)溝槽411的側(cè)壁和底部的柵電介質(zhì)層 414(例如包括氧化物)是使用傳統(tǒng)技術(shù)形成的。在一個(gè)實(shí)施例中，在形成柵電介質(zhì)層之前在溝槽411的底部形成厚的底部電介質(zhì)(例如包括氧化物)。使用已知方法在體區(qū)408中形成與溝槽411側(cè)面相接的源區(qū)420。重體區(qū)423使用傳統(tǒng)技術(shù)形成在相鄰源區(qū)420之間的體區(qū)408中。包括M0SFET400的柵極的凹進(jìn)的柵電極416(例如，包括多晶硅)使用傳統(tǒng)方法形成在溝槽411中。覆蓋溝槽411并且還部分在源區(qū)420之上延伸的介質(zhì)蓋430 (例如，包括BPSG)使用已知技術(shù)來形成。電接觸源區(qū)420 和重體區(qū)423的頂部高導(dǎo)電互連層432 (例如，包括諸如鋁或銅的金屬)使用傳統(tǒng)方法形成。頂部互連層432和407通過電介質(zhì)材料(未示出)彼此絕緣。在一個(gè)實(shí)施例中，互連層407和432在同一金屬沉積和圖樣化步驟中形成。
因此，如圖4所示，根據(jù)本發(fā)明的實(shí)施例，垂直P溝道M0SFET400除了具有到達(dá)源區(qū)和重體區(qū)的頂部源接觸以及到達(dá)柵極(未示出)的頂部接觸之外，還具有到達(dá)底部漏區(qū) 401的頂部接觸。在另一實(shí)施例中，每個(gè)區(qū)的摻雜類型被翻轉(zhuǎn)以形成具有到達(dá)其源區(qū)、體區(qū)、 以及漏區(qū)的頂部接觸的N溝道M0SFET。本發(fā)明不局限于垂直導(dǎo)電溝槽柵M0SFET，任何具有后部接觸的傳統(tǒng)器件都將得益于本發(fā)明的技術(shù)。圖5A-5H是示出了根據(jù)本發(fā)明的替換實(shí)施例的用于形成到達(dá)器件的底部端子的頂部接觸的另一簡(jiǎn)化處理流程的橫截面視圖。在圖5A中，在半導(dǎo)體襯底501中形成掩模層 502。在一個(gè)實(shí)施例中，半導(dǎo)體襯底501包括硅。在特定實(shí)施例中，襯底501是重?fù)诫sP型硅襯底(具有在5-7m0hm-cm范圍內(nèi)的電阻率)。根據(jù)應(yīng)用，襯底501可以是N型或P型。 在其他實(shí)施例中，襯底501可以包括SiC或GaN。在一個(gè)實(shí)施例中，掩模層502具有硅蝕刻所需的蝕刻選擇性。對(duì)于包括硅的襯底，掩模層502可以是電介質(zhì)層，例如二氧化硅或氮化硅。掩模層的厚度根據(jù)硅蝕刻處理的需要來選擇。在圖5B中，掩模層502被選擇性地去除以暴露襯底501的表面部分。傳統(tǒng)光刻和蝕刻步驟可以用在該處理中。在圖5C中，襯底501凹進(jìn)通過掩模層502中的開口以形成襯底501中的凹槽503。可以使用類似于上述結(jié)合圖2所述的處理。使用保護(hù)襯底的一部分的掩模層部502A，保留了襯底501的非凹槽部分501A。在圖5D中，沿凹槽503的底部表面和側(cè)壁以及在掩模層部502A之上形成電介質(zhì)層509。電介質(zhì)層509可以包括與掩模層502相同的材料。在一個(gè)實(shí)施例中，電介質(zhì)層509 是氧化物或氮化物層。在圖5E中，執(zhí)行回蝕處理以僅從凹槽503的底部表面去除電介質(zhì)層。 從而，沿凹槽503的側(cè)壁形成隔離物509A。掩模層部502A的所有或部分保留在襯底的非凹槽區(qū)501A上。在一個(gè)實(shí)施例中，掩模層502的初始厚度大約是2000A，以及電介質(zhì)層509 的初始厚度也大約是2000A。在形成隔離物509A的回蝕步驟之后，從凹槽503的底部完全去除電介質(zhì)層509，并且在非凹槽區(qū)501A之上留下厚度大約為1000-1500A的掩模層502。 期望在回蝕步驟之后，凹槽503的側(cè)壁和非凹槽區(qū)域501A保持被電介質(zhì)材料覆蓋，從而可以正確地執(zhí)行后續(xù)步驟。在圖5F中，凹槽503由半導(dǎo)體材料填充以形成有源區(qū)505。在一個(gè)實(shí)施例中，有源區(qū)505包括硅。在另一實(shí)施例中，有源區(qū)505包括SiGe。在另一實(shí)施例中，使用選擇性外延生長(zhǎng)(SEG)處理來形成凹槽503中的硅，但是不是位于電介質(zhì)層部502A之上，如結(jié)合圖2E 所討論的。在特定實(shí)施例中，隔離物509A防止沿凹槽503的側(cè)壁形成硅凸塊。在圖5G中，掩模層部502A被以傳統(tǒng)電介質(zhì)去除處理去除。例如，可以使用濕或干氧化物蝕刻?？蛇x的可以使用等離子蝕刻處理。在圖5H中，使用類似于上面結(jié)合圖2G所述的處理，在非凹槽區(qū)域501A上形成高導(dǎo)電互連層507。如圖所示，互連層507通過襯底的非凹槽區(qū)501A與襯底501電接觸。如圖5G所示，有源區(qū)505通過隔離物509A與非凹槽區(qū) 50IA分開。
現(xiàn)在在有源區(qū)505中可以形成器件結(jié)構(gòu)。例如，在硅區(qū)505中制造垂直M0SFET。在特定實(shí)施例中，導(dǎo)電區(qū)507作為用于形成器件結(jié)構(gòu)的處理的一部分來形成。非凹槽區(qū)501A 的布置可以根據(jù)特定器件應(yīng)用來調(diào)整，如上面結(jié)合圖3A和3B所描述的。 圖6是示出了如何使用圖5A-5G所示的技術(shù)形成具有到達(dá)后部漏區(qū)的頂部接觸的垂直導(dǎo)電溝槽柵MOSFET的橫截面視圖。如圖所示，M0SFET600在結(jié)構(gòu)上是類似于圖4中的M0SFET400的垂直導(dǎo)電M0SFET。相應(yīng)的器件區(qū)使用相同的參考標(biāo)號(hào)表示。M0SFET600和 M0SFET400之間的不同是M0SFET600包括在襯底401的有源區(qū)405和非凹槽區(qū)401A之間垂直延伸的電介質(zhì)隔離物606。電介質(zhì)隔離物606在形成有源區(qū)405之前以類似于上面結(jié)合圖5A-5H所述的隔離物509A的方式形成。到達(dá)襯底401的頂部接觸由互連層407和非凹槽區(qū)40IA提供。在M0SFET600中，到達(dá)源420和體408的頂部接觸由互連層432提供。在特定實(shí)施例中，在相同的金屬沉積和圖樣化步驟中形成互連層407和432。通過本發(fā)明能夠獲得相對(duì)于傳統(tǒng)技術(shù)的很多優(yōu)點(diǎn)。例如，本技術(shù)使用外延生長(zhǎng)硅填充凹槽區(qū)。這就留下較小的外形不規(guī)則，以及對(duì)光刻的要求較少。同樣，晶片的頂部和后部通過相同高摻雜的襯底的非凹槽區(qū)連接在一起。與圖IB所示傳統(tǒng)的注入和高溫推阱處理相比，上述本發(fā)明的實(shí)施例還提供了較低頂部接觸電阻，需要較低熱預(yù)算，并且由于沒有發(fā)生外擴(kuò)散，所以產(chǎn)生占用較少硅區(qū)的頂部結(jié)構(gòu)。與圖IC中的傳統(tǒng)溝槽下沉技術(shù)相比，因?yàn)椴恍枰纬呻y以填充的深溝槽和淺溝槽，所以本發(fā)明的實(shí)施例提供了較不復(fù)雜的處理。 此外，根據(jù)本發(fā)明的實(shí)施例形成的頂部接觸有利地允許在其中后部接觸是封裝處理的障礙的CSP (芯片級(jí)封裝)產(chǎn)品中使用離散MOSFET器件。盡管上面是本發(fā)明的特定實(shí)施例的完整描述，但是可以采用各種修改、變形和替換。例如，盡管本發(fā)明示出為使用溝槽柵M0SFET，但是本發(fā)明可以僅通過反轉(zhuǎn)圖4和6中所述的襯底的極性，就能容易地被應(yīng)用于諸如溝槽柵IGBT的溝槽柵結(jié)構(gòu)。類似地，所示的處理順序是針對(duì)P溝道FET，但是根據(jù)本公開，對(duì)于本領(lǐng)域人員修改這些處理順序以形成N溝道FET是顯而易見的。此外，本發(fā)明不限于溝槽柵結(jié)構(gòu)，并且可以應(yīng)用于形成期望將后部接觸改為頂部接觸的任何器件。這樣的器件包括垂直導(dǎo)電平面柵MOSFET和IGBT(其具有在硅臺(tái)面晶體管之上橫向延伸的柵極)、屏蔽柵FET (其具有帶有下屏蔽電極的溝槽柵)以及垂直導(dǎo)電整流器(包括肖特基整流器、TMBS整流器等)。因此，本發(fā)明的范圍應(yīng)不局限于所述的實(shí)施例，而是應(yīng)由所附權(quán)利要求限定。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括起始半導(dǎo)體襯底，具有凹槽部；半導(dǎo)體材料，在所述凹槽部中，所述半導(dǎo)體材料具有高于所述起始半導(dǎo)體襯底的電阻率；體區(qū)，在所述半導(dǎo)體材料中延伸，所述體區(qū)和所述半導(dǎo)體材料具有相反的導(dǎo)電類型； 源區(qū)，在所述體區(qū)中，所述源區(qū)和所述體區(qū)具有相反的導(dǎo)電類型； 柵電極，所述柵電極鄰近所述體區(qū)但與所述體區(qū)絕緣地延伸； 以及第一互連層，在所述起始半導(dǎo)體襯底的非凹槽部之上延伸并與其接觸，所述第一互連層和所述非凹槽部提供到達(dá)所述起始半導(dǎo)體襯底在所述半導(dǎo)體材料之下的部分的頂部電接觸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述起始半導(dǎo)體襯底包括硅。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述凹槽部填充有外延層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述起始半導(dǎo)體襯底的電阻率在 5mOhm-cm至7mOhm-cm的范圍內(nèi)，以及所述半導(dǎo)體材料的電阻率在0. 20hm-cm至0. 40hm-cm 的范圍內(nèi)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體材料具有與所述起始半導(dǎo)體襯底不同的導(dǎo)電類型。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，垂直導(dǎo)電器件進(jìn)一步包括 重體區(qū)，在所述體區(qū)中；以及第二互連層，電接觸所述源區(qū)和所述重體區(qū)，所述第二互連層與所述第一互連層絕緣。
7.一種半導(dǎo)體結(jié)構(gòu)，包括起始半導(dǎo)體襯底，具有凹槽部；半導(dǎo)體材料，在所述凹槽部中，所述半導(dǎo)體材料具有高于所述起始半導(dǎo)體襯底的電阻率；電介質(zhì)隔離物，在所述半導(dǎo)體材料和所述起始半導(dǎo)體襯底的非凹槽部之間垂直延伸； 體區(qū)，在所述半導(dǎo)體材料中延伸，所述體區(qū)和所述半導(dǎo)體材料具有相反的導(dǎo)電類型； 源區(qū)，在所述體區(qū)中，所述源區(qū)和所述體區(qū)具有相反的導(dǎo)電類型； 柵電極，所述柵電極鄰近所述體區(qū)但與所述體區(qū)絕緣地延伸； 以及第一互連層，在所述起始半導(dǎo)體襯底的所述非凹槽部之上延伸并與其接觸，所述第一互連層和所述非凹槽部提供到達(dá)所述起始半導(dǎo)體襯底在所述半導(dǎo)體材料之下的部分的頂部電接觸。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述起始半導(dǎo)體襯底包括硅。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述電介質(zhì)隔離物包括氧化物。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述凹槽部填充有外延層。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述起始半導(dǎo)體襯底的電阻率在 5mOhm-cm至7mOhm-cm的范圍內(nèi)，以及所述半導(dǎo)體材料的電阻率在0. 20hm-cm至0. 40hm-cm 的范圍內(nèi)。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體材料具有與所述起始半導(dǎo)體襯底相同的導(dǎo)電類型。
13.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體材料具有不同于所述起始半導(dǎo)體襯底的導(dǎo)電類型。
14.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，垂直導(dǎo)電器件進(jìn)一步包括 重體區(qū)，在所述體區(qū)中；以及第二互連層，電接觸所述源區(qū)和所述重體區(qū)，所述第二互連層與所述第一互連層絕緣。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括起始半導(dǎo)體襯底，具有凹槽部；半導(dǎo)體材料，在凹槽部中，半導(dǎo)體材料具有高于起始半導(dǎo)體襯底的電阻率；體區(qū)，在半導(dǎo)體材料中延伸，體區(qū)和半導(dǎo)體材料具有相反的導(dǎo)電類型；源區(qū)，在體區(qū)中，源區(qū)和體區(qū)具有相反的導(dǎo)電類型；柵電極，柵電極鄰近體區(qū)但與體區(qū)絕緣地延伸；以及第一互連層，在起始半導(dǎo)體襯底的非凹槽部之上延伸并與其接觸，第一互連層和非凹槽部提供到達(dá)起始半導(dǎo)體襯底在半導(dǎo)體材料之下的部分的頂部電接觸。
文檔編號(hào)H01L29/78GK102222695SQ201110152890
公開日2011年10月19日 申請(qǐng)日期2008年2月29日 優(yōu)先權(quán)日2007年3月30日
發(fā)明者何宜修, 吳俊泰 申請(qǐng)人:飛兆半導(dǎo)體公司