專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及半導(dǎo)體器件，更具體地，涉及一種半導(dǎo)體器件及其制造方法，其包括形成在通路結(jié)構(gòu)(Via structure)的頂表面的局部上的導(dǎo)電結(jié)構(gòu)。
背景技術(shù)：
導(dǎo)線和通路(via)通常用作互連結(jié)構(gòu)以形成半導(dǎo)體器件的集成電路。通路用于連接形成在互連層的多個層面上的導(dǎo)線。此外，貫穿硅襯底形成過硅通路(through silicon vias,TSV)以用于耦接多個集成電路芯片從而形成堆疊半導(dǎo)體器件。這樣的堆疊半導(dǎo)體器件形成來提供具有高性能和低面積的集成電路。對于任何類型的通路，期望導(dǎo)線以高質(zhì)量的接觸形成在通路上。期望這樣的高質(zhì)量接觸使通路和導(dǎo)線之間的連接具有低電阻和高電流容量。

發(fā)明內(nèi)容
因而，導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分上以保證導(dǎo)電結(jié)構(gòu)和通路結(jié)構(gòu)之間的
高質(zhì)量連接。根據(jù)本發(fā)明的一方面，半導(dǎo)體器件包括通路結(jié)構(gòu)和導(dǎo)電結(jié)構(gòu)。通路結(jié)構(gòu)具有一表面，該表面具有平坦部分和突起部分。導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分的至少一部分上且不形成在通路結(jié)構(gòu)的突起部分的至少一部分上。在本發(fā)明的示范性實(shí)施例中，導(dǎo)電結(jié)構(gòu)僅形成在平坦部分上而不形成在突起部分的任何部分上。例如，導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的表面的面積的從約5%至約80%上。在本發(fā)明另一示范性實(shí)施例中，半導(dǎo)體器件還包括緩沖層，該緩沖層形成在通路結(jié)構(gòu)的突起部分上。此外，電介質(zhì)層形成在通路結(jié)構(gòu)的突起部分上并圍繞導(dǎo)電結(jié)構(gòu)。在本發(fā)明又一示范性實(shí)施例中，通路結(jié)構(gòu)是形成在一開口內(nèi)的TSV(過硅通路)， 該開口貫穿至少一個電介質(zhì)層和半導(dǎo)體襯底。例如，TSV包括形成在開口的壁處的絕緣層， 并包括在開口內(nèi)形成在絕緣層上的阻擋層。TSV還包括形成在開口內(nèi)的導(dǎo)電填充物，阻擋層圍繞導(dǎo)電填充物的至少一部分。在本發(fā)明另一示范性實(shí)施例中，TSV還包括形成在開口內(nèi)的中央填充物，導(dǎo)電填充物圍繞中央填充物的至少一部分。中央填充物具有比導(dǎo)電填充物的熱膨脹系數(shù)低的熱膨脹系數(shù)，使得突起部分形成為具有最小突起部分高度的環(huán)。在本發(fā)明又一示范性實(shí)施例中，TSV耦接到另一半導(dǎo)體器件的接觸結(jié)構(gòu)以用于形成堆疊半導(dǎo)體器件。例如，堆疊半導(dǎo)體器件是存儲器件。在本發(fā)明另一示范性實(shí)施例中，半導(dǎo)體器件還包括另一導(dǎo)電結(jié)構(gòu)，該另一導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分的至少一部分上而不形成在通路結(jié)構(gòu)的突起部分上。此外， 鏈接結(jié)構(gòu)(linking structure)耦接導(dǎo)電結(jié)構(gòu)。在本發(fā)明另一示范性實(shí)施例中，導(dǎo)電結(jié)構(gòu)包括形成在通路結(jié)構(gòu)的突起部分的至少一部分上的開口。在本發(fā)明另一示范性實(shí)施例中，半導(dǎo)體器件還包括另一通路結(jié)構(gòu)，該另一通路結(jié)構(gòu)具有相應(yīng)的表面，該表面具有相應(yīng)的平坦部分和相應(yīng)的突起部分。導(dǎo)電結(jié)構(gòu)形成在多個通路結(jié)構(gòu)的平坦部分上而不形成在多個通路結(jié)構(gòu)的突起部分上。在本發(fā)明另一示范性實(shí)施例中，半導(dǎo)體器件還包括多個通路結(jié)構(gòu)和多個導(dǎo)電結(jié)構(gòu)。每個通路結(jié)構(gòu)具有各自的表面，該各自的表面具有各自的平坦部分和各自的突起部分。 每個導(dǎo)電結(jié)構(gòu)形成在多個通路結(jié)構(gòu)中的至少兩個的相應(yīng)組的平坦部分上而不形成在其突起部分上。此外，鏈接結(jié)構(gòu)耦接多個導(dǎo)電結(jié)構(gòu)。根據(jù)本發(fā)明的另一方面，堆疊半導(dǎo)體器件包括第一集成電路芯片和第二集成電路芯片。第一集成電路芯片包括通路結(jié)構(gòu)和導(dǎo)電結(jié)構(gòu)。通路結(jié)構(gòu)具有一表面，該表面具有平坦部分和突起部分。導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分的至少一部分上且不形成在通路結(jié)構(gòu)的突起部分的至少一部分上。第二集成電路芯片包括耦接到第一集成電路芯片的通路結(jié)構(gòu)的接觸結(jié)構(gòu)。堆疊半導(dǎo)體器件的第一集成電路芯片的導(dǎo)電結(jié)構(gòu)和通路結(jié)構(gòu)可以通過如上所述的其他實(shí)施例形成。根據(jù)本發(fā)明的另一方面，半導(dǎo)體器件包括貫穿半導(dǎo)體襯底形成的通路結(jié)構(gòu)。通路結(jié)構(gòu)具有一表面，該表面具有中央部分和外部分。半導(dǎo)體襯底還包括導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的外部分的至少一部分上且不形成在通路結(jié)構(gòu)的中央部分的至少一部分上。在本發(fā)明一示范性實(shí)施例中，中央部分形成為與外部分平齊使得中央部分與通路結(jié)構(gòu)的外部分在同一平面上。在本發(fā)明的備選實(shí)施例中，中央部分從通路結(jié)構(gòu)的外部分突
出ο根據(jù)本發(fā)明的另一方面，一種制造半導(dǎo)體器件的方法包括形成通路結(jié)構(gòu)的步驟， 該通路結(jié)構(gòu)具有一表面，該表面具有平坦部分和突起部分。此外，該方法還包括形成導(dǎo)電結(jié)構(gòu)的步驟，該導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分的至少一部分上且不形成在通路結(jié)構(gòu)的突起部分的至少一部分上。在本發(fā)明另一實(shí)施例中，該方法還包括加熱通路結(jié)構(gòu)以形成通路結(jié)構(gòu)的初始突起部分并平坦化初始突起部分以在形成導(dǎo)電結(jié)構(gòu)之前降低通路結(jié)構(gòu)的所得突起部分的高度的步驟。根據(jù)方法實(shí)施例的導(dǎo)電結(jié)構(gòu)和通路結(jié)構(gòu)可以通過如上所述另一些實(shí)施例形成。以此方式，導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分上而不形成在通路結(jié)構(gòu)的突起部分上。因此，導(dǎo)電結(jié)構(gòu)以低電阻率和高電流容量連接到通路結(jié)構(gòu)。通過考慮下面與附圖一起給出的對本發(fā)明的具體描述，本發(fā)明的這些和其它特征和優(yōu)點(diǎn)將被更好地理解。


圖IA是根據(jù)本發(fā)明一示范性實(shí)施例的具有通路和導(dǎo)電結(jié)構(gòu)的半導(dǎo)體器件的剖視圖；圖IB是根據(jù)本發(fā)明一示范性實(shí)施例的圖IA的半導(dǎo)體器件的俯視圖2、3、4、5、6、7、8和9是剖視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的在圖IA和IB 的半導(dǎo)體器件的制造期間的步驟；圖10和11是剖視圖，示出根據(jù)本發(fā)明另一示范性實(shí)施例的在圖IA和IB的半導(dǎo)體器件的制造期間的又一些步驟；圖12是根據(jù)本發(fā)明一示范性實(shí)施例的具有TSV(過硅通路)結(jié)構(gòu)的堆疊半導(dǎo)體器件的剖視圖，該TSV結(jié)構(gòu)形成得類似于圖IA ；圖13、14、15、16和17是剖視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的在圖12的堆疊半導(dǎo)體器件的制造期間的步驟；圖18A和圖18B是俯視圖，示出根據(jù)本發(fā)明示范性實(shí)施例的具有在通路結(jié)構(gòu)之上的開口的導(dǎo)電結(jié)構(gòu)的形成；圖19和20是俯視圖，示出根據(jù)本發(fā)明示范性實(shí)施例的在多個通路結(jié)構(gòu)上形成多個導(dǎo)電結(jié)構(gòu)；圖21是剖視圖，根據(jù)本發(fā)明一示范性實(shí)施例，在半導(dǎo)體器件中包括形成在通路結(jié)構(gòu)上的額外導(dǎo)電結(jié)構(gòu)；圖22和23是剖視圖和俯視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的具有通路結(jié)構(gòu)的半導(dǎo)體器件，該通路結(jié)構(gòu)具有中央填充物；圖M和25是剖視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的在圖22和23的半導(dǎo)體器件的制造期間的步驟；圖沈、27、觀是根據(jù)本發(fā)明示范性實(shí)施例的具有形成在多個通路結(jié)構(gòu)上的多個導(dǎo)電結(jié)構(gòu)的半導(dǎo)體器件的俯視圖；圖四、30和31示出根據(jù)本發(fā)明示范性實(shí)施例的系統(tǒng)的框圖，每個系統(tǒng)具有堆疊半導(dǎo)體器件；圖32和圖33示出根據(jù)本發(fā)明一示范性實(shí)施例的半導(dǎo)體器件的剖視圖，該半導(dǎo)體器件具有彼此共平面的中央部分和外部分；以及圖34和35示出根據(jù)本發(fā)明一示范性實(shí)施例的具有環(huán)形通路結(jié)構(gòu)的半導(dǎo)體器件的俯視圖和剖視圖。這里所參照的附圖是為了示出的清晰而繪制，不一定按比例繪制。在圖1A、1B、2、 3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18A、18B、19、20、21、22、23、24、25、26、27、28、 四、30、31、32、33、34和35中具有相同附圖標(biāo)記的元件指示具有相似結(jié)構(gòu)和/或功能的元件，除非另外說明。
具體實(shí)施例方式下面參照附圖更充分地描述各種示范性實(shí)施例，示范性實(shí)施例示于附圖中。然而， 本發(fā)明構(gòu)思可以以多種不同形式實(shí)施，不應(yīng)解釋為局限于這里闡述的實(shí)施例。而是，提供這些實(shí)施例以使本公開透徹和完整，并將把本發(fā)明構(gòu)思的范圍充分傳達(dá)給本領(lǐng)域技術(shù)人員。 在附圖中，為了清晰起見，層和區(qū)域的尺寸和相對尺寸可被夸大。應(yīng)理解，當(dāng)稱元件或?qū)釉诹硪辉驅(qū)印吧稀薄ⅰ斑B接到”或“耦接到”另一元件或?qū)訒r，它可以直接在另一元件或?qū)由?、直接連接到或耦接到另一元件或?qū)樱蛘呖纱嬖诰娱g元件或?qū)?。相反，?dāng)稱元件“直接在”另一元件或?qū)由?、“直接連接到”或“直接耦接到”另一元件或?qū)訒r，則不存在居間元件或?qū)?。相似的附圖標(biāo)記始終指代相似的元件。這里使用時，術(shù)語“和/或”包括相關(guān)所列項(xiàng)中的一個或更多的任意和全部組合。將理解，雖然這里可使用術(shù)語第一、第二、第三等描述各種元件、組件、區(qū)域、層和/ 或部分，但這些元件、組件、區(qū)域、層和/或部分不應(yīng)受限于這些術(shù)語。這些術(shù)語僅用于將一個元件、組件、區(qū)域、層或部分與另一區(qū)域、層或部分區(qū)別開。因此，以下討論的第一元件、組件、區(qū)域、層或部分可稱為第二元件、組件、區(qū)域、層或部分而不背離本發(fā)明構(gòu)思的教導(dǎo)。為便于描述，這里可使用諸如“在· · ·之下”、“在· · ·下面”、“下”、“在· · ·之上”、 “上”等空間相對術(shù)語以描述如附圖所示的一個元件或特征與另一(或一些)元件或特征之間的關(guān)系。應(yīng)理解，空間相對術(shù)語旨在涵蓋除附圖所示取向之外器件在使用或操作中的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)過來，則被描述為在其它元件或特征“之下”或“下面”的元件將會在其它元件或特征的“之上”或“上面”。這樣，示范性術(shù)語“在...下面”就能夠涵蓋之上和之下兩種取向。器件可以采取其它取向(旋轉(zhuǎn)90度或在其它取向)，此處所用的空間相對描述語做相應(yīng)解釋。這里所用的術(shù)語僅用于描述特定示范性實(shí)施例，并非要限制本發(fā)明構(gòu)思。這里使用時，除非上下文另有明確表述，否則單數(shù)形式“一”和“該”旨在也包括復(fù)數(shù)形式。還應(yīng)理解，當(dāng)在本說明書中使用時，術(shù)語“包括”和/或“包含”指定所述特征、整體、步驟、操作、元件和/或組件的存在，但并不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或其組合的存在或增加。這里參照理想化示范性實(shí)施例(和中間結(jié)構(gòu))的剖視圖描述示范性實(shí)施例。因而，可以預(yù)期例如由制造技術(shù)和/或公差引起的圖示形狀的變化。因此，示范性實(shí)施例不應(yīng)被解釋為限于這里示出的區(qū)域的特定形狀，而是包括由例如制造期間的變化引起的形狀偏差。例如，圖示為矩形的注入?yún)^(qū)域通常將具有圓形或曲線的特征和/或在其邊緣處的注入濃度的梯度而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。類似地，通過注入形成的埋入?yún)^(qū)域可以導(dǎo)致在埋入?yún)^(qū)域與通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，附圖所示的區(qū)域本質(zhì)上是示意性的，它們的形狀并非要示出器件的區(qū)域的真實(shí)形狀，也并非要限制本發(fā)明構(gòu)思的范圍。除非另行定義，這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有本發(fā)明所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的同樣的含義。還應(yīng)當(dāng)理解，諸如通用詞典中所定義的術(shù)語，除非此處加以明確定義，否則應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的語境中的含義相一致的含義，而不應(yīng)在理想化或過于正式的意義上解釋。 在下文將參照附圖詳細(xì)說明示范性實(shí)施例。圖IA是根據(jù)本發(fā)明一示范性實(shí)施例的具有通路和導(dǎo)電結(jié)構(gòu)的半導(dǎo)體器件的剖視圖。圖IB是根據(jù)本發(fā)明一示范性實(shí)施例的圖IA的半導(dǎo)體器件的俯視圖。參照圖IA和圖1B，第一電路圖案12形成在第一襯底10上。第一襯底10例如由諸如單晶硅的半導(dǎo)體材料構(gòu)成。第一電路圖案12包括晶體管、二極管以及用于形成例如集成電路的類似元件。第一絕緣中間層14形成為圍繞第一襯底10上的第一電路圖案12。下布線16形成為電連接到第一電路圖案12，下布線16例如由諸如摻雜多晶硅或金屬的導(dǎo)電材料構(gòu)成。 在一示范性實(shí)施例中，下布線16具有與第一絕緣中間層14的頂表面共面的頂表面。進(jìn)一步參照圖IA和圖1B，通路孔(via hole) 20形成為貫穿第一絕緣中間層14并穿過第一襯底10的至少一部分的開口?？梢孕纬啥鄠€通路孔20來實(shí)踐本發(fā)明。絕緣層圖案2 形成在通路孔20的內(nèi)壁上。絕緣層圖案2 使第一襯底10與由導(dǎo)電材料構(gòu)成的過硅通路(TSV)接觸28電絕緣。TSV結(jié)構(gòu)觀是耦接到導(dǎo)線結(jié)構(gòu)的示例通路結(jié)構(gòu)。然而，可以用連接到導(dǎo)線結(jié)構(gòu)的任何類型的通路結(jié)構(gòu)來實(shí)踐本發(fā)明。阻擋層圖案2 形成在絕緣層圖案2 上。在本發(fā)明的示范性實(shí)施例中，阻擋層圖案Ma由金屬或金屬氮化物構(gòu)成，諸如鉭、鉭氮化物、鈦、鈦氮化物、釕、鈷、鎳、鎳硼化物、 鎢氮化物等。這些材料可以單獨(dú)使用或者組合使用。導(dǎo)電填充物26a形成為填充通路孔20的被阻擋層圖案Ma圍繞的剩余部分。根據(jù)本發(fā)明一示范性實(shí)施例，導(dǎo)電填充物由具有低電阻率并且熱膨脹系數(shù)等于或超過硅的熱膨脹系數(shù)的約1.5倍的金屬構(gòu)成。例如，導(dǎo)電填充物^a由銅、鋁、金、銦、鎳等單獨(dú)或組合地構(gòu)成。在本示范性實(shí)施例中，導(dǎo)電填充物26a由銅構(gòu)成。導(dǎo)電填充物26a和阻擋層圖案2 形成作為示例通路結(jié)構(gòu)的TSV結(jié)構(gòu)觀。如圖IB的俯視圖所示，通路結(jié)構(gòu)28包括面向上遠(yuǎn)離襯底10的表面，該表面包括外部和中央部分27。參照圖IA和圖1B，外部設(shè)置為鄰近諸如絕緣層圖案22a的至少一個周圍材料，中央部分27被外部圍繞。參照圖IA和圖1B，通路結(jié)構(gòu)28的外部由具有與襯底10的表面平行的頂表面的阻擋層圖案2 和部分導(dǎo)電填充物26a構(gòu)成。換句話說，在本發(fā)明一示范性實(shí)施例中，通路結(jié)構(gòu)觀的外部由具有與周圍的第一絕緣中間層14共面的頂表面的阻擋層圖案2 和部分導(dǎo)電填充物26a構(gòu)成。因此，通路結(jié)構(gòu)觀的這樣的外部也稱作通路結(jié)構(gòu)觀的平坦部分。通路結(jié)構(gòu)28還包括從通路結(jié)構(gòu)28的外部突出的中央部分27。換句話說，中央部分27包括導(dǎo)電填充物^a的頂表面的(在圖IB的俯視圖中示出)從外部的平面和周圍的第一絕緣中間層14的平面進(jìn)一步延伸的部分。因此，通路結(jié)構(gòu)觀的這樣的中央部分也被稱作通路結(jié)構(gòu)觀的突起部分。當(dāng)導(dǎo)電填充物26a由銅構(gòu)成時，通路結(jié)構(gòu)觀的突起部分27 可以在圖IA和圖IB的半導(dǎo)體器件的隨后制造期間通過這樣的銅的熱膨脹形成。在圖IA和圖IB的示范性實(shí)施例中，導(dǎo)電填充物^a具有從約10 μ m至約100 μ m 的高度H。在示范性優(yōu)選實(shí)施例中，高度H在從約30 μ m至約80 μ m的范圍。此外，導(dǎo)電填充物26a具有從約1 μ m至約15 μ m的直徑D。在示范性優(yōu)選實(shí)施例中，直徑D在從約1 μ m 至約10 μ m的范圍內(nèi)。進(jìn)一步參照圖IA和圖1B，緩沖層30形成在TSV結(jié)構(gòu)觀和第一絕緣中間層14上。 部分緩沖層30保留在通路結(jié)構(gòu)28的突起部分27上。緩沖層30防止TSV結(jié)構(gòu)28的導(dǎo)電材料擴(kuò)散到其它結(jié)構(gòu)中。在本發(fā)明一示范性實(shí)施例中，緩沖層30由硅氮化物、硅碳氮化物(SiCN)、硅碳氧氮化物(SiCON)等單獨(dú)地或組合地構(gòu)成。在本發(fā)明一示范性實(shí)施例中，緩沖層30具有從約 300A至約1000A的厚度。第一金屬間電介質(zhì)層32形成在緩沖層30上，并由例如具有低介電常數(shù)的材料構(gòu)成，諸如硅氧化物、碳摻雜的硅氧化物等。多個導(dǎo)線36貫穿第一金屬間電介質(zhì)層32和緩沖層30形成。導(dǎo)線36是接觸TSV結(jié)構(gòu)觀的外平坦部分的至少一部分的示例導(dǎo)電結(jié)構(gòu)。如果導(dǎo)線36接觸TSV結(jié)構(gòu)28的整個頂表面的約80%以上，則導(dǎo)線36可接觸突起27。如果導(dǎo)線36接觸TSV結(jié)構(gòu)28的整個頂表面的約5%以下，則這樣的小接觸面積會導(dǎo)致不足的電流經(jīng)過這樣的接觸面積。因此，在本發(fā)明一示范性實(shí)施例中，導(dǎo)線36形成為接觸TSV結(jié)構(gòu)28的整個頂表面的從約5%至約80%。導(dǎo)線36中的一些接觸下布線16的頂表面，如圖IA所示。在圖IB的示范性實(shí)施例中，兩個平行導(dǎo)線36的部分接觸TSV結(jié)構(gòu)28的外平坦部分。此外，根據(jù)本發(fā)明的一方面，導(dǎo)線36的部分都不接觸TSV結(jié)構(gòu)觀的中央突起部分27。導(dǎo)線36可由阻擋層(未示出)和金屬層形成，金屬層由具有低電阻率且熱膨脹系數(shù)為硅的熱膨脹系數(shù)的約1. 5倍的金屬構(gòu)成。例如，這樣的金屬層由銅、鋁、金、銦、鎳等構(gòu)成。第二金屬間電介質(zhì)層38形成在第一金屬間電介質(zhì)層32和導(dǎo)線36上。第一上布線40貫穿第二金屬間電介質(zhì)層38形成并電連接到導(dǎo)線36。因此，上布線40形成用于連接導(dǎo)線36的示例鏈接結(jié)構(gòu)。可以形成額外的絕緣中間層(未示出)和/或布線(未示出)。圖2、3、4、5、6、7、8和9是剖視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的在圖IA和IB 的半導(dǎo)體器件的制造期間的步驟。參照圖2，第一電路圖案12形成在第一襯底10上，第一電路圖案12由晶體管、二極管和用于制造集成電路的類似元件構(gòu)成。第一絕緣中間層14形成在第一襯底10上以圍繞第一電路圖案12。下布線16貫穿第一絕緣中間層14形成。之后，蝕刻停止層18形成在第一絕緣中間層14和下布線16上。因而，生產(chǎn)線前端(FEOL)工藝在圖2中完成。接著在圖3中，具有從約2μπι至約5μπι的厚度的光致抗蝕劑掩模(未示出)形成在蝕刻停止層18上。然后，蝕刻停止層18、第一絕緣中間層14和第一襯底10采用該光致抗蝕劑掩模被圖案化以形成穿過蝕刻停止層18、第一絕緣中間層14和部分第一襯底10 的通路孔20。在本發(fā)明一示范性實(shí)施例中，形成多個通路孔20用于對應(yīng)的多個TSV結(jié)構(gòu)。 之后，去除光致抗蝕劑掩模以得到圖3的結(jié)構(gòu)。進(jìn)一步參照圖3，絕緣層22形成在通路孔20的內(nèi)壁上以及蝕刻停止層18上。在本發(fā)明一示范性實(shí)施例中，絕緣層22由硅氧化物或碳摻雜的硅氧化物構(gòu)成。例如，絕緣層 22使用具有良好臺階覆蓋特性的原硅酸四乙酯(TEOS)或臭氧(ozone)TEOS形成。在本發(fā)明一示范性實(shí)施例中，絕緣層22通過等離子體氧化工藝或化學(xué)氣相沉積(CVD)工藝形成。之后參照圖4，阻擋層M形成在絕緣層22上。在本發(fā)明一示范性實(shí)施例中，阻擋層 24由金屬或金屬氮化物諸如鉭、鉭氮化物、鈦、鈦氮化物、釕、鈷、鎳、鎳硼化物、鎢氮化物等
單獨(dú)地或組合地構(gòu)成。在本發(fā)明一示范性實(shí)施例中，阻擋層對具有從約100A至約3000A
的厚度。籽層(未示出)可形成在阻擋層M上以提供從其形成導(dǎo)電層沈的電極。在本發(fā)明一示范性實(shí)施例中，這樣的層由通過物理氣相沉積(PVD)工藝形成的銅構(gòu)成。在籽層已形成在阻擋層M上之后，導(dǎo)電層沈從籽層形成以填充通路孔20的剩余部分。導(dǎo)電層26由通過電鍍工藝、無電鍍工藝、電接枝(electrografting)工藝、PVD工藝等形成的例如具有低電阻率的金屬諸如銅構(gòu)成。對導(dǎo)電層沈可以進(jìn)行進(jìn)一步的熱處理工藝。導(dǎo)電層沈可以由具有硅的熱膨脹系數(shù)的兩倍以上的熱膨脹系數(shù)的其它金屬構(gòu)成。例如，導(dǎo)電層沈由鋁、金、銦、鎳等構(gòu)成。接著參照圖5，導(dǎo)電層26、阻擋層對、絕緣層22和蝕刻停止層18的上部通過化學(xué)機(jī)械拋光(CMP)工藝和/或回蝕刻工藝被平坦化，直到暴露第一絕緣中間層14。這樣的平坦化導(dǎo)致形成保留在通路孔20內(nèi)的導(dǎo)電填充物^a。阻擋層圖案2 和絕緣層圖案22a。 導(dǎo)電填充物26a和阻擋層圖案2 形成TSV結(jié)構(gòu)觀。蝕刻停止層18可以在平坦化工藝中被完全去除。備選地，蝕刻停止層18的一部分可以在平坦化工藝之后保留。之后參照圖6，緩沖層30形成在第一絕緣中間層14上以覆蓋絕緣層圖案22a、TSV 結(jié)構(gòu)觀和下布線16的暴露頂表面。在本發(fā)明一示范性實(shí)施例中，緩沖層30由諸如硅氮化物、硅碳氮化物(SiCN)、硅碳氧氮化物(SiCON)等的絕緣材料單獨(dú)地或組合地構(gòu)成，具有從約300A至約1000A的厚度。緩沖層30防止TSV結(jié)構(gòu)28的導(dǎo)電材料擴(kuò)散到其它結(jié)構(gòu)。接著參照圖7，第一金屬間電介質(zhì)層32形成在緩沖層30和第一絕緣中間層14上。 在本發(fā)明一示范性實(shí)施例中，第一金屬間電介質(zhì)層32由硅氧化物或碳摻雜的硅氧化物構(gòu)成。在形成緩沖層30和第一金屬間電介質(zhì)層32期間，導(dǎo)電填充物26a可熱膨脹以導(dǎo)致中央突起部分27的形成。進(jìn)一步參照圖7，第一金屬間電介質(zhì)層32和緩沖層30被圖案化以形成第一開口 34，第一開口 34暴露TSV結(jié)構(gòu)28的頂表面的外平坦部分的至少一部分并暴露下布線16。 在本發(fā)明一示范性實(shí)施例中，第一開口 34形成為具有線形。TSV結(jié)構(gòu)觀的頂表面的通過第一開口 34暴露的部分是TSV結(jié)構(gòu)28的該頂表面的約5%至約80%。在本發(fā)明一示范性實(shí)施例中，兩個平行的第一開口 34形成在TSV結(jié)構(gòu)28的頂表面的外平坦部分的部分上面。因而，緩沖層30和第一金屬間電介質(zhì)層32的部分保留在中央突起部分27上。之后參照圖8，阻擋層(未示出)和導(dǎo)電材料形成到第一開口 34中形成到TSV結(jié)構(gòu)觀、下布線16和第一金屬間電介質(zhì)層32的暴露部分上。之后對該阻擋層和該導(dǎo)電材料的上部進(jìn)行另一平坦化工藝，直到第一金屬間電介質(zhì)層32被暴露，使得導(dǎo)線36形成為容納在第一開口 34中。根據(jù)本發(fā)明的一方面，導(dǎo)線36不接觸TSV結(jié)構(gòu)觀的中央突起部分27。突起部分 27的高度和位置取決于通路孔20的直徑和深度。當(dāng)通路孔20具有小于約數(shù)千埃的直徑和深度時，通路孔20內(nèi)的導(dǎo)電填充物26a 具有小的體積，使得突起部分27足夠小。例如，下布線16具有小于約數(shù)千埃的直徑使得在形成緩沖層30和第一金屬間電介質(zhì)層32期間下布線16不顯著熱膨脹。相反，TSV結(jié)構(gòu)觀比其他布線相對更大，使得在形成緩沖層30和第一金屬間電介質(zhì)層32期間TSV結(jié)構(gòu)觀顯著熱膨脹。例如，導(dǎo)電填充物26a具有從約1 μ m至約15 μ m的直徑和從約10 μ m至約100 μ m的高度，使得導(dǎo)電填充物26a顯著地?zé)崤蛎?。?dāng)形成緩沖層30和第一金屬間電介質(zhì)層32時，導(dǎo)電填充物^a的接觸阻擋層圖案2 的側(cè)壁不顯著膨脹，因?yàn)檫@些材料之間相對高的粘附力。因此，僅導(dǎo)電填充物的中央部分膨脹以形成中央突起部分27。當(dāng)導(dǎo)電填充物^a具有從約15 μ m至約50 μ m的直徑時，導(dǎo)電填充物^a與阻擋層圖案2 之間的粘附力小。在此情形下，導(dǎo)電填充物26a膨脹得導(dǎo)電填充物^a的整個頂表面被延伸以形成突起。接著參照圖9，第二金屬間電介質(zhì)層38形成在第一金屬間電介質(zhì)層32和導(dǎo)線36 上。第一上布線40貫穿第二金屬間電介質(zhì)層38形成以電連接到導(dǎo)線36。具體地，第二開口(未示出)貫穿第二金屬間電介質(zhì)層38形成，阻擋層(未示出)和導(dǎo)電材料諸如銅例如形成為填充該開口以形成第一上布線40。此外，另一些絕緣中間層(未示出)和另外的布線(未示出)可在圖9之后形成。 以此方式，作為示例導(dǎo)電結(jié)構(gòu)的導(dǎo)線36形成在TSV結(jié)構(gòu)觀的頂表面的外平坦部分上而不形成在中央突起部分27上。因此，導(dǎo)線36以最小化的接觸電阻形成在TSV結(jié)構(gòu)觀上。此外，參照圖32，本發(fā)明還可以用備選的過硅通路(TSV)結(jié)構(gòu)28a來實(shí)踐，TSV結(jié)構(gòu)^a由絕緣層圖案22a、阻擋層圖案2 和導(dǎo)電填充物26a形成。在圖32中，TSV結(jié)構(gòu) 28a具有與TSV結(jié)構(gòu)^a的頂表面的外部27a平齊(也就是說，平坦的)的中央部分27b。在圖32中，TSV結(jié)構(gòu)^a的頂表面的外部27a鄰近絕緣層圖案22a。TSV結(jié)構(gòu)^a 的頂表面的中央部分27b被外部27a圍繞。接著參照圖33，根據(jù)本發(fā)明一實(shí)施例，導(dǎo)線36a 僅形成在外部27a上而不形成在中央部分27b上。備選地參照圖34和圖35，本發(fā)明還可以用形成為環(huán)形的環(huán)形過硅通路(TSV)結(jié)構(gòu) 28b來實(shí)踐。圖35是圖34的沿線I-I的剖視圖。TSV結(jié)構(gòu)^b由填充形成為環(huán)形的通路孔的絕緣層圖案22a、阻擋層圖案2 和導(dǎo)電填充物26a形成。TSV結(jié)構(gòu)28b具有TSV結(jié)構(gòu)^a的頂表面的外部27c，外部27c鄰近絕緣層圖案 22a。TSV結(jié)構(gòu)28b的頂表面的中央部分27d被外部27c圍繞并具有導(dǎo)電填充物26a的環(huán)形突起。在圖34和35的示例中，根據(jù)本發(fā)明一實(shí)施例，導(dǎo)線將形成在環(huán)形TSV結(jié)構(gòu)^b的外部27c的至少一部分上而不形成在環(huán)形TSV結(jié)構(gòu)^b的中央突起部分27d上。圖10和11是剖視圖，示出根據(jù)本發(fā)明另一示范性實(shí)施例在圖IA和IB的半導(dǎo)體器件的制造期間的又一些步驟。圖10和11示出用于形成圖1、2、3、4、5、6、7、8和9的通路結(jié)構(gòu)的額外步驟，相似的附圖標(biāo)記指示相似的元件。進(jìn)行在圖2、3、4和5中示出的步驟以形成具有導(dǎo)電填充物26a和阻擋層圖案Ma 的TSV結(jié)構(gòu)觀。接著，參照圖10，進(jìn)行熱處理工藝，使得初始突起通過導(dǎo)電填充物26a的熱膨脹而形成在TSV結(jié)構(gòu)觀的頂表面。在圖10中，TSV結(jié)構(gòu)28c具有膨脹的導(dǎo)電填充物^c。如果該熱處理工藝在小于約100°C的溫度進(jìn)行，則TSV結(jié)構(gòu)28不能足夠地膨脹。 當(dāng)熱處理工藝在超過約600°C的溫度進(jìn)行時，TSV結(jié)構(gòu)28會惡化。因此，圖10的熱處理工藝在從約100°C至約600°C的溫度進(jìn)行。之后參照圖11，膨脹的TSV結(jié)構(gòu)^c的頂表面的初始中央突起部分通過CMP工藝和/或回蝕刻工藝平坦化以在去除圖10的初始中央突起部分之后形成再次具有平坦頂表面的TSV結(jié)構(gòu)觀。以此方式，TSV結(jié)構(gòu)觀已經(jīng)熱膨脹，使得TSV結(jié)構(gòu)觀在隨后用于形成緩沖層30和第一金屬間電介質(zhì)層32的工藝期間不會熱膨脹那么多。在圖11之后，進(jìn)行圖6、 7、8和9的工藝步驟以完成半導(dǎo)體器件。圖12是根據(jù)本發(fā)明一示范性實(shí)施例的堆疊半導(dǎo)體器件的剖視圖，該堆疊半導(dǎo)體器件具有與圖IA類似地形成的TSV(過硅通路)結(jié)構(gòu)。參照圖12，堆疊半導(dǎo)體器件包括第一集成電路芯片150、第二集成電路芯片152、焊料50和接觸結(jié)構(gòu)112。根據(jù)本發(fā)明一示范性實(shí)施例，第一集成電路芯片150包括制作于其中的存儲器件或邏輯器件。備選地，第一集成電路芯片150可包括制作于其中的成像器件。第一集成電路芯片150形成地基本類似于圖IA和IB的半導(dǎo)體器件，除了 TSV結(jié)構(gòu)128a和絕緣層圖案122b的底表面暴露在第一襯底IOa的底表面處之外。圖12的TSV 結(jié)構(gòu)128a和絕緣層圖案122b形成得類似于圖IA和IB的TSV結(jié)構(gòu)28和絕緣層圖案22a。此外，第一保護(hù)層46進(jìn)一步形成在第二上布線44和第三金屬間電介質(zhì)層42上。 焊料50貫穿第一保護(hù)層46形成。第一集成電路芯片150包括第一襯底10a、第一電路圖案12、下布線16、第一絕緣中間層14和絕緣層圖案122b。此外，第一集成電路芯片150包括TSV結(jié)構(gòu)128a和導(dǎo)線36。 TSV結(jié)構(gòu)128a貫穿第一絕緣中間層14和第一襯底IOa形成。導(dǎo)線36形成在TSV結(jié)構(gòu)128a 的頂表面的外平坦部分上而不形成在該頂表面的中央突起部分上，類似于圖IA和圖1B。導(dǎo)線36被第一金屬間電介質(zhì)層32圍繞。第一和第二上布線40和44以及第二和第三金屬間電介質(zhì)層38和42還被包括在第一集成電路芯片150中。第一保護(hù)層46覆蓋第二上布線44，焊料50穿過第一保護(hù)層46 接觸第二上布線44。第一襯底IOa由單晶硅構(gòu)成并具有從約10 μ m至約100 μ m的厚度。第一襯底IOa 具有與TSV結(jié)構(gòu)128a的底表面共平面的底表面。本發(fā)明還可以實(shí)踐為TSV結(jié)構(gòu)128a的底表面從第一襯底IOa的底表面突出。通路孔20貫穿第一襯底IOa形成。絕緣層圖案122b形成在通路孔20的側(cè)壁上。 阻擋層圖案124b和籽層圖案(未示出)形成在絕緣層圖案122b上。形成導(dǎo)電填充物126a 以從籽層圖案起填充通路孔20的剩余部分。在本發(fā)明一示范性實(shí)施例中，導(dǎo)電填充物126a由具有低電阻率且熱膨脹系數(shù)為硅的熱膨脹系數(shù)的約2倍的金屬構(gòu)成。例如，導(dǎo)電填充物126a由銅、鋁、金、銦、鎳等構(gòu)成。 在本發(fā)明一示范性實(shí)施例中，導(dǎo)電填充物126a由銅構(gòu)成。TSV結(jié)構(gòu)128a電連接到電信號焊盤、針腳功率信號焊盤、功率放大模塊等，用于第一和第二集成電路芯片150和152之間的電信號傳輸。第二和第三金屬間電介質(zhì)層38和 42依次形成在第一金屬間電介質(zhì)層32上。導(dǎo)線36以及第一和第二上布線40和44貫穿這樣的電介質(zhì)層38和42形成。作為最高上布線的第二上布線44還可以被稱作第一焊盤電極44。覆蓋第二上布線44的第一保護(hù)層46形成在第三金屬間電介質(zhì)層42上。根據(jù)本發(fā)明一示范性實(shí)施例，第一保護(hù)層46由聚酰亞胺構(gòu)成。焊料50電連接到第一焊盤電極44并可接觸印刷電路板(PCB)(未示出)。備選地，本發(fā)明可以實(shí)踐為第一焊盤44通過引線接合電連接到引線框架(未示出)。第二集成電路芯片152由第二襯底100、第二電路圖案102、布線104、第二絕緣中間層106和第二焊盤電極108構(gòu)成。本發(fā)明可以實(shí)踐為第二集成電路芯片152包括與第一集成電路芯片150基板類似的元件，或者包括與第一集成電路芯片150不同的元件。第二焊盤電極108電連接到布線104并形成在第二絕緣中間層106之上。第二焊盤電極108電連接到形成在第一襯底IOa中的TSV結(jié)構(gòu)128a。形成第二保護(hù)層110以覆蓋第二絕緣中間層106之上的第二焊盤電極108。根據(jù)本發(fā)明一示范性實(shí)施例，第二保護(hù)層110由聚酰亞胺構(gòu)成。接觸結(jié)構(gòu)112由貫穿第二保護(hù)層110形成的導(dǎo)電材料構(gòu)成，第二保護(hù)層110在第二焊盤電極108與第一集成電路芯片150的TSV結(jié)構(gòu)128a之間。在本發(fā)明一示范性實(shí)施例中，接觸結(jié)構(gòu)112由銀焊料膏構(gòu)成。堆疊半導(dǎo)體器件包括堆疊在一起用于通過TSV結(jié)構(gòu)128a電連接的第一和第二集成電路芯片150和152。TSV結(jié)構(gòu)128a和導(dǎo)線36具有良好的粘附特性以用于第一和第二集成電路芯片150和152之間的高速信號傳輸，導(dǎo)致圖12的堆疊半導(dǎo)體器件的良好電特性和高可靠性。圖12的半導(dǎo)體器件可以具有與第一和第二集成電路芯片150和152依次堆疊并與其中的TSV結(jié)構(gòu)電連接的其它芯片(未示出)。圖13、14、15、16和17是剖視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的在圖12的堆疊半導(dǎo)體器件的制造期間的步驟。參照圖13，第一電路圖案12形成在第一襯底10上，第一絕緣中間層14形成在第一襯底10上以圍繞第一電路圖案12。下布線16貫穿第一絕緣中間層14形成。第一絕緣中間層14和第一襯底10被圖案化以在其中形成通路孔20。類似于圖 5，絕緣層圖案12 以及包括阻擋層圖案12 和導(dǎo)電填充物126a的TSV結(jié)構(gòu)1 形成在通路孔20中。類似于圖9，導(dǎo)電填充物126a具有中央突起部分27。參照圖14，緩沖層30形成在第一絕緣中間層14和TSV結(jié)構(gòu)1 上。第一金屬間電介質(zhì)層32形成在緩沖層30上。導(dǎo)線結(jié)構(gòu)36貫穿第一金屬間電介質(zhì)層32和緩沖層30 形成以電連接到TSV結(jié)構(gòu)128的外平坦部分且電連接到下布線16上。類似于圖9，導(dǎo)線36不接觸TSV結(jié)構(gòu)128的中央突起部分27。類似于圖6、7、8和 9，第二和第三金屬間電介質(zhì)層38和42以及第一和第二上布線40和44形成在第一金屬間電介質(zhì)層32和導(dǎo)線36上。之后參照圖15，第一保護(hù)層46形成在第三金屬間電介質(zhì)層42上以覆蓋第二上布線44。根據(jù)本發(fā)明一示范性實(shí)施例，第一保護(hù)層46由聚酰亞胺構(gòu)成。第一保護(hù)層46被圖案化以形成暴露第二上布線44的第三開口 48。第一襯底10、絕緣層圖案122a、阻擋層圖案12 和導(dǎo)電填充物126a的底部可以通過研磨被去除以暴露導(dǎo)電填充物126a的底表面。通過該研磨，減小了第一襯底IOa的厚度。剩余的導(dǎo)電填充物126a和阻擋層圖案124b定義TSV結(jié)構(gòu)128a。絕緣層圖案122b圍繞通路孔中的這樣的TSV結(jié)構(gòu)128a。通過該研磨，導(dǎo)電填充物126a的底表面與第一襯底IOa的底表面共平面。然而， 本發(fā)明還可以實(shí)踐為導(dǎo)電填充物126a的底表面從第一襯底IOa的底表面突出。絕緣層圖案122b具有在通路孔20的側(cè)壁上的圓柱形狀，阻擋層圖案124b具有在絕緣層圖案122b的側(cè)壁上的圓柱形狀。阻擋層圖案124b圍繞導(dǎo)電填充物126a。接著參照圖16，焊料50形成在第三開口 48中從而完成包括TSV結(jié)構(gòu)128a的第一集成電路芯片 150。參照圖17，第二集成電路芯片152由第二襯底100形成，并包括第二電路圖案 102、布線104和多個第二絕緣中間層106。第二焊盤電極108形成在第二絕緣中間層106 之上以電連接到布線104。第二焊盤電極108形成為面對第一襯底IOa的TSV結(jié)構(gòu)U8a。第二保護(hù)層110形成在第二絕緣中間層106上以覆蓋第二焊盤電極108。第二保護(hù)層110被圖案化以形成暴露第二焊盤電極108的第四開口。接觸結(jié)構(gòu)112形成在第四開口中以電連接到第二焊盤電極108。返回到圖12，第一襯底IOa的TSV結(jié)構(gòu)128a的底表面與第二襯底100的接觸結(jié)構(gòu)112附接到彼此以完成包括第一和第二集成電路芯片150和 152的堆疊半導(dǎo)體器件。圖18A和圖18B是俯視圖，示出根據(jù)本發(fā)明一示范性備選實(shí)施例的具有在通路結(jié)構(gòu)之上的開口的導(dǎo)電結(jié)構(gòu)的形成。圖18A和圖18B的半導(dǎo)體器件形成得類似于圖IA和圖 1B，除了導(dǎo)線結(jié)構(gòu)的形狀之外。參照圖18A和圖18B，第一和第二導(dǎo)線60a和60b分別具有第一和第二開口 6 和 62b，每個暴露TSV結(jié)構(gòu)28的中央突起部分27。導(dǎo)線60a和60b中的每個具有與TSV結(jié)構(gòu) 28的直徑相等或比其更大的寬度。導(dǎo)線60a和60b不接觸中央突起部分27而是接觸TSV 結(jié)構(gòu)28的外平坦部分。開口 6 和62b的尺寸取決于突起部分27的尺寸。第一開口 6 具有大于突起部分27且小于TSV結(jié)構(gòu)觀的尺寸。第二開口 62b具有大于突起部分27的尺寸并進(jìn)一步沿導(dǎo)線60b的方向延伸。第二開口 62b還暴露阻擋層圖案Ma、絕緣層圖案2 和第一絕緣中間層14的部分頂表面。在任一情況下，導(dǎo)線60a和60b中的每個接觸TSV結(jié)構(gòu)28的頂表面的約5%至約 80%。圖18A和圖18B的半導(dǎo)體器件可以類似于圖2、3、4、5、6和7地形成，除了第一開口 34的位置和形狀之外。此外，接著進(jìn)行圖8和圖9的工藝以完成圖18A和圖18B的半導(dǎo)體器件。圖19和圖20是俯視圖，示出根據(jù)本發(fā)明示范性實(shí)施例的在多個通路結(jié)構(gòu)上形成多個導(dǎo)電結(jié)構(gòu)。圖19的半導(dǎo)體器件形成得類似于圖IA和圖IB的半導(dǎo)體器件，除了形成在 TSV結(jié)構(gòu)上的導(dǎo)線的形狀之外。參照圖19，在多個TSV結(jié)構(gòu)28a和28b上沿一方向延伸的導(dǎo)線64沿該方向分成多段。導(dǎo)線64的每段接觸TSV結(jié)構(gòu)28a和^b中的至少一個的頂表面的外平坦部分。導(dǎo)線 64的這些段通過TSV結(jié)構(gòu)28a和28b彼此電連接。在圖19中的本發(fā)明示范性實(shí)施例中，導(dǎo)線64分成三段。導(dǎo)線64的一段接觸TSV 結(jié)構(gòu)28a和28b兩者的頂表面的外平坦部分。導(dǎo)線64的另一段接觸第一 TSV結(jié)構(gòu)^a的頂表面的外平坦部分，導(dǎo)線64的另一段接觸第二 TSV結(jié)構(gòu)^b的頂表面的外平坦部分。導(dǎo)線64的這些段接觸TSV結(jié)構(gòu)^a和28b的整個頂表面的從約5%至約80%。圖 19的半導(dǎo)體器件可以形成得類似于圖2、3、4、5、6、7、8和9的半導(dǎo)體器件，除了第一開口 34 的位置和形狀之外。圖20的半導(dǎo)體器件也類似于圖IA和IB的半導(dǎo)體器件，除了形成在TSV結(jié)構(gòu)28上的導(dǎo)線之外。參照圖20，兩條第一導(dǎo)線36接觸TSV結(jié)構(gòu)28的頂表面的外平坦部分的第一部分。第二導(dǎo)線37具有在TSV結(jié)構(gòu)觀的中央上在第一導(dǎo)線36之間平行延伸的兩段。第二導(dǎo)線37的這些段接觸在第一導(dǎo)線36之間的TSV結(jié)構(gòu)觀的頂表面的部分外平坦部分。圖20的半導(dǎo)體器件可以與圖2、3、4、5、6、7、8和9中類似地形成，除了第一開口 34 的位置和形狀之外。圖21是剖視圖，根據(jù)本發(fā)明一示范性實(shí)施例，包括形成在圖IA和IB的半導(dǎo)體器件中的額外導(dǎo)電結(jié)構(gòu)諸如上布線。參照圖21，導(dǎo)線36形成在如圖1A、18A、18B、19或20所示的TSV結(jié)構(gòu)觀的外平坦部分上。第一金屬間電介質(zhì)層32圍繞導(dǎo)線結(jié)構(gòu)36。第二金屬間電介質(zhì)層38形成在第一金屬間電介質(zhì)層32和導(dǎo)線結(jié)構(gòu)36上。上布線40貫穿第二金屬間電介質(zhì)層38形成，每個上布線40包括上導(dǎo)線40a和上接觸40b。在圖21中，上布線40形成為不交疊TSV結(jié)構(gòu)28 的突起部分27。第二金屬間電介質(zhì)層38的形成在TSV結(jié)構(gòu)觀的突起部分27上的部分可以不是平坦的。因此，上布線40形成為不交疊該突起部分27使得上布線40形成為平坦的。圖21 的半導(dǎo)體器件與圖2、3、4、5、6、7、8和9類似地形成，除了上布線40的位置之外。圖22和23是剖視圖和俯視圖，示出根據(jù)本發(fā)明一備選示范性實(shí)施例的半導(dǎo)體器件，該半導(dǎo)體器件具有帶有中央填充物的通路結(jié)構(gòu)。參照圖22和23，第一電路圖案12形成在第一襯底10上以包括晶體管、二極管和用于形成集成電路的類似元件。第一絕緣中間層14圍繞第一襯底10上的第一電路圖案12。下布線16貫穿第一絕緣中間層14形成以連接到第一電路圖案12。通路孔68穿過第一絕緣中間層14以及至少一部分第一襯底10形成。根據(jù)本發(fā)明一示范性實(shí)施例，通路孔68具有橢圓形形狀的俯視圖。絕緣層圖案70a形成在通路孔68的內(nèi)壁上，阻擋層圖案7 形成在絕緣層圖案 70a上。阻擋層圖案72a由金屬或金屬氮化物單獨(dú)或者組合地構(gòu)成，諸如鉭、鉭氮化物、鈦、 鈦氮化物、釕、鈷、鎳、鎳硼化物、鎢氮化物等。導(dǎo)電填充物7 形成為填充通路孔68，阻擋層圖案7 圍繞導(dǎo)電填充物74a。導(dǎo)電填充物7 具有圍繞中央填充物78a的杯形。導(dǎo)電填充物74a由具有低電阻率并且熱膨脹系數(shù)為硅的熱膨脹系數(shù)的約2倍的金屬單獨(dú)或者組合地構(gòu)成，諸如銅、鋁、金、銦、鎳等。在本發(fā)明一示范性實(shí)施例中，導(dǎo)電填充物74a由銅構(gòu)成。導(dǎo)電填充物7 和阻擋層圖案72a 定義TSV結(jié)構(gòu)76。根據(jù)本發(fā)明一示范性實(shí)施例，中央填充物78a形成在通路孔68的中央中，并由絕緣材料或?qū)щ姴牧蠘?gòu)成。例如，中央填充物78a由旋涂玻璃(S0G)、可流動氧化物(FOX)、鈦、 鋁、多孔材料等構(gòu)成。在任一情形下，中央填充物78a的材料具有是導(dǎo)電填充物74a的材料的熱膨脹系數(shù)的約四分之一到約五分之一的熱膨脹系數(shù)。例如，由銅構(gòu)成的導(dǎo)電填充物7 具有17PPM(百萬分之一)/°C的熱膨脹系數(shù)。在此情形下，中央填充物78a由具有從約 3PPM(百萬分之一)/°C至約4PPM(百萬分之一)/°C的低熱膨脹系數(shù)的材料構(gòu)成。在圖22和23中，導(dǎo)電填充物7 包括具有沿杯狀導(dǎo)電填充物74a的頂表面的中央部分的環(huán)形的突起部分75。設(shè)置在中央填充物78a和絕緣圖案70a附近的導(dǎo)電填充物 74a的頂表面的外部分與第一絕緣中間層14的頂表面平齊。緩沖層30形成在TSV結(jié)構(gòu)76和第一絕緣中間層14上。多個導(dǎo)線80a形成為穿過第一金屬間電介質(zhì)層32和緩沖層30接觸TSV結(jié)構(gòu)76的頂表面的外平坦部分且接觸下布線16。導(dǎo)線80a不形成在突起部分75上且不接觸突起部分75。在圖23的示范性實(shí)施例中，兩條平行導(dǎo)線80a接觸TSV結(jié)構(gòu)76的頂表面的外平坦部分。備選地，兩條以上的導(dǎo)線80a可以形成為接觸TSV結(jié)構(gòu)76的頂表面的平坦部分。 在任一情形下，導(dǎo)線80a形成為接觸TSV結(jié)構(gòu)76的整個頂表面的從約5%至約80%。
導(dǎo)線80a可以由阻擋層(未示出)和諸如具有低電阻率的金屬的導(dǎo)電材料構(gòu)成。 在本發(fā)明一示范性實(shí)施例中，導(dǎo)線80a由銅構(gòu)成。第二金屬間電介質(zhì)層38形成在第一金屬間電介質(zhì)層32上。上布線40穿過第二金屬間電介質(zhì)層38形成以電連接到導(dǎo)線80a。因此，這樣的上布線40形成用于電連接導(dǎo)線80a的鏈接結(jié)構(gòu)。額外的絕緣中間層(未示出)和布線(未示出)可在圖22之后進(jìn)一步形成。圖M和25是剖視圖，示出根據(jù)本發(fā)明一示范性實(shí)施例的在圖22和23的半導(dǎo)體器件的制造期間的步驟。首先進(jìn)行類似于圖2和3的工藝步驟以在第一襯底10上形成第一絕緣中間層14。此外，通路孔68穿過第一絕緣中間層14和至少一部分第一襯底10形成。通路孔68可以具有圓形或橢圓形的俯視圖。此外，絕緣層70形成在通路孔68的內(nèi)壁上，蝕刻停止層18形成在第一絕緣中間層14和下布線16上。還在圖M中，阻擋層72形成在絕緣層70上，導(dǎo)電層74形成在阻擋層72上。導(dǎo)電層74由具有低電阻率且熱膨脹系數(shù)為硅的熱膨脹系數(shù)的約2倍的金屬構(gòu)成。例如，導(dǎo)線 74由銅、鋁、金、銦、鎳等單獨(dú)或組合地構(gòu)成。在本發(fā)明一示范性實(shí)施例中，導(dǎo)電層74由銅構(gòu)成。進(jìn)一步在圖M中，中央填充物層78形成在導(dǎo)電層74上用于填充通路孔68的剩余部分。中央填充物層78由S0G、F0X、鈦、鋁、多孔材料等構(gòu)成。在本發(fā)明一示范性實(shí)施例中，導(dǎo)電層74由具有17PPM(百萬分之一)/°C的熱膨脹系數(shù)的銅構(gòu)成。在此情形下，中央填充物層78由具有從約3PPM(百萬分之一)/°C至約4PPM(百萬分之一)/°C的低熱膨脹系數(shù)的材料構(gòu)成。因此，中央填充物層78緩沖導(dǎo)電層74的熱膨脹以用于最小化形成為環(huán)形的突起部分75的高度。接著在圖25中，中央填充物層78、導(dǎo)電層74、阻擋層72、絕緣層70和蝕刻停止層 18的上部被平坦化，直到第一絕緣中間層14的頂表面被暴露。這樣，TSV結(jié)構(gòu)76形成為容納在通路孔68中。圖6、7、8和9的工藝步驟可以然后在圖25之后進(jìn)行以完成圖22的半導(dǎo)體器件。圖沈、27和觀是根據(jù)本發(fā)明示范性實(shí)施例的具有形成在多個通路結(jié)構(gòu)上的多個導(dǎo)電結(jié)構(gòu)的半導(dǎo)體器件的俯視圖。圖26的半導(dǎo)體器件類似于圖19的半導(dǎo)體器件，除了 TSV 結(jié)構(gòu)76a和76b形成為杯狀以分別圍繞中央填充物78a和78b以外，與參照圖25描述的類似。參照圖沈，導(dǎo)線81分成沿多個TSV結(jié)構(gòu)76a和7 延伸的多段。TSV結(jié)構(gòu)76a和 76b中的每個與參照圖25描述的那樣類似地形成。導(dǎo)線81的每段接觸TSV結(jié)構(gòu)76a和76b 中的至少一個的外平坦部分。導(dǎo)線81的這些段通過TSV結(jié)構(gòu)76a和76b電連接。在圖沈的示范性實(shí)施例中，導(dǎo)線81分成三段。導(dǎo)線81的一段接觸第一和第二 TSV結(jié)構(gòu)76a和76b的頂表面的部分外平坦部分。導(dǎo)線81的另一段接觸第一 TSV結(jié)構(gòu)76a 的頂表面的部分外平坦部分。導(dǎo)線81的另一段接觸第二 TSV結(jié)構(gòu)76b的頂表面的部分外平坦部分。第一 TSV結(jié)構(gòu)76a包括第一導(dǎo)電填充物7 和第一阻擋層圖案72a。第二 TSV結(jié)構(gòu)76b包括第二導(dǎo)電填充物74b和第二阻擋層圖案72b。第一和第二導(dǎo)電填充物7 和74b中的每個具有各自的環(huán)形的中央突起部分27。第一中央填充物78a被第一導(dǎo)電填充物74a圍繞，第二中央填充物78b被第二導(dǎo)電填充物74b圍繞。圖沈的半導(dǎo)體器件可以通過類似于圖M和25的工藝步驟制造，除了導(dǎo)線結(jié)構(gòu)81的位置和形狀之外。圖27是根據(jù)本發(fā)明另一示范性實(shí)施例的半導(dǎo)體器件的俯視圖。為了示出和描述的方便，在圖27中僅示出TSV結(jié)構(gòu)和導(dǎo)線。然而，對于圖27的半導(dǎo)體器件，也可以形成類似于圖22的額外結(jié)構(gòu)。在圖27中，半導(dǎo)體器件包括多個TSV結(jié)構(gòu)90a、90b和90c，每個形成得類似于圖 22的TSV結(jié)構(gòu)76。三個TSV結(jié)構(gòu)90a、90b和90c —起形成更大的TSV結(jié)構(gòu)92。例如，當(dāng)期望具有更大直徑的TSV結(jié)構(gòu)時，形成這樣的具有大直徑的更大TSV結(jié)構(gòu)會是困難的并導(dǎo)致具有不期望高度的突起區(qū)域。因此，多個TSV結(jié)構(gòu)90a、90b和90c形成為具有相對更小的直徑以一起形成更大的TSV結(jié)構(gòu)92。具有相對更小直徑的TSV結(jié)構(gòu)90a、90b和90c中的每個具有最小化的突起部分高度。TSV結(jié)構(gòu)90a、90b和90c中的每個圍繞各自的中央填充物94，并包括各自的具有環(huán)形的突起區(qū)域95。多個導(dǎo)線結(jié)構(gòu)96中的每個形成在TSV結(jié)構(gòu)90a、90b和90c中的至少兩個的相應(yīng)組的頂表面的外平坦部分上并與之接觸。每個導(dǎo)線結(jié)構(gòu)96不接觸TSV結(jié)構(gòu)90a、 90b和90c的突起區(qū)域95。如圖27所示，導(dǎo)線96彼此平行地延伸并分成多段。導(dǎo)線96的這些段通過TSV結(jié)構(gòu)92彼此電連接。導(dǎo)線96形成在TSV結(jié)構(gòu)90a、90b和90c的整個頂表面的從約5%至約 80%上并與之接觸。圖觀是根據(jù)本發(fā)明另一示范性實(shí)施例的半導(dǎo)體器件的俯視圖。為了示出和描述的方便，在圖觀中僅示出TSV結(jié)構(gòu)和導(dǎo)線。然而，對于圖觀的半導(dǎo)體器件，還可以形成類似于圖22的額外結(jié)構(gòu)。此外，圖觀的半導(dǎo)體器件類似于圖27，除了 TSV結(jié)構(gòu)93的形狀之外。圖28中的半導(dǎo)體器件包括多個TSV結(jié)構(gòu)9la、9Ib和91c，每個形成得類似于圖IA 和IB的TSV結(jié)構(gòu)28。三個較小的TSV結(jié)構(gòu)91a、91b和91c 一起形成更大的TSV結(jié)構(gòu)93。 TSV結(jié)構(gòu)91a、91b和91c中的每個包括各自的中央突起部分97。進(jìn)一步參照圖28，多個導(dǎo)線結(jié)構(gòu)96形成在TSV結(jié)構(gòu)91a、91b和91c中至少兩個的組的外平坦部分的一部分上并與之接觸。導(dǎo)線96不接觸TSV結(jié)構(gòu)91a、91b和91c的突起部分97。導(dǎo)線96形成為沿TSV結(jié)構(gòu)91a、91b和91c之間的線延伸并彼此平行。導(dǎo)線96分成多段，每段形成在TSV結(jié)構(gòu)91a、91b和91c中的至少兩個的組的外平坦部分的一部分上并與之接觸。導(dǎo)線96的這些段通過TSV結(jié)構(gòu)93彼此電連接。導(dǎo)線96形成在TSV結(jié)構(gòu)91a、91b和91c的整個頂表面的從約5%至約80%上并與之接觸。在圖26、 27和觀的半導(dǎo)體器件中，上布線(未示出)也可形成為用于將導(dǎo)線段81或96連接在一起的鏈接結(jié)構(gòu)。圖四是根據(jù)本發(fā)明一示范性實(shí)施例的系統(tǒng)的方框圖，該系統(tǒng)例如具有諸如圖12 所示的堆疊半導(dǎo)體器件。參照圖四，系統(tǒng)包括控制器520和存儲器510。存儲器510是DRAM 器件或閃存器件，實(shí)施為例如諸如圖12所示的堆疊半導(dǎo)體器件。存儲器控制器520提供用于控制存儲器510的操作的輸入信號。
圖30是方框圖，示出根據(jù)本發(fā)明另一示范性實(shí)施例的系統(tǒng)，該系統(tǒng)例如具有諸如圖12所示的堆疊半導(dǎo)體器件。參照圖30，該系統(tǒng)包括主機(jī)700和存儲器510。存儲器510 是DRAM器件或閃存器件，實(shí)施為例如諸如圖12所示的堆疊半導(dǎo)體器件。主機(jī)700可以被包括在桌上計(jì)算機(jī)、膝上計(jì)算機(jī)、照相機(jī)、移動器件、通訊器件等中。主機(jī)700提供用于控制和操作存儲器510的輸入信號。存儲器510可以用作數(shù)據(jù)存儲介質(zhì)。圖31是根據(jù)本發(fā)明另一示范性實(shí)施例的系統(tǒng)600的方框圖，系統(tǒng)600例如具有諸如圖12所示的堆疊半導(dǎo)體器件。參照圖31，系統(tǒng)600可以是便攜器件，其包括存儲器510， 存儲器510實(shí)施為例如諸如圖12所示的堆疊半導(dǎo)體器件。便攜器件600的示例包括MP3 播放器、視頻播放器、便攜多媒體播放器(PMP)等。便攜器件600包括存儲器510、存儲器控制器520、編碼器/解碼器(EDC) 610、顯示元件620和接口 670。數(shù)據(jù)經(jīng)由存儲器控制器520輸入到存儲器510或從存儲器510輸出。如圖31的虛線所示，數(shù)據(jù)可以直接從EDC 610輸入到存儲器510，或者數(shù)據(jù)可以直接從存儲器510輸出到EDC 610。 EDC 610編碼將要存儲于存儲器510中的數(shù)據(jù)，諸如通過編碼存儲在MP3播放器或 PMP播放器的存儲器510中的音頻和/或視頻數(shù)據(jù)。此外，EDC610可進(jìn)行MPEG編碼以用于存儲視頻數(shù)據(jù)在存儲器510中。而且，EDC 610可包括多個編碼器以根據(jù)其格式來編碼不同類型的數(shù)據(jù)。例如，EDC 610可包括用于編碼音頻數(shù)據(jù)的MP3編碼器和用于編碼視頻數(shù)據(jù)的MPEG編碼器。EDC 610還可以諸如通過對來自存儲器510的音頻數(shù)據(jù)進(jìn)行MP3解碼來解碼從存儲器510輸出的數(shù)據(jù)。備選地，EDC 610可以對來自存儲器510的視頻數(shù)據(jù)進(jìn)行MPEG解碼。 而且，EDC 610可以包括多個解碼器以根據(jù)數(shù)據(jù)格式解碼不同類型的數(shù)據(jù)。例如，EDC 610 可以包括用于音頻數(shù)據(jù)的MP3解碼器和用于視頻數(shù)據(jù)的MPEG的解碼器。在其它實(shí)施例中，EDC 610可以只包括解碼器。例如，被編碼的數(shù)據(jù)可以輸入到 EDC 610，然后EDC 610可以解碼所輸入的數(shù)據(jù)以用于傳輸在存儲器控制器520或存儲器 510 中。EDC 610可以通過接口 670接收將要被編碼的數(shù)據(jù)或被編碼的數(shù)據(jù)。接口 670兼容已制定的接口標(biāo)準(zhǔn)(例如，火線(FireWire)、USB等)以包括火線接口、USB接口等。因此，數(shù)據(jù)可以通過接口 670從存儲器510輸出。顯示元件620顯示從存儲器510輸出并被EDC 610解碼的用戶數(shù)據(jù)的表現(xiàn)。顯示元件620的示例包括輸出數(shù)據(jù)的音頻表現(xiàn)的揚(yáng)聲器、輸出數(shù)據(jù)的視頻表現(xiàn)的顯示屏等。以上是對示范性實(shí)施例的說明，而不應(yīng)被解釋為對其進(jìn)行限制。盡管已經(jīng)描述了數(shù)個示范性實(shí)施例，但是本領(lǐng)域技術(shù)人員將容易地理解，在示范性實(shí)施例中許多修改是可行的，而在實(shí)質(zhì)上不背離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點(diǎn)。因而，所有這些修改旨在被包括在本發(fā)明構(gòu)思的如權(quán)利要求書所限定的范圍內(nèi)。 在權(quán)利要求中，方法加功能條款意在覆蓋此處所述的執(zhí)行所述功能的結(jié)構(gòu)以及結(jié)構(gòu)等價物和等價結(jié)構(gòu)。因此，將理解，以上是對各個示范性實(shí)施例的說明，而不應(yīng)被解釋為限于所公開的特定示范性實(shí)施例，對公開的示范性實(shí)施例以及其它示范性實(shí)施例的修改旨在被包括在所附權(quán)利要求書的范圍之內(nèi)。本發(fā)明僅被限定為如權(quán)利要求書及其等同物所定義的那樣。本申請要求2010年6月28日向韓國知識產(chǎn)權(quán)局(KIPO)提交的韓國專利申請 No. 10-2010-0061080的優(yōu)先權(quán)，其內(nèi)容通過引用合并于此。
權(quán)利要求
1.一種半導(dǎo)體器件，包括通路結(jié)構(gòu)，具有一表面，該表面具有平坦部分和突起部分；和導(dǎo)電結(jié)構(gòu)，形成在所述通路結(jié)構(gòu)的所述平坦部分的至少一部分上且不形成在所述通路結(jié)構(gòu)的所述突起部分的至少一部分上。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述導(dǎo)電結(jié)構(gòu)僅形成在所述平坦部分上而不形成在所述突起部分的任何部分上。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述導(dǎo)電結(jié)構(gòu)形成在所述通路結(jié)構(gòu)的所述表面的面積的從約5%至約80%上。
4.如權(quán)利要求1所述的半導(dǎo)體器件，還包括緩沖層，形成在所述通路結(jié)構(gòu)的所述突起部分上。
5.如權(quán)利要求4所述的半導(dǎo)體器件，還包括電介質(zhì)層，形成在所述通路結(jié)構(gòu)的突起部分上并圍繞所述導(dǎo)電結(jié)構(gòu)。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述通路結(jié)構(gòu)是形成在一開口內(nèi)的過硅通路，該開口貫穿半導(dǎo)體襯底和至少一個電介質(zhì)層。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述過硅通路包括絕緣層，形成在所述開口的壁處；阻擋層，形成在所述開口內(nèi)的所述絕緣層上；以及導(dǎo)電填充物，形成在所述開口內(nèi)，所述阻擋層圍繞所述導(dǎo)電填充物的至少一部分。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述過硅通路還包括中央填充物，形成在所述開口內(nèi)，所述導(dǎo)電填充物圍繞所述中央填充物的至少一部分。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中所述中央填充物具有比所述導(dǎo)電填充物的熱膨脹系數(shù)低的熱膨脹系數(shù)使得所述突起部分形成為環(huán)。
10.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述過硅通路耦接到另一半導(dǎo)體器件的接觸結(jié)構(gòu)以用于形成堆疊半導(dǎo)體器件。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述堆疊半導(dǎo)體器件是存儲器件。
12.如權(quán)利要求1所述的半導(dǎo)體器件，還包括另一導(dǎo)電結(jié)構(gòu)，形成在所述通路結(jié)構(gòu)的所述平坦部分的至少一部分上且不形成在所述通路結(jié)構(gòu)的所述突起部分上；和鏈接結(jié)構(gòu)，用于耦接所述導(dǎo)電結(jié)構(gòu)。
13.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述導(dǎo)電結(jié)構(gòu)包括形成在所述通路結(jié)構(gòu)的突起部分的所述至少一部分上的開口。
14.如權(quán)利要求1所述的半導(dǎo)體器件，還包括另一通路結(jié)構(gòu)，具有相應(yīng)的表面，該表面具有相應(yīng)的平坦部分和相應(yīng)的突起部分，其中所述導(dǎo)電結(jié)構(gòu)形成在所述多個通路結(jié)構(gòu)的平坦部分上而不形成在所述多個通路結(jié)構(gòu)的突起部分上。
15.如權(quán)利要求1所述的半導(dǎo)體器件，還包括多個通路結(jié)構(gòu)，每個具有各自的表面，該各自的表面具有各自的平坦部分和各自的突起部分；和多個導(dǎo)電結(jié)構(gòu)，每個形成在所述多個通路結(jié)構(gòu)中的至少兩個的相應(yīng)組的平坦部分上而不形成在其突起部分上。
16.如權(quán)利要求15所述的半導(dǎo)體器件，還包括 鏈接結(jié)構(gòu)，用于耦接所述多個導(dǎo)電結(jié)構(gòu)。
17.—種堆疊半導(dǎo)體器件，包括 第一集成電路芯片，包括通路結(jié)構(gòu)，具有一表面，該表面具有平坦部分和突起部分；和導(dǎo)電結(jié)構(gòu)，形成在所述通路結(jié)構(gòu)的所述平坦部分的至少一部分上且不形成在所述通路結(jié)構(gòu)的所述突起部分的至少一部分上；和第二集成電路芯片，包括接觸結(jié)構(gòu)，耦接到所述第一集成電路芯片的所述通路結(jié)構(gòu)。
18.如權(quán)利要求17所述的堆疊半導(dǎo)體器件，其中所述導(dǎo)電結(jié)構(gòu)僅形成在所述平坦部分上而不形成在所述突起部分的任何部分上。
19.如權(quán)利要求17所述的堆疊半導(dǎo)體器件，其中所述導(dǎo)電結(jié)構(gòu)形成在所述通路結(jié)構(gòu)的所述表面的面積的從約5%至約80%上。
20.如權(quán)利要求17所述的堆疊半導(dǎo)體器件，還包括 緩沖層，形成在所述通路結(jié)構(gòu)的所述突起部分上；和電介質(zhì)層，形成在所述通路結(jié)構(gòu)的所述突起部分上并圍繞所述導(dǎo)電結(jié)構(gòu)。
21.如權(quán)利要求17所述的堆疊半導(dǎo)體器件，其中所述通路結(jié)構(gòu)是形成在一開口內(nèi)的過硅通路，該開口貫穿所述第一集成電路芯片的半導(dǎo)體襯底和至少一個電介質(zhì)層。
22.如權(quán)利要求17所述的堆疊半導(dǎo)體器件，其中所述堆疊半導(dǎo)體器件是存儲器件。
23.一種半導(dǎo)體器件，包括通路結(jié)構(gòu)，穿過半導(dǎo)體襯底形成并具有一表面，該表面具有中央部分和外部分；和導(dǎo)電結(jié)構(gòu)，形成在所述通路結(jié)構(gòu)的所述外部分的至少一部分上，且不形成在所述通路結(jié)構(gòu)的所述中央部分的至少一部分上。
24.如權(quán)利要求23所述的半導(dǎo)體器件，其中所述通路結(jié)構(gòu)的外部分和中央部分是平坦的。
25.如權(quán)利要求23所述的半導(dǎo)體器件，其中所述中央部分從所述通路結(jié)構(gòu)的外部分突出ο
26.如權(quán)利要求23所述的半導(dǎo)體器件，其中所述導(dǎo)電結(jié)構(gòu)形成在所述通路結(jié)構(gòu)的所述表面的面積的約5%至約80%上。
27.如權(quán)利要求23所述的半導(dǎo)體器件，其中所述通路結(jié)構(gòu)是形成在一開口內(nèi)的過硅通路，該開口貫穿半導(dǎo)體襯底和至少一個電介質(zhì)層。
28.如權(quán)利要求27所述的堆疊半導(dǎo)體器件，其中所述堆疊半導(dǎo)體器件是存儲器件。
29.如權(quán)利要求27所述的半導(dǎo)體器件，其中所述過硅通路包括 絕緣層，形成在所述開口的壁處；阻擋層，形成在所述開口內(nèi)的所述絕緣層上；以及導(dǎo)電填充物，形成在所述開口內(nèi)，所述阻擋層圍繞所述導(dǎo)電填充物的至少一部分。
30.如權(quán)利要求四所述的半導(dǎo)體器件，其中所述過硅通路還包括中央填充物，形成在所述開口內(nèi)，所述導(dǎo)電填充物圍繞所述中央填充物的至少一部分，其中所述中央填充物具有比所述導(dǎo)電填充物的熱膨脹系數(shù)低的熱膨脹系數(shù)使得所述突起部分形成為環(huán)。
31.一種制造半導(dǎo)體器件的方法，包括形成通路結(jié)構(gòu)，該通路結(jié)構(gòu)具有一表面，該表面具有平坦部分和突起部分；以及形成導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)形成在所述通路結(jié)構(gòu)的平坦部分的至少一部分上且不形成在所述通路結(jié)構(gòu)的突起部分的至少一部分上。
32.如權(quán)利要求31所述的方法，其中所述導(dǎo)電結(jié)構(gòu)僅形成在所述平坦部分上而不形成在所述突起部分的任何部分上。
33.如權(quán)利要求31所述的方法，其中所述導(dǎo)電結(jié)構(gòu)形成在所述通路結(jié)構(gòu)的所述表面的面積的從約5%至約80%上。
34.如權(quán)利要求31所述的方法，還包括加熱所述通路結(jié)構(gòu)以形成所述通路結(jié)構(gòu)的初始突起部分；以及平坦化所述初始突起部分，以在形成所述導(dǎo)電結(jié)構(gòu)之前降低所述通路結(jié)構(gòu)的所得突起部分的高度。
35.如權(quán)利要求31所述的方法，還包括在所述通路結(jié)構(gòu)的突起部分上圖案化緩沖層；以及形成電介質(zhì)層，所述電介質(zhì)層在所述通路結(jié)構(gòu)的突起部分上且圍繞所述導(dǎo)電結(jié)構(gòu)。
36.如權(quán)利要求31所述的方法，還包括將所述通路結(jié)構(gòu)形成為在一開口內(nèi)的過硅通路，該開口穿過半導(dǎo)體襯底和至少一個電介質(zhì)層。
37.如權(quán)利要求36所述的方法，還包括在所述開口的壁處形成絕緣層；在所述開口內(nèi)的所述絕緣層上形成阻擋層；以及在所述開口內(nèi)形成導(dǎo)電填充物，所述阻擋層圍繞所述導(dǎo)電填充物的至少一部分。
38.如權(quán)利要求37所述的方法，還包括在所述開口內(nèi)形成中央填充物，所述導(dǎo)電填充物圍繞所述中央填充物的至少一部分。
39.如權(quán)利要求38所述的方法，其中所述中央填充物具有比所述導(dǎo)電填充物的熱膨脹系數(shù)低的熱膨脹系數(shù)使得所述突起部分形成為環(huán)。
40.如權(quán)利要求36所述的方法，還包括通過所述過硅通路形成堆疊半導(dǎo)體器件，所述過硅通路耦接到另一半導(dǎo)體器件的接觸結(jié)構(gòu)。
41.如權(quán)利要求40所述的方法，其中所述堆疊半導(dǎo)體器件是存儲器件。
42.如權(quán)利要求31所述的方法，還包括形成另一導(dǎo)電結(jié)構(gòu)，該另一導(dǎo)電結(jié)構(gòu)形成在所述通路結(jié)構(gòu)的平坦部分的至少一部分上且不形成在所述通路結(jié)構(gòu)的所述突起部分的至少一部分上；以及形成用于耦接所述導(dǎo)電結(jié)構(gòu)的鏈接結(jié)構(gòu)。
43.如權(quán)利要求31所述的方法，還包括形成穿過所述導(dǎo)電結(jié)構(gòu)的至少一部分的開口，該開口在所述通路結(jié)構(gòu)的突起部分的所述至少一部分上方。
44.如權(quán)利要求31所述的方法，還包括形成另一通路結(jié)構(gòu)，該另一通路結(jié)構(gòu)具有相應(yīng)的表面，該表面具有相應(yīng)的平坦部分和相應(yīng)的突起部分；以及在所述多個通路結(jié)構(gòu)的平坦部分上而不在所述多個通路結(jié)構(gòu)的突起部分上形成所述導(dǎo)電結(jié)構(gòu)。
45.如權(quán)利要求31所述的方法，還包括形成多個通路結(jié)構(gòu)，每個具有各自的表面，該各自的表面具有各自的平坦部分和各自的突起部分；以及形成多個導(dǎo)電結(jié)構(gòu)，每個形成在所述多個通路結(jié)構(gòu)中至少兩個的相應(yīng)組的平坦部分上而不形成在其突起部分上。
46.如權(quán)利要求45所述的方法，還包括 形成鏈接結(jié)構(gòu)以耦接所述多個導(dǎo)電結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括通路結(jié)構(gòu)和導(dǎo)電結(jié)構(gòu)。通路結(jié)構(gòu)具有一表面，該表面具有平坦部分和突起部分。導(dǎo)電結(jié)構(gòu)形成在通路結(jié)構(gòu)的平坦部分的至少一部分上且不形成在通路結(jié)構(gòu)的突起部分的至少一部分上。例如，導(dǎo)電結(jié)構(gòu)僅形成在平坦部分上而不形成在突起部分的任何部分上，以形成導(dǎo)電結(jié)構(gòu)與通路結(jié)構(gòu)之間的高質(zhì)量連接。
文檔編號H01L23/528GK102299136SQ20111015463
公開日2011年12月28日 申請日期2011年6月10日 優(yōu)先權(quán)日2010年6月28日
發(fā)明者姜泌圭, 崔吉鉉, 文光辰, 樸炳律, 林東燦, 裵大錄, 鄭德泳 申請人:三星電子株式會社