專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別地涉及一種具有在超薄外延硅化物上的多層金屬硅化物提升源/漏(RSD)的新型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著技術(shù)節(jié)點(diǎn)持續(xù)推進(jìn)，以MOS晶體管柵極寬度或溝道長(zhǎng)度為代表的集成電路特征尺寸持續(xù)縮減，使得溝道電阻隨之降低，一定程度上提高了器件性能。然而溝道縮短之后帶來(lái)了諸如短溝道效應(yīng)等一系列問(wèn)題，抑制了器件性能的進(jìn)一步提升。為了克服短溝道效應(yīng)，晶體管的源漏深度必須相應(yīng)地或者以更大比例縮減，使得源漏節(jié)變得越來(lái)越淺，例如僅為長(zhǎng)溝道器件源漏結(jié)深的70%，因此源漏寄生電阻急劇增大。當(dāng)物理柵長(zhǎng)度進(jìn)入亞30nm區(qū)域時(shí)，源漏寄生電阻增大對(duì)器件性能的阻礙影響已經(jīng)超過(guò)了溝道電阻降低帶來(lái)的益處。因此，如何有效降低寄生源漏以提升器件性能成為了巨大的挑戰(zhàn)。傳統(tǒng)的解決方案中，提出對(duì)源漏盡可能高濃度地?fù)诫s以降低寄生電阻。但是，由于固溶度極限以及短溝道效應(yīng)控制要求突變摻雜界面，源漏摻雜變得越來(lái)越受限。為了解決這一問(wèn)題，提出了一些方案。除了由本發(fā)明申請(qǐng)人所提出的例如為金屬硅化物源漏MOSFET的新型器件結(jié)構(gòu)之外，業(yè)界還使用通過(guò)選擇性外延(SEG)制造的提升源漏來(lái)通過(guò)增厚結(jié)深以減小源漏薄膜電阻從而減小寄生源漏電阻。參見(jiàn)附圖1，為這種提升源漏MOSFET的結(jié)構(gòu)示意圖。其中，被STI2包圍的襯底I上沉積形成柵極介質(zhì)3、柵極4，源漏低濃度注入形成源漏延伸區(qū)5A，然后柵極介質(zhì)2和柵極3兩側(cè)形成側(cè)墻6，源漏高濃度注入形成源漏重?fù)诫s區(qū)5B，以側(cè)墻6為掩模進(jìn)行SEG，使得側(cè)墻6兩側(cè)的源漏重?fù)诫s區(qū)5B部分外延形成提升源漏(RSD)區(qū)5C。為了進(jìn)一步減小電阻，可以在SEG之后在RSD區(qū)5C上形成金屬硅化物7，構(gòu)成源漏接觸。盡管這種提升源漏上形成的金屬硅化物源漏接觸能一定程度上減小源漏寄生電阻，但是這種結(jié)構(gòu)仍有相當(dāng)大的進(jìn)一步改進(jìn)結(jié)構(gòu)、提升性能的余地。特別是在圖I橢圓線所示區(qū)域內(nèi)，由于SEG受源漏材料晶向的影響，不同方向上外延生長(zhǎng)速度不一致，使得RSD區(qū)5C和側(cè)墻6之間存在空隙，進(jìn)而該空隙無(wú)法被金屬硅化物7完全填充，故圖I所示區(qū)域構(gòu)成高阻區(qū)，存在于溝道區(qū)至RSD 5C上金屬硅化物7之間，使得源漏寄生電阻仍然較大。此夕卜，由于RSD僅為硅材料制作，雖然可以通過(guò)厚度增加而減小部分電阻，但是由于硅材料本身電阻率以及器件尺寸特別是封裝高度的限制，RSD自身的電阻無(wú)法大規(guī)模縮減，源漏串聯(lián)電阻以及寄生電阻仍然比較大。因此，單純的超淺硅源漏與硅RSD的簡(jiǎn)單疊加無(wú)法有效地進(jìn)一步降低源漏電阻?？偠灾?，當(dāng)前的提升源漏MOSFET無(wú)法進(jìn)一步有效降低源漏電阻，亟需一種改進(jìn)的新型器件結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容
本發(fā)明提供了一種半導(dǎo)體器件，包括襯底、位于襯底中的溝道區(qū)、位于襯底中的源漏區(qū)、位于溝道區(qū)上的柵極堆疊結(jié)構(gòu)、位于柵極堆疊結(jié)構(gòu)兩側(cè)的側(cè)墻、位于側(cè)墻兩側(cè)的源漏區(qū)上的提升源漏，其特征在于提升源漏由金屬硅化物構(gòu)成，源漏區(qū)與提升源漏之間具有外延生長(zhǎng)的超薄金屬硅化物。其中，源漏區(qū)包括源漏延伸區(qū)和重?fù)诫s源漏區(qū)。
其中，外延生長(zhǎng)的超薄金屬硅化物與側(cè)墻下方的溝道區(qū)接觸。其中，外延生長(zhǎng)的超薄金屬硅化物包括NiSi2_y(0 ^ y < I)、NihPtySi2_y(0 < x
<1,0 ^ y < l)、CoSi2_y(0 ^ y < I)或 N“_xCoySi2_y (0 < x < 1，0 彡 y < I)。其中，襯底為Si、SOI、SiGe 或 SiC。其中，構(gòu)成提升源漏的金屬硅化物包括NiSi2_y(0 ^ y < I) > Ni^Pt.Si^(O < x
<l,0^y< l)、CoSi2_y(0<y < I)、N“_xCoySi2_y (0 < x < 1，0 彡 y < I) ,Ni (Si1^zGez) 2_y (0<z<l，0 彡 y<l)、N“_xPty (S“_zGez) 2_y (0 < z < I，0 < x < I，0 彡 y < I)、Co (Si1^zGez) 2_y (0<z<l，0 彡 y<l)、NihCoy (SihGez) 2_y (0 < z < I，0 < x < I，0 彡 y < I)、Ni (Si1^zCz) 2_y (0<z< 1，0彡 y< l)、NihPty(SihCz)2_y(0<z< l，0<x< 1，0彡 y< l)、Co(S“_zCz)2_y(0
<z < 1,0 ^ y < I)或 N“_xCoy (S“_ZCZ) 2_y(0 < z < 1，0 < x < 1，0 彡 y < I)。其中，柵極堆疊結(jié)構(gòu)包括柵極介質(zhì)和柵極，柵極介質(zhì)包括氧化硅、氮氧化硅或高k材料，柵極包括摻雜多晶硅、金屬、金屬合金或金屬氮化物，提升源漏時(shí)對(duì)其進(jìn)行原位η型或P型摻雜。其中，提升源漏為單層或者多層。其中分別構(gòu)成多層的提升源漏的金屬硅化物材質(zhì)相同或不同。本發(fā)明還提供了一種半導(dǎo)體器件制造方法，包括步驟Α、在襯底上形成柵極堆疊結(jié)構(gòu)以及側(cè)墻；步驟B、在襯底中形成源漏區(qū)，源漏區(qū)之間構(gòu)成溝道區(qū)；步驟C、在源漏區(qū)中形成外延生長(zhǎng)的超薄金屬硅化物；步驟D、在側(cè)墻兩側(cè)提升源漏；步驟Ε、在提升的源漏上形成金屬薄層；步驟F、退火并剝除未反應(yīng)金屬薄層，形成金屬硅化物的提升源漏。其中，依次以柵極堆疊結(jié)構(gòu)和側(cè)墻為掩模，兩次注入形成源漏延伸區(qū)和重?fù)诫s源漏區(qū)構(gòu)成的源漏區(qū)。其中，在源漏區(qū)上淀積第一金屬層，退火使得第一金屬層與源漏區(qū)中的硅反應(yīng)并剝除未反應(yīng)的第一金屬層，形成外延生長(zhǎng)的超薄金屬硅化物并與側(cè)墻下方的溝道區(qū)接觸。其中，第一金屬層包括Ni、Co、Pt及其合金,厚度為I至5nm,所形成的外延生長(zhǎng)的超薄金屬硅化物包括 NiSi2_y(0 ^ y < I)、NihPtySih (O < X < 1,0 ^ y < l)、CoSi2_y(0 ^ y < I)或 NihCoySi2_y (0<x<l，0Sy<l)。其中，步驟D中采用MBE、CVD或ALD形成提升源漏，并對(duì)其進(jìn)行η型或ρ型原位摻雜。其中，步驟D中的提升源漏包括Si、SihGex或SipxCx(O < X < I)，厚度小于等于10nm。其中，步驟E中的金屬層包括Ni、Co、Pt及其合金，厚度為I至30nm。其中，步驟F中形成的金屬硅化物對(duì)于Si的提升源漏包括NiSi2_y(0 < I)、NihPtySi2_y(0 < x < I,O ^ y < I)、CoSi2_y(0 ^ y < I), Ni^Co^i^ (Ο < x < 1,0 ^ y < 1)，對(duì)于 SiGe 的提升源漏包括 NUSihGezDO < z < 1,0 ^ y < I), Ni1^xPty(Si1^zGez)2_y(O < z < 1,0 < x
<I，0 彡 y < I)、Co (SVzGez) 2_y (0 < z < I，0 彡 y < I)、Ni1^xCoy (Si1^zGez) 2_y (0 < z < I，0 < X < 1,0 ^ y < 1)，對(duì)于 SiC 的提升源漏包括 Ni (Si1^zCz) 2_y (O < z < 1，0 彡 y < I)、N“_xPty (SihCz)2_y(O < z < 1,0 < X < 1,0 ^ y < I)、Co (S“_ZCZ)2_y(O < z < 1,0 ^ y < I)或 NiHCoy(SihCz)2_y(0 < z < 1,0 < X < 1,0 ^ y < I)其中，重復(fù)步驟D至步驟F，形成多層金屬硅化物的提升源漏。其中，分別構(gòu)成多層的提升源漏的金屬硅化物材質(zhì)相同或不同。其中，步驟F中在500至850°C下退火。 依照本發(fā)明的新型MOSFET器件及其制造方法，由于在提升源漏下方增添了外延生長(zhǎng)的超薄金屬硅化物，使其直接與溝道區(qū)接觸，避免出現(xiàn)側(cè)墻與源漏之間的高阻區(qū)，且與單層或多層的金屬硅化物材質(zhì)的提升源漏共同進(jìn)一步降低了源漏寄生電阻和接觸電阻，大幅提聞了器件性能。本發(fā)明所述目的，以及在此未列出的其他目的，在本申請(qǐng)獨(dú)立權(quán)利要求的范圍內(nèi)得以滿足。本發(fā)明的實(shí)施例限定在獨(dú)立權(quán)利要求中，具體特征限定在其從屬權(quán)利要求中。


圖I顯示了現(xiàn)有技術(shù)的在RSD上形成有金屬硅化物接觸的MOSFET剖面示意圖；以及圖2至圖8顯示了依照本發(fā)明的新型MOSFET器件制造方法的各步驟對(duì)應(yīng)的剖面示意圖。
具體實(shí)施例方式以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開(kāi)了能進(jìn)一步有效降低源漏電阻的新型MOSFET結(jié)構(gòu)及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)的空間、次序或?qū)蛹?jí)關(guān)系。首先，參照?qǐng)D2，形成基本結(jié)構(gòu)。提供襯底10，在襯底10中形成絕緣隔離區(qū)11，例如通過(guò)傳統(tǒng)的光刻/刻蝕工藝在襯底10中刻蝕形成淺溝槽然后采用CVD等常用工藝使用氧化物、氮氧化物等絕緣材料填充淺溝槽形成的淺溝槽隔離(STI) 11，其中襯底10可以是體硅、絕緣體上硅(SOI)、SiGe、SiC以及其他依照器件電學(xué)性能需要的任意(含硅)半導(dǎo)體材料。STI 11深度小于襯底10厚度，在襯底10中形成為環(huán)狀溝槽，被STI 11包圍的襯底10相當(dāng)于器件的有源區(qū)。通過(guò)CVD等方法依次沉積柵極介質(zhì)12、柵極13，并刻蝕形成柵極堆疊結(jié)構(gòu)。柵極介質(zhì)12可以是氧化硅、氮氧化硅等低k介質(zhì)，也可以是氧化鉿、氧化鉭、鈦酸鋇等高k介質(zhì)。柵極13可以是摻雜多晶硅或金屬柵極，金屬包括Al、Ti、Cu、W、Au、Ag、Ta等常用金屬材料，柵極還可包括這些金屬的合金以及這些金屬的氮化物。以柵極堆疊結(jié)構(gòu)為掩模，對(duì)襯底10進(jìn)行低濃度的源漏離子注入，形成低摻雜的源漏延伸區(qū)14(也即LDD區(qū))，該延伸區(qū)14結(jié)深較淺，摻雜類型和濃度依照器件導(dǎo)電特性需要而設(shè)定。在柵極堆疊結(jié)構(gòu)兩側(cè)的襯底10上形成側(cè)墻15，例如先均勻沉積氮化物層然后各向異性刻蝕，僅在柵極堆疊結(jié)構(gòu)兩側(cè)留下氮化物層，形成為側(cè)墻結(jié)構(gòu)。以側(cè)墻15為掩模，進(jìn)行高濃度源漏離子注入，形成重?fù)诫s源漏區(qū)16,其中重?fù)诫s源漏區(qū)16比源漏延伸區(qū)14厚。其次，參照?qǐng)D3，在基本結(jié)構(gòu)上形成金屬層。在整個(gè)基本結(jié)構(gòu)上通過(guò)例如濺射或蒸發(fā)的方式淀積一金屬薄層17，用作金屬硅化物的先導(dǎo)物，其材質(zhì)為Ni、Co、Pt或其合金，其厚度約為I至5nm。具體地,金屬層17可以是厚度小于5nm的Co層、厚度小于等于4nm的Ni層、厚度小于4nm的Ni-Pt合金層(其中Pt含量小于等于8%摩爾含量)、厚度小于等于4nm的Ni-Co合金層(其中Co含量小于等于10%摩爾含量)。如圖3所示，金屬層17覆蓋柵極13、側(cè)墻15、重?fù)诫s源漏區(qū)16以及STI11，尤其是覆蓋了側(cè)墻15與重?fù)诫s源漏區(qū)16相接的區(qū)域，使得稍后形成的金屬硅化物能盡可能近地接觸溝道區(qū)。再次，參照?qǐng)D4，形成金屬硅化物。對(duì)整個(gè)結(jié)構(gòu)在500至850°C下進(jìn)行退火并剝除未反應(yīng)的金屬層17,使得金屬層17中的金屬與重?fù)诫s源漏區(qū)16的表層部分的娃發(fā)生反應(yīng)，外延生長(zhǎng)形成超薄的金屬硅化物18，其晶向與重?fù)诫s源漏區(qū)16或襯底10 —致。外延超薄金屬硅化物18位于重?fù)诫s源漏區(qū)16的表面，其與源漏延伸區(qū)14的沿溝道方向的界面(也即外延超薄金屬硅化物18與溝道區(qū)的界面)平行于側(cè)墻15的側(cè)面并優(yōu)選地共面，實(shí)際上相當(dāng)于外延超薄金屬硅化物18直接與側(cè)墻15下方的溝道區(qū)接觸。外延超薄金屬硅化物18與源漏延伸區(qū)的沿垂直溝道方向的界面平行于襯底10并位于重?fù)诫s源漏區(qū)16的內(nèi)部，也即重?fù)诫s源漏區(qū)16仍含有部分未反應(yīng)的硅。根據(jù)金屬層17的材料不同，所形成的外延超薄金屬娃化物 18 材質(zhì)可以包括 NiSi2_y(0 彡 y < I) > Ni1_xPtySi2_y (O <x<l,0^y<l)>CoSi2_y(0^y < I)或Ι,Ο^γ < I)，其厚度可以為 15nm。由于所選擇的金屬層17的材質(zhì)、厚度和處理溫度，所形成的外延超薄金屬硅化物18具有與含硅襯底10相近、基本相等或相同的晶格常數(shù)，因此易于在襯底10上外延生長(zhǎng)金屬硅化物18以及在其上外延生長(zhǎng)提升源漏。由于外延超薄金屬硅化物18貼近側(cè)墻15，大大降低了源漏與溝道區(qū)之間的接觸電阻。接著,參照?qǐng)D5,在前述結(jié)構(gòu)上形成提升源漏(raised drain/source)。使用分子束外延(MBE)、CVD、原子層沉積(ALD)等等工藝在外延超薄金屬硅化物18上形成提升源漏19，其中提升的源漏19材質(zhì)可以是Si，或按照器件類型和應(yīng)力需要而采用SihGex或SihCxOXxC I)。如果提升源漏19的厚度過(guò)厚，位錯(cuò)等晶體缺陷會(huì)在厚度方向上累積造成眾多界面態(tài)而降低器件性能，因此為了控制缺陷，提升源漏19的厚度優(yōu)選小于等于10nm，此外提升源漏19厚度的減薄還有利于稍后形成金屬硅化物的材質(zhì)性能。提升源漏19可以通過(guò)原位(in-situ)摻雜或后期注入摻雜為η型或ρ型，構(gòu)成NMOS或PM0S。值得注意的是，由于外延超薄金屬硅化物18晶向依照重?fù)诫s源漏區(qū)16或襯底10而不同，外延生長(zhǎng)的提升源漏19在不同方向上生長(zhǎng)速度不一致，使其與側(cè)墻15之間具有間隙。在傳統(tǒng)工藝中由于沒(méi)有外延超薄金屬硅化物18的存在，源漏寄生電阻無(wú)法有效減小，而本發(fā)明中通過(guò)提升源漏19與重?fù)诫s源漏16之間的外延超薄金屬硅化物18有效降低了寄生電阻，大幅提高了器件性能。此外，在外延生長(zhǎng)的超薄金屬硅化物18上選擇性外延生長(zhǎng)(SEG) Si、SiGe或SiC，不僅僅可以用于MOSFET的提升源漏的形成，也可以用于其他半導(dǎo)體器件，例如光電器件。
然后，參照?qǐng)D6，在整個(gè)結(jié)構(gòu)上淀積另一金屬層。在整個(gè)基本結(jié)構(gòu)上通過(guò)例如濺射或蒸發(fā)的方式沉積另一金屬薄層20，用作形成金屬硅化物提升源漏的先導(dǎo)物，其材質(zhì)為Ni、Co、Pt或其合金，其厚度約為I至5nm。具體地，金屬層20可以是厚度小于5nm的Co層、厚度小于等于4nm的Ni層、厚度小于4nm的Ni-Pt合金層(其中Pt含量小于等于8%摩爾含量)、厚度小于等于4nm的Ni-Co合金層(其中Co含量小于等于10%摩爾含量)。如圖6所示，金屬層20覆蓋柵極13、側(cè)墻15、提升源漏19以及STI 11，尤其是覆蓋了側(cè)墻15與提升源漏19相接的區(qū)域，使得稍后形成的金屬硅化物能盡可能近地接觸溝道區(qū)。隨后，參照?qǐng)D7A，形成金屬硅化物的提升源漏。對(duì)整個(gè)結(jié)構(gòu)在500至850°C下進(jìn)行退火并剝除未反應(yīng)的金屬層20，使得金屬層20中的金屬與提升源漏19的中所有硅完全發(fā)生反應(yīng)，也即完全消耗提升源漏19，原位外延生長(zhǎng)形成金屬硅化物的提升源漏21。金屬硅化物的提升源漏21位于超薄金屬硅化物18的表面，以一定距離遠(yuǎn)離側(cè)墻15或與側(cè)墻15之間具有一定間隙，優(yōu)選地金屬硅化物的提升源漏21的下部接觸側(cè)墻15而其上部遠(yuǎn)離·側(cè)墻15，也即剖面為梯形或者具有斜邊。根據(jù)金屬層20以及提升源漏19的材料不同，所形成的金屬硅化物的提升源漏21材質(zhì)不同。具體地，對(duì)于硅材質(zhì)的提升源漏19，所形成的金屬硅化物的提升源漏 21 包括 NiSi2_y(0 ^ y < IhNihPtySUO < x < 1,0 ^ y < I),CoSi2_y(0 ^ y < I)或 NihCoySi2I(O < x < 1,0 ^ y < I);對(duì)于 SihGex 材質(zhì)的提升源漏19，所形成的金屬硅化物的提升源漏21包括Ni (SihGez) 2_y (O < z < 1，0彡y < I)、N“_xPty (SihGez)2_y(O < z < I,O < x < I,O ^ y < I), Co(Si1^zGez)2_y(0 < z < 1,0 ^ y
<D 或 NihCoy(SihGez)2_y(0 < z < 1,0 < x < 1,0 ^ y < I);對(duì)于 Si1Jx 材質(zhì)的提升源漏19，所形成的金屬硅化物的提升源漏21包括NUSihCj^O) < z < 1，0彡y < I)、N“_xPty (SihCz)2_y(O < z < 1,0 < X < 1,0 ^ y < I)、Co (S“_ZCZ)2_y(O < z < 1,0 ^ y < I)或NipxCoy (SihCz)2JO <ζ<1，0<χ<1，0彡y<l)。值得注意的是，金屬硅化物的提升源漏21形成方式以及厚度可與其下方的外延超薄金屬硅化物18相同或不同，提升源漏21的電阻由于其材料為金屬硅化物構(gòu)成，因此相對(duì)于硅材料的提升源漏19而言大幅度降低了電阻。金屬硅化物的提升源漏21與側(cè)墻15之間雖然存在間隙，但是其下方的外延超薄金屬硅化物18仍能提供良好的源漏導(dǎo)電通路，降低了寄生電阻。以上的圖5至圖7A描述了金屬硅化物材質(zhì)的提升源漏21的形成過(guò)程。雖然僅示出了單層金屬硅化物提升源漏21，但是依照源漏電阻降低的需要以及器件高度控制，可以重復(fù)或循環(huán)采用與圖5至圖7A相同或類似的工序，也即在底層的金屬硅化物提升源漏21A上依次外延生長(zhǎng)提升源漏-沉積金屬薄層-退火并剝除未反應(yīng)金屬薄層以形成金屬硅化物的提升源漏，從而制造多層的金屬硅化物提升源漏21B、21C等等。例如，如圖7B所示為兩層結(jié)構(gòu)，如圖7C所示為三層結(jié)構(gòu)。其中底層金屬硅化物提升源漏21A直接與外延超薄金屬硅化物18接觸，其下部可以接觸側(cè)墻15而上部遠(yuǎn)離側(cè)墻15，也即剖面為梯形或者具有斜邊；金屬硅化物提升源漏21B位于金屬硅化物提升源漏21A上，其下部與側(cè)墻15之間的距離大于等于金屬硅化物提升源漏21A上部與側(cè)墻15間距；金屬硅化物提升源漏21C位于金屬硅化物提升源漏21B上，其下部與側(cè)墻15間距大于等于金屬硅化物提升源漏21B上部與側(cè)墻15間距；依次類推，可以形成更多層疊結(jié)構(gòu)。其中，各層金屬硅化物提升源漏21的材質(zhì)可以完全相同，也可部分相同但是配比不同，例如均為Si的金屬化物但是xyz數(shù)值不同，還可以是Si、SiGe、SiC的不同金屬化物構(gòu)成的層疊以控制器件應(yīng)力，例如下層是Si的金屬化物、上層是SiGe和 /或SiC的金屬化物等等。最后，參照?qǐng)D8，進(jìn)行后續(xù)MOS器件制造。在整個(gè)結(jié)構(gòu)上沉積例如為氧化硅、氮氧化硅(可摻C)、多孔材料、低k材料構(gòu)成的層間介質(zhì)層(ILD) 22。CMP平坦化ILD22直至暴露出柵極13。在ILD22中光刻/干法刻蝕形成源漏接觸孔，然后在源漏接觸孔中填充源漏接觸材料，例如W、Al、Ti、Ta及其氮化物，形成源漏接觸23。由于提升源漏21本身是由電阻率低的金屬硅化物制成，因此形成源漏接觸23時(shí)無(wú)需額外在提升源漏21上再形成金屬硅化物接觸層。最后形成的MOSFET器件結(jié)構(gòu)包括襯底10，襯底10中的STI 11包圍限定出有源區(qū)，有源區(qū)上形成有由柵極介質(zhì)12和柵極13構(gòu)成的柵極堆疊，柵極堆疊兩側(cè)的襯底10中具有源漏延伸區(qū)14，柵極堆疊結(jié)構(gòu)兩側(cè)的襯底10上具有側(cè)墻15，側(cè)墻15兩側(cè)的襯底10中具有重?fù)诫s源漏區(qū)16，重?fù)诫s源漏區(qū)16表面具有外延生長(zhǎng)的超薄金屬硅化物18，側(cè)墻15兩側(cè)的外延生長(zhǎng)的超薄金屬硅化物18上方具有SEG生長(zhǎng)的單層或多層提升源漏21，其中提升源漏21由金屬硅化物構(gòu)成，ILD層22覆蓋STI11、提升源漏21、側(cè)墻15，源漏接觸23穿過(guò)ILD層22與金屬硅化物的提升源漏21電接觸。其中，外延生長(zhǎng)的超薄金屬硅化物18與源漏延伸區(qū)14(或溝道區(qū))的沿溝道方向的界面平行于側(cè)墻15的側(cè)面并優(yōu)選共面，消除了金屬硅化物的盲區(qū)，從而使得源漏寄生電阻進(jìn)一步降低。此外，單層或多層的金屬硅化物材質(zhì)的提升源漏21進(jìn)一步降低了源漏電阻。依照本發(fā)明的新型MOSFET器件及其制造方法，由于在提升源漏下方增添了外延生長(zhǎng)的超薄金屬硅化物，使其直接與溝道區(qū)接觸，避免出現(xiàn)側(cè)墻與源漏之間的高阻區(qū)，且與單層或多層的金屬硅化物材質(zhì)的提升源漏共同進(jìn)一步降低了源漏寄生電阻和接觸電阻，大幅提聞了器件性能。盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開(kāi)的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開(kāi)的特定實(shí)施例，而所公開(kāi)的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體器件，包括襯底、位于襯底中的溝道區(qū)、位于襯底中的源漏區(qū)、位于溝道區(qū)上的柵極堆疊結(jié)構(gòu)、位于柵極堆疊結(jié)構(gòu)兩側(cè)的側(cè)墻、位于側(cè)墻兩側(cè)的源漏區(qū)上的提升源漏，其特征在于提升源漏由金屬硅化物構(gòu)成，源漏區(qū)與提升源漏之間具有外延生長(zhǎng)的超薄金屬娃化物。
2.如權(quán)利要求I所述的半導(dǎo)體器件，其中，源漏區(qū)包括源漏延伸區(qū)和重?fù)诫s源漏區(qū)。
3.如權(quán)利要求I所述的半導(dǎo)體器件，其中，外延生長(zhǎng)的超薄金屬硅化物與側(cè)墻下方的溝道區(qū)接觸。
4.如權(quán)利要求I所述的半導(dǎo)體器件，其中，外延生長(zhǎng)的超薄金屬硅化物包括NiSi2_y (O^y < I)、N“_xPtySi2_y (O < x < I, O ^ y < I)、CoSi2_y (0^y< I)或 NihCoySi2_y (0<X < 1,0 ^ y < I)。
5.如權(quán)利要求I所述的半導(dǎo)體器件，其中，襯底為Si、SOI、SiGe或SiC。
6.如權(quán)利要求I所述的半導(dǎo)體器件，其中，構(gòu)成提升源漏的金屬硅化物包括NiSi2^y(O ^ y < I)< x < 1,0 ^ y < I) ,CoSi2_y(0 ^ y < I) ,Ni^Co^i^^O<x<l，0Sy<l)、Ni (S“_zGez) 2_y (O < z < I，O 彡 y < I) ,Ni1^xPty (Si1^zGez) 2_y (0 < z < I，0 < X < 1,0 ^ y < I)、Co (SihGez) 2_y(0 < z < 1,0 ^ y < I) ,Ni1^xCoy (Si1^zGez) 2_y (0 < z<l，0<x< 1，0彡y < l)、Ni (S“_ZCZ) 2_y (0 < z < 1,0 ^ y < I)(Si1^zCz) 2_y (0 < z<1,0 < X < 1,0 ^ y < l)、Co(SihCz)2_y(0 < z < 1,0 ^ y < I)或 NihCoy(Si^Cz)2_y(0<z < 1,0 < X < 1,0 ^ y < I)。
7.如權(quán)利要求I所述的半導(dǎo)體器件，其中，柵極堆疊結(jié)構(gòu)包括柵極介質(zhì)和柵極，柵極介質(zhì)包括氧化硅、氮氧化硅或高k材料，柵極包括摻雜多晶硅、金屬、金屬合金或金屬氮化物，提升源漏時(shí)對(duì)其進(jìn)行原位η型或P型摻雜。
8.如權(quán)利要求I所述的半導(dǎo)體器件，其中，提升源漏為單層或者多層。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中分別構(gòu)成多層的提升源漏的金屬硅化物材質(zhì)相同或不同。
10.一種半導(dǎo)體器件制造方法，包括 步驟Α、在襯底上形成柵極堆疊結(jié)構(gòu)以及側(cè)墻； 步驟B、在襯底中形成源漏區(qū)，源漏區(qū)之間構(gòu)成溝道區(qū)； 步驟C、在源漏區(qū)中形成外延生長(zhǎng)的超薄金屬硅化物； 步驟D、在側(cè)墻兩側(cè)提升源漏； 步驟Ε、在提升的源漏上淀積金屬薄層； 步驟F、退火并剝除未反應(yīng)金屬薄層，形成金屬硅化物的提升源漏。
11.如權(quán)利要求10的半導(dǎo)體器件制造方法，其中，依次以柵極堆疊結(jié)構(gòu)和側(cè)墻為掩模，兩次注入形成源漏延伸區(qū)和重?fù)诫s源漏區(qū)構(gòu)成的源漏區(qū)。
12.如權(quán)利要求10的半導(dǎo)體器件制造方法，其中，在源漏區(qū)上淀積第一金屬層，退火使得第一金屬層與源漏區(qū)中的硅反應(yīng)并剝除未反應(yīng)的第一金屬層，形成外延生長(zhǎng)的超薄金屬硅化物并與側(cè)墻下方的溝道區(qū)接觸。
13.如權(quán)利要求12的半導(dǎo)體器件制造方法，其中，第一金屬層包括Ni、Co、Pt及其合金，厚度為I至5nm,所形成的外延生長(zhǎng)的超薄金屬娃化物包括NiSi2_y(0彡y < I)、NihPtySi2_y(0 < X < 1,0 ^ y < l)、CoSi2_y(0 ^ y < I)或 NihCoySi2_y(O < x < 1,0 ^ y<I)。
14.如權(quán)利要求10的半導(dǎo)體器件制造方法，其中，步驟D中采用MBE、CVD或ALD形成提升源漏，并對(duì)其進(jìn)行η型或P型原位摻雜。
15.如權(quán)利要求10的半導(dǎo)體器件制造方法，其中，步驟D中的提升源漏包括SlSihGex或SihCx (O < X < I),厚度小于等于IOnm0
16.如權(quán)利要求15的半導(dǎo)體器件制造方法，其中，步驟E中淀積的金屬層包括Ni、Co、Pt及其合金，厚度為I至30nm。
17.如權(quán)利要求16的半導(dǎo)體器件制造方法，其中，步驟F中形成的金屬硅化物對(duì)于Si的提升源漏包括 NiSi2_y(0 (j < I)、NihPtySih (O < X < 1,0 ^ y < I)、CoSi2_y(0 ( y<I) 'NihCOySih (0<x< l,0^y< I),對(duì)于 SiGe 的提升源漏包括 Ni (Si1^zGez) 2_y (O < z<1,0 ^ y < I)、N“_xPty (SihGez)2_y (O < z < 1,0 < x < 1,0 ^ y < I)、Co (S“_zGez)2_y(0<z < 1,0 ^ y < I)'NihCoy(SDez)2_y(0 < z < 1,0 < x < 1,0 ^ y < 1)，對(duì)于 SiC 的提升源漏包括 Ni (SVzCz) 2_y(0 < z < 1,0 ^ y < I)、Ni1Jty (SihCz) 2_y (O < z < 1,0 < x<I，0 彡 y < I)、Co (S“_ZCZ) 2_y (0 < z < I，0 彡 y < I)或 N“_xCoy (Si1^zCz) 2_y (0 < z < I，0 < X < 1,0 ^ y < I)
18.如權(quán)利要求10的半導(dǎo)體器件制造方法，其中，重復(fù)步驟D至步驟F，形成多層金屬硅化物的提升源漏。
19.如權(quán)利要求18的半導(dǎo)體器件制造方法，其中，分別構(gòu)成多層的提升源漏的金屬硅化物材質(zhì)相同或不同。
20.如權(quán)利要求I的半導(dǎo)體器件制造方法，其中，步驟F中在500至850°C下退火。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件，包括襯底、位于襯底中的溝道區(qū)、位于襯底中的源漏區(qū)、位于溝道區(qū)上的柵極堆疊結(jié)構(gòu)、位于柵極堆疊結(jié)構(gòu)兩側(cè)的側(cè)墻、位于側(cè)墻兩側(cè)的源漏區(qū)上的提升源漏，其特征在于提升源漏由金屬硅化物構(gòu)成，源漏區(qū)與提升源漏之間具有外延生長(zhǎng)的超薄金屬硅化物。依照本發(fā)明的新型MOSFET器件及其制造方法，由于在提升源漏下方具有外延生長(zhǎng)的超薄金屬硅化物，使其直接與溝道區(qū)接觸，避免出現(xiàn)側(cè)墻與源漏之間的高阻區(qū)，且與單層或多層的金屬硅化物材質(zhì)的提升源漏共同進(jìn)一步降低了源漏寄生電阻和接觸電阻，大幅提高了器件性能。
文檔編號(hào)H01L21/336GK102938415SQ20111023450
公開(kāi)日2013年2月20日 申請(qǐng)日期2011年8月16日 優(yōu)先權(quán)日2011年8月16日
發(fā)明者羅軍, 趙超 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所