專利名稱：一種用于soi高壓集成電路的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于功率半導(dǎo)體器件技術(shù)領(lǐng)域，更具體的，涉及一種用于SOI (Silicon OnInsulator)高壓集成電路的半導(dǎo)體器件。
背景技術(shù)：
SOI 高壓集成電路(High Voltage Integrated Circuit,HVIC)因其具有高速、低功耗、抗輻照以及易于隔離等優(yōu)點(diǎn)被廣泛應(yīng)用于汽車電子、消費(fèi)電子、綠色照明、工業(yè)控制、 電源管理、顯示驅(qū)動(dòng)等領(lǐng)域，但由于SOI高壓器件的縱向耐壓受到介質(zhì)層厚度的限制，使得迄今商用SOI高壓集成電路的應(yīng)用范圍僅達(dá)到600V的高壓領(lǐng)域。對(duì)于600V以上級(jí)，如 1000VU200V的高壓領(lǐng)域，尚未有商用SOI高壓集成電路產(chǎn)品。文獻(xiàn) 1 N. Yasuhara, A. Nakagawa and K. Furukawa, SOI Device Structures Implementing 650V High Voltage Output Devices on VLSIs，1991，191—192，IEEE IEDM. 利用SDB(SiliCOn waferDirect Bonding)的厚膜SOI材料，開發(fā)了具有n+側(cè)墻擴(kuò)散的深槽隔離厚膜SOI B⑶工藝，工藝中集成了低壓NPN，低壓CMOS和高壓LIGBT。在3 μ m埋氧層、14 μ m頂層硅的SDB材料上，利用氧化層界面上的η+重?fù)诫s層提高埋氧層電場，實(shí)現(xiàn)了 650V的SOI高壓器件，如圖1所示。圖1具有η+側(cè)墻擴(kuò)散的槽隔離厚膜SOI B⑶工藝剖面結(jié)構(gòu)圖，包括有 NPN-Transistor, CMOS,High voltage Lateral IGBT0 其中，1 是半導(dǎo)體襯底層、2 是介質(zhì)埋層、3是頂層硅、4是η+側(cè)墻擴(kuò)散、5是η型埋層、6是介質(zhì)隔離區(qū)由氧化物7和填充物8組成。所述NPN-Transistor由η型發(fā)射區(qū)100、ρ型基區(qū)101、η—型集電區(qū)102、η+側(cè)墻擴(kuò)散集電區(qū)4構(gòu)成，103是發(fā)射極金屬電極、104是基極金屬電極、105是集電極金屬電極。所述 CMOS包括PM0S、NM0S，其中PMOS由p+源區(qū)208、p+漏區(qū)209構(gòu)成，210是柵氧化層、211是多晶硅柵電極、212是ρ+源區(qū)金屬電極、213是ρ+漏區(qū)金屬電極、214是n_型外延層；其中 NMOS由ρ阱200、n+源區(qū)201、n+漏區(qū)204構(gòu)成，202是柵氧化層、203是多晶硅柵電極、205 是n+源區(qū)金屬電極、206是n+漏區(qū)金屬電極。所述High voltage Lateral IGBT由p+源區(qū)阱接觸300、η.源區(qū)301、ρ阱309、ιΓ漂移區(qū)304、η緩沖層305、ρ漏區(qū)306構(gòu)成，302是柵氧化層、303是多晶硅柵電極、307是源區(qū)金屬電極、308是漏區(qū)金屬電極。文獻(xiàn) 2 S. Pawel, M. Ro β berg, R. Herzer, 600V SOI Gate Drive HVIC for Medium PowerApplications Operating up to 200 °C, Proceedings of 2005 International Symposium on PowerSemiconductor Devices and ICs, Santa Barbara, CA. ^JfMT一禾中用薄膜SOI和LOCOS隔離技術(shù)的600V SOI高壓集成電路，工藝中集成了高、低端NMOS和電平位移用NMOS，如圖2所示。圖2L0C0S隔離薄膜SOI CMOS工藝剖面結(jié)構(gòu)圖，包括低壓端NM0S、高壓端NM0S、電平位移用NM0S。其中，1是半導(dǎo)體襯底層、2是介質(zhì)埋層、3是頂層硅、4是L0C0S隔離區(qū)。所述低壓端NMOS中100是η+源區(qū)、101是η+漏區(qū)、102是多晶硅柵電極、103是柵氧化層、104 是ρ型阱、105是η型漂移區(qū)；所述電平位移NMOS中200是ρ+阱接觸、201是η+源區(qū)、202是多晶硅柵電極、203是柵氧化層、204是ρ型阱、205是ιΓ型漂移區(qū)、206是RESURF oxide、 207是η型阱、208是η+漏區(qū)。所述高端NMOS中300是η+源區(qū)、302是多晶硅柵電極、303 是柵氧化層、304是ρ型阱、305是η—型漂移區(qū)、301是η.漏區(qū)。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有SOI高壓集成電路用半導(dǎo)體器件的頂層硅和介質(zhì)埋層都比較厚，有自熱效應(yīng)嚴(yán)重、寄生效應(yīng)大、深槽刻蝕、填充復(fù)雜且耐壓很難超過600V等問題，提供一組頂層硅和介質(zhì)埋層都比較薄的SOI高壓集成電路用半導(dǎo)體器件 (包括高壓NMOS、高壓PMOS、高壓LIGBT、低壓NMOS、低壓PM0S)，具有低漏電、占用芯片面積小、高速、高集成度、低功耗、工藝簡單的特點(diǎn)，能夠滿足1200V SOI高壓集成電路的需求。本發(fā)明技術(shù)方案如下一種用于SOI高壓集成電路的半導(dǎo)體器件，如圖3所示，包括半導(dǎo)體襯底層1、介質(zhì)埋層2、頂層硅3，其特征在于所述頂層硅3中至少集成了高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件；所述介質(zhì)埋層2的厚度不超過5微米，所述頂層硅3的厚度不超過 20微米；所述高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件底部、介質(zhì)埋層2表面上方的頂層硅3中具有多個(gè)不連續(xù)的高濃度N+區(qū)5，所述高濃度N+區(qū)5的摻雜濃度不低于 lel6em"3 ；高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件彼此之間采用介質(zhì)隔離區(qū) 4實(shí)現(xiàn)隔離。對(duì)本發(fā)明技術(shù)方案的進(jìn)一步說明如下1、所述半導(dǎo)體襯底層1可以為N型半導(dǎo)體襯底或P型半導(dǎo)體襯底。2、所述頂層硅3中還可以集成低壓CMOS器件56 ；所述低壓CMOS器件56與相鄰的高壓LIGBT器件、高壓NLDMOS器件或高壓PLDMOS器件之間采用介質(zhì)隔離區(qū)4實(shí)現(xiàn)隔離； 所述低壓CMOS器件56包括低壓NMOS器件和低壓PMOS器件，不同的低壓CMOS器件之間采用場氧化層實(shí)現(xiàn)隔離。所述低壓CMOS器件底部、介質(zhì)埋層2表面上方的頂層硅3中可以具有、也可以沒有多個(gè)不連續(xù)的高濃度N+區(qū)5(摻雜濃度不低于IeieenT3)。3、所述高壓LIGBT器件包括薄柵氧高壓LIGBT器件和厚柵氧高壓LIGBT器件； 所述高壓NLDMOS器件包括薄柵氧高壓NLDMOS器件和厚柵氧高壓NLDMOS器件；所述高壓PLDMOS器件包括薄柵氧高壓PLDMOS器件和厚柵氧高壓PLDMOS器件。其中厚柵氧高壓LIGBT器件、厚柵氧高壓NLDMOS器件和厚柵氧高壓PLDMOS器件的柵氧化層采用厚度為 200 1000納米的場氧化層實(shí)現(xiàn)。4、所述高濃度N+區(qū)5的摻雜元素可以是磷、砷、銻或鉍，但一般選用原子量較大的砷、銻以減小N+區(qū)的上擴(kuò)和橫擴(kuò)。高濃度N+區(qū)5的截面形狀可以但不限于矩形或橢圓形。5、所述介質(zhì)隔離區(qū)4可以是單槽、雙槽或多槽介質(zhì)隔離區(qū)。6、所述介質(zhì)埋層2材料可以是Si02、SiOFdS K介質(zhì)等絕緣材料，也可以是二氧化硅或多晶硅的復(fù)合材料，或者是其他絕緣材料；所述頂層硅3材料可以是Si、GaAs, GaN, SiC，或者是其它半導(dǎo)體材料。本發(fā)明的優(yōu)點(diǎn)表現(xiàn)在如下1、本發(fā)明在頂層硅和介質(zhì)埋層界面引入多個(gè)不連續(xù)高濃度的N+區(qū)，削弱了頂層硅電場同時(shí)增強(qiáng)了介質(zhì)埋層電場，使介質(zhì)埋層電場從常規(guī)SOI器件的75 90V/ym提高到500 600V/μ m，器件擊穿電壓大幅提高，在薄層SOI上實(shí)現(xiàn)了 1200V耐壓。多個(gè)不連續(xù)高濃度的N+區(qū)可以通過離子注入來實(shí)現(xiàn)，N+區(qū)的濃度、寬度、高度都可以得到很好的控制，工藝實(shí)現(xiàn)簡單，可以與傳統(tǒng)CM0S/S0I工藝兼容。2、本發(fā)明在2μπι介質(zhì)埋層、3μπι頂層硅上設(shè)計(jì)出耐壓高達(dá)1200V的半導(dǎo)體器件， 與傳統(tǒng)SOI高壓器件相比，大大減小了介質(zhì)埋層2和頂層硅3的厚度，使得SOI高壓器件固有的自熱效應(yīng)得以緩解并降低成本，同時(shí)器件之間的隔離可以采用常規(guī)的局部選擇性氧化 LOCOS (LOCal Oxidation of Silicon)工藝實(shí)現(xiàn)，也可以采用淺槽隔離來實(shí)現(xiàn)，使工藝靈活
性更大。3、本發(fā)明的半導(dǎo)體器件具有通用性和全面性，不僅包括了所有可集成的高壓器件 (HV-LIGBT、HV-NLDMOS、HV-PLDMOS)，而且每種高壓器件都有薄柵氧、厚柵氧(場氧)兩種結(jié)構(gòu)，以適應(yīng)不同的需求。4、本發(fā)明的半導(dǎo)體器件-PLDMOS 54、Field-PLDMOS 55，可以克服或是減弱傳統(tǒng) S0IPLDM0S所固有的背柵效應(yīng)，從而提高擊穿電壓。
圖1具有η+側(cè)墻擴(kuò)散的槽隔離厚膜SOI B⑶工藝剖面結(jié)構(gòu)圖。圖2L0C0S隔離薄膜SOI CMOS工藝剖面結(jié)構(gòu)圖。圖3是本發(fā)明的SOI高壓集成電路用半導(dǎo)體器件結(jié)構(gòu)示意圖。圖4是本發(fā)明實(shí)施例的半導(dǎo)體器件結(jié)構(gòu)示意圖。圖5是本發(fā)明中高壓NLDMOS的等勢線分布圖。圖6是本發(fā)明中高壓NLDMOS的表面電場分布圖。圖7是本發(fā)明中高壓NLDMOS的電荷槽內(nèi)反型層空穴濃度分布圖。圖8是本發(fā)明中高壓NLDMOS與傳統(tǒng)NLDMOS漏端縱向電場分布對(duì)比圖。圖9是本發(fā)明中高壓LIGBT的等勢線分布圖。圖10是本發(fā)明中高壓LIGBT的表面電場分布圖。圖11是本發(fā)明中高壓LIGBT的電荷槽內(nèi)反型層空穴濃度分布圖。圖12是本發(fā)明中高壓LIGBT與傳統(tǒng)LIGBT漏端縱向電場分布對(duì)比圖。圖13是本發(fā)明中高壓PLDMOS的等勢線分布圖。圖14是本發(fā)明中高壓PLDMOS的表面電場分布圖。圖15是本發(fā)明中高壓PLDMOS的電荷槽內(nèi)反型層空穴濃度分布圖。圖16是本發(fā)明中高壓PLDMOS與傳統(tǒng)PLDMOS漏端縱向電場分布對(duì)比圖。
具體實(shí)施例方式為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所給出的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明用于SOI高壓集成電路的半導(dǎo)體器件結(jié)構(gòu)圖實(shí)施例如圖4所示，其中高壓NLDMOS器件的結(jié)果如圖5 8，高壓PLDMOS器件結(jié)果如圖 9 12，高壓NLIGBT器件結(jié)果如圖13 16。圖3是本發(fā)明的SOI高壓集成電路用半導(dǎo)體器件結(jié)構(gòu)示意圖。包括半導(dǎo)體襯底層1、介質(zhì)埋層2、頂層硅3，其特征在于所述頂層硅3中至少集成了高壓LIGBT器件、高壓 NLDMOS器件和高壓PLDMOS器件；所述介質(zhì)埋層2的厚度不超過5微米，所述頂層硅3的厚度不超過20微米；所述高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件底部、介質(zhì)埋層2表面上方的頂層硅3中具有多個(gè)不連續(xù)的高濃度N+區(qū)5，所述高濃度N+區(qū)5的摻雜濃度不低于lel6CnT3 ；高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件彼此之間采用介質(zhì)隔離區(qū)4實(shí)現(xiàn)隔離。所述高壓LIGBT器件10的頂層硅3包括ρ型源區(qū)阱14、η型漂移區(qū)15、η+源區(qū) IUp+阱接觸區(qū)10、η型緩沖層16、ρ漏區(qū)12。η型漂移區(qū)15上具有場氧化層104，LIGBT柵氧化層108處于多晶硅柵極107和ρ型源區(qū)阱14之間。所述ρ漏區(qū)12處于漏極金屬106 下、被η型緩沖層16所包圍，所述η+源區(qū)11和ρ+阱接觸區(qū)10并排處于源極金屬下、被ρ 型源區(qū)阱14包圍，所述多晶硅柵極107、源極金屬105和漏極金屬106通過層間介質(zhì)109相互隔離，源極金屬105和漏極金屬106同時(shí)構(gòu)成金屬場板以優(yōu)化表面場分布。所述高壓NLDMOS器件20的頂層硅3包括ρ型源區(qū)阱21、η型漂移區(qū)22、ρ+阱接觸區(qū)17、η+源區(qū)18、η型漏區(qū)阱40和η+漏區(qū)19。η型漂移區(qū)22上具有場氧化層204 ；NLDMOS 柵氧化層208處于多晶硅柵極207和ρ型源區(qū)阱21之間。所述η.漏區(qū)19處于漏極金屬 206下，被η型漏區(qū)阱40所包圍，所述η+源區(qū)17和ρ+阱接觸區(qū)18并排處于源極金屬205 下、被P型源區(qū)阱21包圍，所述多晶硅柵極207、源極金屬205和漏極金屬206通過層間介質(zhì)209相互隔離，源極金屬205和漏極金屬206同時(shí)構(gòu)成金屬場板以優(yōu)化表面電場分布。所述高壓PLDMOS器件30的頂層硅3包括η型源區(qū)阱303、η型漂移區(qū)310、ρ型 top層311、p+源區(qū)301、n+阱接觸區(qū)300和p+漏區(qū)302。η型漂移區(qū)310和ρ型top層311 上具有場氧化層304。所述ρ+漏區(qū)302處于漏極金屬306下，所述p+源區(qū)301和η.阱接觸區(qū)300并排處于源極金屬305下、被η型源區(qū)阱303包圍，所述多晶硅柵極307、源極金屬 305和漏極金屬306通過層間介質(zhì)309相互隔離，所述源極金屬305跨過多晶硅柵極307的上方并延伸至P型top層311的上方，成為源極場板。源極金屬305和漏極金屬306同時(shí)構(gòu)成金屬場板以優(yōu)化表面場分布。圖5 8為本發(fā)明中高壓NLDMOS的等勢線、表面電場、界面空穴濃度、漏端縱向電場分布圖。圖5中等勢線均勻分布因此有圖6所示平坦的表面電場分布，圖7中界面空穴濃度最高達(dá)2. klScnr3增強(qiáng)了介質(zhì)埋層電場的同時(shí)削弱了頂層硅電場，因此有圖8所示的電場分布對(duì)比圖，本發(fā)明實(shí)施例中NLDMOS介質(zhì)埋層電場由傳統(tǒng)的50V/ μ m增強(qiáng)到630V/ μ m。圖9 12為本發(fā)明實(shí)施例中高壓LIGBT的等勢線、表面電場、界面空穴濃度、漏端縱向電場分布圖。圖9中等勢線均勻分布因此有圖10所示平坦的表面電場分布，圖11中界面空穴濃度最高達(dá)&18cm_3因此有圖12所示的電場分布對(duì)比圖，本發(fā)明實(shí)施例中LIGBT 介質(zhì)埋層電場達(dá)到570V/ μ m。圖13 16為本發(fā)明實(shí)施例中高壓PLDMOS的等勢線、表面電場、界面空穴濃度、 漏端縱向電場分布圖。圖13中等勢線均勻分布因此有圖14所示平坦的表面電場分布，圖 15中界面空穴濃度最高達(dá)加18側(cè)_3，因此有圖16所示的電場分布對(duì)比圖，本發(fā)明實(shí)施例中 PLDMOS介質(zhì)埋層電場達(dá)到520V/ μ m。本發(fā)明提供的用于SOI高壓集成電路的半導(dǎo)體器件，還可集成低壓CMOS器件 56(如圖4所示)。
所述低壓CMOS器件56的頂層硅3包括η型阱區(qū)34、ρ+源區(qū)30、ρ+漏區(qū)31、ρ型阱區(qū)39、η+源區(qū)32和η+漏區(qū)33。568為柵氧化層，567為多晶硅柵極，低壓器件通過場氧化層561隔離，多晶硅柵極567、源極金屬565和漏極金屬566通過層間介質(zhì)562相互隔離。低壓CMOS器件包括低壓NMOS器件和低壓PMOS器件。所述低壓CMOS器件與相鄰的高壓LIGBT器件、高壓NLDMOS器件或高壓PLDMOS器件之間采用介質(zhì)隔離區(qū)4實(shí)現(xiàn)隔離； 不同的低壓CMOS器件之間采用場氧化層實(shí)現(xiàn)隔離。低壓CMOS器件底部、介質(zhì)埋層2表面上方的頂層硅3中具有多個(gè)不連續(xù)的高濃度N+區(qū)5 (如圖4-a所示)，也可以沒有高濃度N+ 區(qū)5(如圖4-b所示)本發(fā)明提供的用于SOI高壓集成電路的半導(dǎo)體器件，所述高壓LIGBT器件包括薄柵氧高壓LIGBT器件和厚柵氧高壓LIGBT器件(即高壓Field-LIGBT器件，如圖4_b所示)；所述高壓NLDMOS器件包括薄柵氧高壓NLDMOS器件和厚柵氧高壓NLDMOS器件(即高壓Field-NLDMOS器件，如圖4_b所示)；所述高壓PLDMOS器件包括薄柵氧高壓PLDMOS器件和厚柵氧高壓PLDMOS器件(即高壓Field-PLDMOS器件，如圖4_b所示)。所述高壓Field-LIGBT器件51是厚柵氧器件，為了確保溝道的形成，在源區(qū)阱14 旁邊增加了源區(qū)擴(kuò)展區(qū)513。所述高壓Field-NLDMOS器件53是厚柵氧器件，為了確保溝道的形成，在n+源區(qū) 18旁邊增加了源區(qū)擴(kuò)展區(qū)533。所述高壓Field-PLDMOS器件55是厚柵氧器件，為了確保溝道的形成，在P+源區(qū) 24旁邊增加了源區(qū)擴(kuò)展區(qū)553。所述場氧化層511、531和551處于多晶硅柵極和η型源區(qū)阱之間，厚度為200nm IOOOnm0所述介質(zhì)隔離區(qū)4由氧化物41、槽側(cè)壁氧化物42、槽填充物43組成。當(dāng)填充物43 為氧化物時(shí)為L0C0S隔離，當(dāng)填充物43為多晶硅時(shí)為淺槽介質(zhì)隔離。
權(quán)利要求
1.一種用于SOI高壓集成電路的半導(dǎo)體器件，包括半導(dǎo)體襯底層(1)、介質(zhì)埋層O)、頂層硅(3)，其特征在于所述頂層硅(3)中至少集成了高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件；所述介質(zhì)埋層O)的厚度不超過5微米，所述頂層硅(3)的厚度不超過 20微米；所述高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件底部、介質(zhì)埋層⑵表面上方的頂層硅(3)中具有多個(gè)不連續(xù)的高濃度N+區(qū)(5)，所述高濃度N+區(qū)(5)的摻雜濃度不低于le16CnT3 ；高壓LIGBT器件、高壓NLDMOS器件和高壓PLDMOS器件彼此之間采用介質(zhì)隔離區(qū)實(shí)現(xiàn)隔離。
2.根據(jù)權(quán)利要求1所述的用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體襯底層(1)為N型半導(dǎo)體襯底或P型半導(dǎo)體襯底。
3.根據(jù)權(quán)利要求1所述的用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于，所述頂層硅(3)中還集成了低壓CMOS器件(56)；所述低壓CMOS器件與相鄰的高壓LIGBT器件、 高壓NLDMOS器件或高壓PLDMOS器件之間采用介質(zhì)隔離區(qū)(4)實(shí)現(xiàn)隔離；所述低壓CMOS器件(56)包括低壓NMOS器件和低壓PMOS器件，不同的低壓CMOS器件之間采用場氧化層實(shí)現(xiàn)隔離。
4.根據(jù)權(quán)利要求3所述的用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于，所述低壓 CMOS器件底部、介質(zhì)埋層( 表面上方的頂層硅C3)中具有多個(gè)不連續(xù)的高濃度N+區(qū)(5)， 所述高濃度N+區(qū)(5)的摻雜濃度不低于leiecm—3。
5.根據(jù)權(quán)利要求1、2、3或4所述的用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于，所述高壓LIGBT器件包括薄柵氧高壓LIGBT器件和厚柵氧高壓LIGBT器件；所述高壓 NLDMOS器件包括薄柵氧高壓NLDMOS器件和厚柵氧高壓NLDMOS器件；所述高壓PLDMOS器件包括薄柵氧高壓PLDMOS器件和厚柵氧高壓PLDMOS器件。
6.根據(jù)權(quán)利要求1至5中任一所述用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于， 所述高濃度N+區(qū)(5)的摻雜元素為磷、砷、銻或鉍。
7.根據(jù)權(quán)利要求1至5中任一所述用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于， 所述高濃度N+區(qū)(5)的截面形狀為矩形或橢圓形。
8.根據(jù)權(quán)利要求5所述的用于SOI高壓集成電路的半導(dǎo)體器件，其特征在于，所述厚柵氧高壓LIGBT器件、厚柵氧高壓NLDMOS器件和厚柵氧高壓PLDMOS器件的柵氧化層采用厚度為200 1000納米的場氧化層實(shí)現(xiàn)。
全文摘要
一種用于SOI高壓集成電路的半導(dǎo)體器件，屬于功率半導(dǎo)體器件領(lǐng)域。包括半導(dǎo)體襯底層、介質(zhì)埋層、頂層硅；頂層硅中至少集成了高壓LIGBT、NLDMOS和PLDMOS器件；介質(zhì)埋層的厚度不超過5微米，頂層硅的厚度不超過20微米；高壓器件底部、介質(zhì)埋層表面上方的頂層硅中具有多個(gè)不連續(xù)的高濃度N+區(qū)(摻雜濃度不低于1e16cm-3)；高壓器件之間采用介質(zhì)隔離區(qū)隔離。器件還可集成低壓MOS器件，高、低壓器件之間采用介質(zhì)隔離區(qū)隔離，不同的低壓器件之間采用場氧化層隔離。本發(fā)明由于多個(gè)不連續(xù)高濃度N+區(qū)的引入，削弱了頂層硅電場同時(shí)增強(qiáng)了介質(zhì)埋層電場，器件擊穿電壓大幅提高，可用在汽車電子、消費(fèi)電子、綠色照明、工業(yè)控制、電源管理、顯示驅(qū)動(dòng)等眾多領(lǐng)域的高壓集成電路中。
文檔編號(hào)H01L27/12GK102361031SQ201110318010
公開日2012年2月22日 申請(qǐng)日期2011年10月19日 優(yōu)先權(quán)日2011年10月19日
發(fā)明者喬明, 何逸濤, 葉俊, 向凡, 周鋅, 張波, 溫恒娟, 章文通 申請(qǐng)人:電子科技大學(xué)