專利名稱：自行對準(zhǔn)本體完全隔絕器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于形成集成電路的器件及方法，詳而言之，是有關(guān)于形成集成電路的自行對準(zhǔn)本體完全隔絕器件。
背景技術(shù)：
集成電路中可包含各種不同電壓準(zhǔn)位的器件。舉例而言，集成電路中設(shè)置有較低、 中等、較高功率的器件。低功率器件可用于邏輯電路系統(tǒng)所采用的互補金屬氧化物半導(dǎo)體 (CMOS)。模擬電路系統(tǒng)及較高功率的器件可采用中等電壓器件，用于輸出高電壓的接口級 (high voltage interface stage) 0高電壓器件欲具有高切換速度，此類器件的效能取決于該器件的漏極-源極導(dǎo)通電阻(Drain-Source On-state Resistance，Rdson)、漏極-源極崩潰電壓(Drain-Source Breakdown Voltage, BVdss)與門極充放電容的電荷量(Gate charge, Qgg)。舉例而言，低的漏極-源極導(dǎo)通電阻、高漏極-源極崩潰電壓及/或低柵極充放電容的電荷量可達(dá)到較高的效能。欲通過降低漏極-源極導(dǎo)通電阻與門極充放電容的電荷量以及增加漏極-源極崩潰電壓來改善器件的效能及可靠度。

發(fā)明內(nèi)容
本發(fā)明提供一種器件的形成方法。該方法包括設(shè)置定義于器件區(qū)域的襯底。該器件區(qū)域包含具有第一極性類型摻雜物的漂移井。晶體管的柵極是形成在該器件區(qū)域中。該柵極具有第一側(cè)及第二側(cè)。第二極性類型摻雜物是在該柵極的第一側(cè)布植進(jìn)入該襯底，以在該漂移井內(nèi)形成本體。該布植自行對準(zhǔn)該柵極，該本體在該柵極的該第一側(cè)上具有長度L 的下露部份，其中，該長度L很小，以達(dá)到低漏極-源極導(dǎo)通電阻。在該柵極的第一側(cè)及第二側(cè)附近的器件區(qū)域中，第一擴散區(qū)域及第二擴散區(qū)域是形成在該襯底中，其中，該第一擴散區(qū)域位在該本體內(nèi)，且該第二擴散區(qū)域位在該漂移井內(nèi)。在另一實施例中，該器件的形成方法包括在器件區(qū)域中設(shè)置制備有第一隔絕井及第二隔絕井的襯底。該第二隔絕井布設(shè)在該第一隔絕井內(nèi)。漂移井形成在該第二隔絕井內(nèi)。 在該器件區(qū)域中，晶體管的柵極形成在該襯底上。該柵極包含第一側(cè)及第二側(cè)。晶體管的本體是形成在該柵極的第一側(cè)附近的襯底中，其中，形成該本體是自行對準(zhǔn)至該柵極的自行對準(zhǔn)形成工藝。該本體在該柵極下方包含下露部份。該下露部份具有長度L，該長度L由該自行對準(zhǔn)形成工藝所決定。在該柵極的第一側(cè)及第二側(cè)附近形成第一擴散區(qū)域及第二擴散區(qū)域。該第一擴散區(qū)域位在該本體內(nèi)，且該第二擴散區(qū)域位在該漂移井內(nèi)。本發(fā)明在又一實施例中，提供一種器件。該器件包含襯底，該襯底定義有器件區(qū)域。位在該器件區(qū)域中的晶體管，其中，該晶體管包含具有第一側(cè)及第二側(cè)的柵極；位在該柵極的第一側(cè)附近的器件區(qū)域中的第一擴散區(qū)域；以及第二擴散區(qū)域位在該柵極的第二側(cè)附近的器件區(qū)域中。該第一擴散區(qū)域及該第二擴散區(qū)域包括第一極性類型摻雜物。自行對準(zhǔn)本體布設(shè)于該襯底中，鄰近該柵極的第一側(cè)，該本體包括第二極性類型摻雜物，該自行對準(zhǔn)本體包圍該第一擴散區(qū)域，該自行對準(zhǔn)本體在該柵極下方具有下露部份，其中，該下露部份的長度為L。具有第一極性類型摻雜物的漂移井形成在該襯底中。該漂移井包圍至少一部份該本體及該第二擴散區(qū)域。第二隔絕井布設(shè)在該襯底中，且包圍該漂移井。該第二隔絕井具有第二極性類型摻雜物。本體連接器具有第二極性類型摻雜物，且經(jīng)設(shè)置成用以與該本體及該第二隔絕井連通。經(jīng)由本發(fā)明所揭露的優(yōu)點及特征參照以下說明書內(nèi)容及附加圖式，將使得這些及其它目標(biāo)變得更清楚明了。再者，應(yīng)了解到，本發(fā)明所描述的各種特征及實施例并不互相排斥，且可存在各種不同的組合及排列。


于圖式中，類似的參考符號一般而言代表不同圖式中相同的零件。再者，該等圖式不必依比例描繪，反之，通常強調(diào)并描繪本發(fā)明的原理。于說明書中，本發(fā)明的各種不同實施例是參照下列圖式進(jìn)行描述，其中第Ia至Id圖顯示器件的實施例的剖面圖；第加至2j圖顯示形成器件的實施例的工藝的剖面圖；以及第3a至3f圖顯示形成另一器件的實施例的工藝的剖面圖。主要組件符號說明100器件105襯底107襯底接點區(qū)域110器件區(qū)域IlOaUlOb晶體管次區(qū)域112、114隔絕井113深井接點區(qū)域115、115a、115b 晶體管116漂移井116a漂移區(qū)域118本體連接器120柵極122、124柵極介電層130共同源極區(qū)域131、132次源極區(qū)域140漏極區(qū)域150本體170側(cè)壁間隔件175硅化阻擋間隔件176表面間隔件180隔絕區(qū)域180a器件隔絕區(qū)域
180b內(nèi)部器件隔絕區(qū)域180c外部隔絕區(qū)域181a、181b內(nèi)緣182a、182b外緣200、300器件236輕摻雜漏極(LDD)區(qū)域Ds距離L長度Lc長度Lde長度W1寬度W2寬度。
具體實施例方式一般而言，本發(fā)明的實施例是有關(guān)于半導(dǎo)體器件。一些實施例有關(guān)于器件，如低功率損失降壓及升壓調(diào)整器、功率放大器及功率管理電路。此類器件，例如，可并入單獨器件或集成電路(如微控制器或芯片上系統(tǒng)(SoCs))中。該器件或該集成電路可并入電子產(chǎn)品或使用于電子產(chǎn)品，例如喇叭、計算機、行動電話以及個人數(shù)字助理(PDA)。第Ia圖顯示器件100的實施例的剖面圖。如圖所示，該器件形成在定義在襯底 105上的器件區(qū)域110中。例如，該襯底為半導(dǎo)體襯底(如硅襯底)。在一實施例中，該襯底包括P型摻雜襯底，該P型摻雜襯底可為輕摻雜P型襯底，亦可使用其它類型的半導(dǎo)體襯底(包含未經(jīng)摻雜的或經(jīng)摻雜有相同或其它類型摻雜物者)。舉例而言，該襯底可為位在重?fù)诫sρ型(P+)塊體上的輕摻雜P型(P—)或未經(jīng)摻雜的硅層，或者位在絕緣體上的未經(jīng)摻雜或P—型硅，該襯底亦可為其它類型的襯底。隔絕區(qū)域180可設(shè)置在隔絕或分離該襯底的不同區(qū)域。在一實施例中，該器件區(qū)域通過器件隔絕區(qū)域180a而與其它區(qū)域隔絕。舉例而言，該器件隔絕區(qū)域圍繞該器件區(qū)域。如圖所示，一部份該器件隔絕區(qū)域為寬的部份，同時另一部份為窄的部份，亦可設(shè)置具有其它組構(gòu)的器件隔絕區(qū)域。舉例而言，該隔絕區(qū)域的所有部份皆可為窄的部份。可設(shè)置內(nèi)部器件隔絕區(qū)域180b以將該器件區(qū)域分隔成為多個次區(qū)域。如圖所示，該襯底包含外部隔絕區(qū)域(external isolation region) 180c。舉例而言，該隔絕區(qū)域為淺溝槽隔絕(STI)區(qū)域，亦可采用其它類型的隔絕區(qū)域。舉例而言，該隔絕區(qū)域可為深溝槽隔絕(DTI)區(qū)域。例如，該淺溝槽隔絕(STI)區(qū)域延伸至大約2000至4000埃(A)的深度。在深溝槽隔絕(DTI) 區(qū)域的情況下，該深度可為大約1至30微米(μ m)，亦可設(shè)置延伸至其它深度的淺溝槽隔絕 (STI)區(qū)域。晶體管次區(qū)域IlOa設(shè)置在該器件區(qū)域中。該晶體管次區(qū)域由該器件隔絕區(qū)域以及內(nèi)部器件隔絕區(qū)域(internal device isolation region)所定義。舉例而言，該晶體管次區(qū)域由該器件隔絕區(qū)域的內(nèi)緣(inner edge) 181a以及該內(nèi)部器件隔離區(qū)域的第一邊緣 181b所定義。晶體管115設(shè)置在該晶體管次區(qū)域中，該晶體管包含柵極120，源極區(qū)域130 及漏極區(qū)域140布設(shè)在該柵極附近的晶體管次區(qū)域中的襯底中。舉例而言，該源極區(qū)域布
6設(shè)在該柵極及該器件隔絕區(qū)域附近的晶體管次區(qū)域中，同時，該漏極區(qū)域鄰近該柵極及內(nèi)部器件隔絕區(qū)域。例如，該柵極在柵極介電層122上方包含柵極電極124。該柵極介電層可包括氧化硅。又或者，該柵極介電層可包括硅氧氮化物(silicon oxy-nitride)，亦可使用其它類型的柵極介電材料，如高k介電材料，或者具有各種介電材料組合(如氧化硅、氮化硅、其它類型介電材料)的復(fù)合式柵極介電層或者上述材料的組合。在一實施例中，該柵極介電層包括高電壓柵極介電層。該高電壓柵極介電層的厚度可為大約20至1000埃。對于較低操作電壓，該柵極介電層可具有較薄的厚度范圍，同時，對于較高操作電壓(例如大約40至 60伏特)，該柵極介電層可具有較厚的厚度范圍，亦可使用其它厚度或其它類型的柵極介電層。如同對于該柵極電極而言，其可包括多晶硅，亦可使用其它類型的柵極電極材料(如不同類型的金屬化材料)。該柵極自側(cè)壁至側(cè)壁具有寬度Wp舉例而言，該寬度W1沿著該溝道長度“L?！钡姆较驕y量得到。W1W尺寸可為大約0.2微米至數(shù)十微米，亦可設(shè)置具有其它寬度的柵極。舉例而言，該寬度W1可取決于該漏極的操作電壓及該漂移區(qū)域的長度Ldk。該漂移區(qū)域如該漏極及該溝道之間的區(qū)域(例如自L。右側(cè)邊緣至該漏極區(qū)域140)，具有更大寬度的柵極可用以增加用于更高電壓應(yīng)用的Ldk，同時具有較小寬度的柵極可用于較低電壓的應(yīng)用。在一實施例中，該源極區(qū)域包含第一次源極區(qū)域131及第二次源極區(qū)域132。該第一次源極區(qū)域(鄰近該柵極)及該漏極區(qū)域具有第一極性類型摻雜物，該第一次源極區(qū)域作為該電晶的源極。舉例而言，該第一次源極區(qū)域及該漏極區(qū)域具有用于η型器件的η 型摻雜物。此外，該第一次源極區(qū)域及漏極區(qū)域可具有用于P型器件的P型摻雜物。該第二次源極區(qū)域(鄰近該器件隔絕區(qū)域及該第一次源極區(qū)域)具有第二極性類型摻雜物。例如，該第二極性類型摻雜物為P型，該源極區(qū)域及該漏極區(qū)域為重?fù)诫s區(qū)域。該源極區(qū)域及該漏極區(qū)域的深度可為大約0. 05至0. 5微米。亦可設(shè)置具有其它深度的源極區(qū)域及漏極區(qū)域。此外，該源極區(qū)域及該漏極區(qū)域不必要具有相同的深度。該第一次源極區(qū)域作為該晶體管的源極端；該漏極區(qū)域作為該晶體管的漏極端。該器件可包含具有不同摻雜物濃度的摻雜區(qū)域。舉例而言，該器件可包含重?fù)诫s區(qū)域、中摻雜區(qū)域及輕摻雜區(qū)域。該等摻雜區(qū)域可由χ-、χ、χ+所表示，其中，X代表摻雜的極性，如P型或η型，且其中χ-=輕摻雜；χ=中摻雜；以及x+ =重?fù)诫s。輕摻雜區(qū)域可具有大約1E14-1E16/CC的摻雜物濃度，中摻雜區(qū)域可具有大約 5E15-5E18/CC的摻雜物濃度，而重?fù)诫s區(qū)域可具有大約5E18-2E20/CC的摻雜物濃度。亦可對于不同摻雜區(qū)域設(shè)置其它摻雜物濃度。P型摻雜物可包含硼(B)、鋁(Al)、銦(In)或各者的組合，同時η型摻雜物可包含磷(P)、砷(AQ、銻(Sb)或各者的組合。在一實施例中，介電層側(cè)壁間隔件設(shè)置在該柵極的側(cè)壁上。該介電層側(cè)壁間隔件可如氧化硅或氮化硅，亦可使用其它類型的介電材料。于其它實施例中，該側(cè)壁間隔件可為多個介電層，以形成如復(fù)合間隔件或間隔件堆棧(spacer stack)，亦可使用其它組構(gòu)的間隔件。采用該等側(cè)壁間隔件可定義源極延伸區(qū)域及漏極延伸區(qū)域。此外，該等側(cè)壁間隔件可利用硅化工藝(salicidation process)以形成硅化接點(salicide contact)，防止該源極區(qū)域及該漏極區(qū)域短路至該柵極電極。器件本體150布設(shè)在該器件區(qū)域的第一部份中。該器件本體具有如中等摻雜物濃度的第二極性摻雜物(例如X)。該第二極性類型如P型，用于η型器件。此外，該第二極性類型可為η型，用于ρ型器件。該器件本體包圍該源極區(qū)域，該器件本體完全地包圍該源極區(qū)域，例如，包含該第一次源極區(qū)域及第二次源極區(qū)域。由于兩者皆具有相同極性類型摻雜物，故該第二次源極區(qū)域可作為該器件本體的本體接點。該器件本體的底部或深度應(yīng)該夠深以作為該晶體管的本體。該深度如大約0. 3至 10微米。如此，深度可用于大約5至100伏特的操作電壓。于其它實施例中，該器件的深度可達(dá)數(shù)微米，亦可使用其它深度，且深度可取決于該器件的操作電壓。如圖所示，該器件本體的深度低于該源極區(qū)域的底部且高于該器件隔絕區(qū)域的底部，亦可設(shè)置具有其它深度的器件本體。該本體延伸超過該源極區(qū)域，下方露出一部份該柵極。下方露出該柵極的部份本體定義為該晶體管的溝道。該柵極電極下方露出的量定義為該晶體管的溝道長度L。。該溝道長度L?？蔀榇蠹s0. 05微米至數(shù)微米。期望的長度L。可取決于如該漏極的最大電壓。依據(jù)一實施例，該器件本體為自行對準(zhǔn)器件本體。設(shè)置自行對準(zhǔn)本體可避免使用布植掩膜。舉例而言，該器件本體自行對準(zhǔn)至介于該器件隔絕區(qū)域及該柵極之間的晶體管源極區(qū)域。該自行對準(zhǔn)器件本體能夠使得該下露部份得到控制，經(jīng)良好控制的下露部份能夠使得該器件中的溝道Lc盡可能接近期望的或定義的長度Ld。舉例而言，該溝道L。可形成為具有更短或者盡可能更短的長度。由于漏極-源極導(dǎo)通電阻直接正比于該溝道長度Lc， 更小的Lc會造成更低的漏極-源極導(dǎo)通電阻。L應(yīng)盡可能小(例如盡可能接近Ld)以達(dá)到最低的漏極-源極導(dǎo)通電阻。再者，經(jīng)良好控制的Lc造成效能均勻性、可制造性、及可靠度的改善。舉例而言，小于5m0hm-mm2的漏極-源極導(dǎo)通電阻可達(dá)到大約5至20伏特的電壓應(yīng)用。低漏極-源極導(dǎo)通電阻亦可達(dá)到更高的電壓或其它電壓范圍。漂移井116布設(shè)在該襯底中。在一實施例中，該漂移井布設(shè)于該晶體管次區(qū)域中。 舉例而言，該漂移區(qū)域布設(shè)于該器件隔絕區(qū)域及內(nèi)部器件隔絕區(qū)域的內(nèi)緣及外緣之間。如圖所示，該漂移井包圍該晶體管的漏極區(qū)域及本體區(qū)域。在一實施例中，該漂移井的深度或底部低于該漏極區(qū)域。在一實施例中，該漂移井的深度低于該漏極區(qū)域及本體區(qū)域。在一實施例中，該漂移井的深度低于該淺溝槽隔絕(STI)區(qū)域的底部。在一實施例中，該漂移井是連續(xù)的且包圍該漏極區(qū)域，且與至少一部份該本體重疊。在一實施例中，該漂移井包圍該漏極部份，且與該本體部份重疊之處位于第一次源極部份下方。該漂移井包括第一極性類型摻雜物。舉例而言，該漂移井包括用于η型器件的η 型摻雜物，或者用于P型器件的P型摻雜物。該漂移井作為該器件的漂移區(qū)域，該漂移井可輕或中摻雜有第一極性類型摻雜物。該摻雜物濃度可取決于如該器件的最大電壓需求。在一實施例中，該晶體管為完全隔絕晶體管。該器件包含第一隔絕井112及第二隔絕井114，以隔絕該器件及該襯底。舉例而言，該第一隔絕井及第二隔絕井將該本體及該漂移井及該襯底隔絕。例如，該第一隔絕井可作為深器件井，且布設(shè)在該器件隔絕區(qū)域180a 內(nèi)。如圖所示，該第一隔絕或深器件井布設(shè)在該器件隔絕區(qū)域的內(nèi)緣181a及外緣18 內(nèi)。 該深器件井包括第一摻雜物極性(first dopant polarity)。在一實施例中，該深器件井包括與器件類型相同的摻雜物極性。舉例而言，η型深器件井經(jīng)設(shè)置用于η型器件。例如，該深器件井為輕摻雜井。深井接點區(qū)域(de印well contact region) 113布設(shè)在該襯底的表面上。如圖所示，該深井接點區(qū)域布設(shè)在該器件隔絕區(qū)域180a及內(nèi)部器件隔絕區(qū)域180b之間。舉例而言，該深井接點區(qū)域為重?fù)诫s具有第一極性類型摻雜物。該深井接點區(qū)域作為深器件或者該器件的第一隔絕井偏壓端。該第二隔絕井布設(shè)在該第一隔絕井內(nèi)。例如，該第二隔絕井可作為器件本體井 114，該器件本體井具有第二極性類型摻雜物。該器件本體井如布設(shè)在該器件區(qū)域的晶體管次區(qū)域中。如圖所示，該器件本體井包圍該漂移井，且位在該器件隔絕區(qū)域及該內(nèi)部器件隔絕區(qū)域的內(nèi)緣及外緣內(nèi)。舉例而言，該本體井的深度介于該漂移井及深器件井之間。在一實施例中，該器件本體井具有輕摻雜濃度的第二極性類型摻雜物。舉例而言，該器件本體井輕摻雜具有用于η型器件的ρ型摻雜物或者用于ρ型器件的η型摻雜物，亦可設(shè)置具有其它摻雜濃度的第二極性類型摻雜物，且例如，可取決于該器件的電壓隔絕需求。在一實施例中，設(shè)置有本體連接器118。該本體連接器自該本體的一部份延伸至該第二隔絕或器件本體井。在一實施例中，該器件本體井自該本體接點132的本體下方延伸至該器件本體井。該本體連接器可鄰接該漂移區(qū)域。該本體連接器具有第二極性類型摻雜物。舉例而言，該本體連接器含有與該本體區(qū)域相同的極性類型摻雜物，以提供該本體接點及該本體之間至該器件本體井的連接。該本體連接器可輕或中摻雜有第二極性類型摻雜物。例如，該摻雜物濃度可取決于該器件的最大電壓需求。舉例而言，該本體接點(例如第二次源極)作為該器件的第二隔絕或器件本體偏壓端。舉例而言，該本體偏壓端施加偏壓電壓，以偏壓該本體及該本體井。該第一隔絕井及第二隔絕井可經(jīng)適當(dāng)?shù)仄珘海愿艚^該器件。舉例而言，經(jīng)適當(dāng)偏壓的第二隔絕井將該漂移區(qū)域及該漏極區(qū)域及該襯底隔絕，同時，適當(dāng)?shù)仄珘涸摰谝桓艚^井，以將該本體和該第一隔絕井及該襯底隔絕。在一實施例中，該源極131及該本體接點132耦接至共同信號，例如，該源極信號。 此外，該源極及本體接點可耦接至不同的信號。再者，將該漏極及該襯底隔絕可降低或防止因施加至該漏極的負(fù)電壓不足所產(chǎn)生的大襯底電流。如此一來，可避免該大襯底電流對鄰近電路系統(tǒng)造成干擾。襯底接點區(qū)域107可設(shè)置在該襯底的表面上。在一實施例中，該襯底接點區(qū)域布設(shè)在該器件隔絕區(qū)域及外部隔絕區(qū)域之間，亦可在該襯底的其它部份設(shè)置該襯底接點區(qū)域。在一實施例中，該襯底接點區(qū)域為重?fù)诫s區(qū)域。該襯底接點區(qū)域的摻雜物類型相同于該經(jīng)摻雜的襯底的摻雜物類型。舉例而言，用在P型摻雜襯底的襯底摻雜區(qū)域為P型摻雜。 該襯底接點區(qū)域作為該器件的襯底偏壓端。該襯底可經(jīng)偏壓至接地電位(0伏特)，亦可使用其它偏壓電壓。例如，偏壓該襯底可降低器件操作期間所發(fā)生的栓鎖效應(yīng)(latch-up)及 /或接地反彈效應(yīng)(ground bounce)。在η型器件的情況下，該第一極性類型為η型，而該第二極性類型為P型。如同對于P型器件而言，該第一極性類型為P型，而該第二極性類型為η型。第Ib圖顯示器件100的另一實施例的剖面圖。該器件100類似第Ia圖所述的器件。如圖所示，該柵極的漏極側(cè)設(shè)置有硅化阻擋間隔件175，該硅化阻擋間隔件包括介電材料。舉例而言，該介電材料可為氧化物、氮化物、氧氮化物或其組合，亦可使用其它類型的介電材料，例如，與半導(dǎo)體工藝兼容，用在硅化阻擋間隔件的介電材料。在一些實施例中，該阻擋間隔件可具有多重介電層，以形成介電層堆?；蚪殡妼尤髦?。該硅化阻擋間隔件分隔該柵極與該漏極。該分隔應(yīng)充分，以適應(yīng)該漏極端的最大操作電壓。舉例而言，該分隔距離 Ds可取決于漏極端的最大操作電壓。在一實施例中，該分隔Ds自該柵極的邊緣測量至該重?fù)诫s漏極區(qū)域。該分隔距離Ds可為大約0. 3微米至數(shù)微米，取決于該漏極的最大操作電壓。 亦可設(shè)置其它分隔距離。該硅化阻擋間隔件防止柵極電極及該漏極之間漂移區(qū)域的硅化。該器件的Cgd主要由該柵極重疊該漂移區(qū)域的量(柵極重疊區(qū)域)所決定。通過設(shè)置硅化阻擋間隔件，可對于給定的柵極寬度增加有效Ldk。如此一來，容許較窄的柵極寬度達(dá)到所期望的Ldk。舉例而言，即便對于非常高電壓的應(yīng)用(如大約100伏特)而言，亦可縮減或最小化該柵極寬度。如此一來，縮減對于給定的Lm &Cdg。實際上，亦縮減柵極充放電容的電荷量。如此一來，該硅化阻擋間隔件可采用較窄的柵極。舉例而言，寬度^具有硅化阻擋間隔件的柵極(其中,W2(W1)可達(dá)到較高的漏極-源極崩潰電壓。舉例而言，以低如0. 3微米的總柵極寬度可達(dá)到高于15伏特的漏極-源極崩潰電壓及非常低的漏極-源極導(dǎo)通電阻以及Cgd。因此，可采用先進(jìn)的CMOS工藝，以有效地制造完全隔絕器件。如第Ia至Ib圖所示，該本體接點132及該源極區(qū)域131 (例如，第一次源極)可通過共同硅化接點(common silicide contact)互相電性連接。舉例而言，該本體接點及源極兩者皆耦接至該源極信號或電位。于此情況下，該源極信號用以偏壓該第二隔絕區(qū)域。 在其它實施例中，該本體接點及源極區(qū)域可為獨立的接點區(qū)域。舉例而言，可設(shè)置表面阻擋間隔件或隔絕區(qū)域，以分隔兩個接點區(qū)域，防止硅化接點同時電性連接兩區(qū)域。如此可提供多個獨立的信號至該源極及第二隔絕井。獨立地偏壓該源極及第二隔絕井為該器件的操作及設(shè)計參數(shù)提供更大的彈性。第Ic圖顯示器件100的另一實施例的剖面圖。該器件包含與第Ia圖所示器件類似的組件。如圖所示，襯底設(shè)置有器件隔絕區(qū)域180a及內(nèi)部器件隔絕區(qū)域180b (如淺溝槽隔絕(STI)區(qū)域)。在一實施例中，該內(nèi)部器件隔絕區(qū)域180b同軸心地布設(shè)于該器件隔絕區(qū)域內(nèi)，將該器件區(qū)域分隔成為第一次區(qū)域IlOa及第二次區(qū)域110b，亦可使用該隔絕區(qū)域的其它組構(gòu)，如第Ia圖所示。該第一次區(qū)域作為晶體管區(qū)域。在一實施例中，該晶體管區(qū)域包含多個晶體管。如圖所示，該器件區(qū)域包含第一晶體管11 及第二晶體管11恥。該等晶體管類似第Ia圖所示的晶體管。舉例而言，該晶體管包含柵極120，該柵極120在柵極介電層上方具有柵極電極。側(cè)壁間隔件170可設(shè)置在該柵極的側(cè)壁上。該柵極具有如寬度I。源極區(qū)域130及漏極區(qū)域140在該柵極的相對側(cè)上布設(shè)于該襯底中。該源極區(qū)域包含第一次源極區(qū)域131及第二次源極區(qū)域132。在一實施例中，是為該晶體管對設(shè)置有共同源極區(qū)域。舉例而言，該第一次源極區(qū)域布設(shè)在其各自的柵極附近，該第二次源極區(qū)域介于該等第一次源極區(qū)域之間。晶體管的漏極區(qū)域布設(shè)在該內(nèi)部器件隔絕區(qū)域及該柵極之間。該等晶體管可以其它組構(gòu)排列。舉例而言，該等晶體管可組構(gòu)為具有共同漏極區(qū)域及獨立的源極區(qū)域。該第一次源極區(qū)域作為源極，而該第二次源極區(qū)域作為本體接點。在一實施例，器件本體150設(shè)置在該晶體管之間。該器件本體應(yīng)延伸至足夠的深度，以作為該晶體管的本體。舉例而言，該器件本體延伸至大約0. 3微米至數(shù)微米的深度。 對于該器件本體而言，亦可采用其它深度。如圖所示，該器件本體的深度小于該淺溝槽隔絕區(qū)域的深度。然而，應(yīng)了解到，該本體可具有其它深度。該器件本體包圍該共同源極區(qū)域， 該本體延伸超過該共同源極區(qū)域，下方露出一部份該柵極。下方露出該柵極的部份本體定義為該晶體管的溝道。下露部份Lc的量定義為該晶體管的溝道長度。依據(jù)一實施例，該器件本體是自行對準(zhǔn)器件本體。舉例而言，該器件本體自行對準(zhǔn)至該等晶體管柵極之間的共同源極區(qū)域。該自行對準(zhǔn)器件本體能夠使得該下露部份Lc更短且得到較好的控制。較小的Lc造成較低的漏極-源極導(dǎo)通電阻。該Lc應(yīng)盡可能短，以達(dá)到最低的漏極-源極導(dǎo)通電阻。該共同第二次源極作為連接至該器件本體的本體接點。漏極漂移井116布設(shè)在該襯底中。在一實施例中，該漂移井布設(shè)在該晶體管次區(qū)域中。舉例而言，該漂移井布設(shè)在該內(nèi)部器件隔絕區(qū)域的內(nèi)緣181b及外緣182b之間。如圖所示，該漂移井包圍該晶體管的源極、漏極及本體區(qū)域。在一實施例中，該漂移井的深度或底部低于該漏極區(qū)域。在一實施例中，該漂移井的深度低于該漏極區(qū)域及該器件本體。在一實施例中，該漂移井的深度低于該淺溝槽(STI)區(qū)域的底部。該漂移井包括第一極性類型摻雜物。舉例而言，該漂移井包括用于η型器件的η 型摻雜物，或者用于P型器件的P型摻雜物。該漂移井作為該器件的漂移區(qū)域，例如，介于該本體及該漏極區(qū)域之間。該漂移井可輕摻雜或中摻雜有第一極性類型摻雜物。例如，該漂移井的摻雜物濃度可取決于該器件的最大電壓需求。在一實施例中，設(shè)置有本體連接器118。例如，該本體連接器設(shè)置在該漂移井中，將該漂移井分隔成為第一漂移區(qū)域116a及第二漂移區(qū)域116a。該本體連接器具有第二極性類型摻雜物。舉例而言，該本體連接器含有與該本體區(qū)域相同的極性類型摻雜物，以提供連接至該器件本體及該本體接點。該本體連接器可輕摻雜或中摻雜有第二極性類型摻雜物。 例如，該部份的摻雜物濃度可取決于該器件的最大電壓需求。在一實施例中，該器件是完全隔絕器件。舉例而言，該本體和該漂移井與該襯底隔絕。在一實施例中，第一隔絕井112及第二隔絕井114經(jīng)設(shè)置以隔絕該器件及該襯底。例如該第一隔絕井為深器件井。舉例而言，該深器件井布設(shè)在該器件隔絕區(qū)域180a內(nèi)。如圖所示，該深器件井布設(shè)在該器件隔絕區(qū)域的內(nèi)緣181a及外緣18 內(nèi)。該器件井包括與該漂移區(qū)域相同的摻雜物極性類型。深井接點區(qū)域113可布設(shè)在該襯底的表面上。如圖所示，深井接點區(qū)域布設(shè)在該器件隔絕區(qū)域180a及內(nèi)部器件隔絕區(qū)域180b之間。該深井接點區(qū)域作為該器件的深井偏壓端。雖然該器件顯示具有兩個深井接點區(qū)域，但是其亦可設(shè)置其它數(shù)量的深井接點區(qū)域 (包含1個)。該第二隔絕井114布設(shè)在該第一隔絕或深器件井內(nèi)。例如，該第二隔絕井可作為器件本體井。該器件本體井具有與第一隔絕井及漂移井相反的極性類型摻雜物，該器件本體井布設(shè)在該器件區(qū)域的晶體管次區(qū)域中。如圖所示，該器件本體井包圍該漂移井，且位于該內(nèi)部器件隔絕區(qū)域的內(nèi)緣及外緣內(nèi)。該本體連接器將該器件本體及該第二次源極區(qū)域耦接至該本體器件井。舉例而言，該第二次源極區(qū)域作為該器件的第二隔絕或器件本體井偏壓端。襯底接點區(qū)域107可設(shè)置在該襯底的表面上。在一實施例中，該襯底接點區(qū)域設(shè)置于該器件區(qū)域的外部。舉例而言，其可布設(shè)于該器件隔絕區(qū)域及外部隔絕區(qū)域(未顯示)之間，亦可于該襯底的其它部分設(shè)置該襯底接點區(qū)域。該襯底接點區(qū)域作為該器件的襯底偏壓端。雖然該器件顯示具有兩個襯底接點區(qū)域，但亦可設(shè)置其它數(shù)量的襯底接點區(qū)域(包含1個)。第Id圖顯示器件100的另一實施例的剖面圖。該器件類似第Ic圖所示的器件。 如圖所示，該柵極的漏極側(cè)設(shè)置有硅化阻擋間隔件175。該硅化阻擋間隔件包括介電材料。 舉例而言，該介電材料可為氧化硅、氮化物、氧氮化物或各者的組合。亦可使用其它類型的介電材料，用于該硅化阻擋間隔件。在一些實施例中，該阻擋間隔件可具有多重介電層。硅化阻擋間隔件在柵極及漏極間提供分隔。該分隔應(yīng)足以承受該漏極所期望的最大電壓。在一實施例中，該分隔距離Ds為大約0. 4微米至數(shù)微米，例如，取決于操作電壓，亦可設(shè)置其它分隔距離。該硅化阻擋間隔件防止柵極電極及該漏極之間漂移區(qū)域的硅化。該器件的Cgd主要由該柵極及該漂移區(qū)域的重疊的量(柵極重疊區(qū)域)所決定。 通過設(shè)置硅化阻擋間隔件，可對于給定的柵極寬度增加有效ldk。如此一來，容許較窄的柵極寬度達(dá)到所期望的Ldk。舉例而言，即便對于非常高電壓的應(yīng)用(如大約100伏特)而言， 亦可縮減或最小化該柵極寬度。如此一來，縮減對于給定的Lm &Cdg。實際上，亦縮減柵極充放電容的電荷量。如此，該硅化阻擋間隔件可采用較窄的柵極。舉例而言，寬度^具有硅化阻擋間隔件的柵極(其中,W2(W1)可達(dá)到較高的漏極-源極崩潰電壓。舉例而言，以低如0. 3微米的總柵極寬度可達(dá)到高于15伏特的漏極-源極崩潰電壓及非常低的漏極-源極導(dǎo)通電阻以及Cgd。因此，可采用先進(jìn)的CMOS工藝有效地制造完全隔絕器件。在一些實施例中，表面間隔件176可設(shè)置在該源極區(qū)域上。該表面間隔件可由介電材料所形成。舉例而言，該表面間隔件可由與該硅化阻擋間隔件相同的介電材料所形成， 該表面間隔件有助于分隔該源極131及本體接點132，亦可設(shè)置如表面間隔件，以提供獨立接點區(qū)域，用以獨立地偏壓該源極及該本體。舉例而言，該源極及該本體可偏壓于不同電位。第Ic至Id圖所示晶體管對組構(gòu)成具有共同源極區(qū)域及獨立漏極區(qū)域。另外，該晶體管對可組構(gòu)有共同漏極區(qū)域及獨立源極區(qū)域。此外，該晶體管區(qū)域可包含其它數(shù)量的晶體管。舉例而言，可設(shè)置任何奇數(shù)或偶數(shù)個晶體管。在大于或等于3的奇數(shù)應(yīng)用的情況下，一個或多個晶體管對可設(shè)置額外的晶體管，如第Ia至Ib圖所示。在該晶體管次區(qū)域中具有多個晶體管的實施例采用多指狀組構(gòu)，有助于以緊密的布局得到高電流驅(qū)動。舉例而言，可并聯(lián)多個晶體管結(jié)構(gòu)，以提供并聯(lián)的指狀結(jié)構(gòu)，其中，所有的源極共同耦接在一起、所有的柵極共同耦接在一起、以及所有的漏極共同耦接在一起。對于高電流應(yīng)用(例如自大約數(shù)百毫安至大約40-50安培)而言，可采用此類排列。第Ic圖顯示該源極區(qū)域131及該本體接點132是共同接點區(qū)域的實施例。舉例而言，該襯底的表面上的硅化接點同時連接兩個接點區(qū)域。于此情況下，該源極信號用以偏壓該第二隔絕井。另外，如第Id圖所示，該源極區(qū)域及該本體接點為獨立的接點區(qū)域。舉例而言，表面間隔件用以分隔該等接點區(qū)域。隔絕區(qū)域亦可用以分隔該等接點區(qū)域。設(shè)置獨立的源極及接點區(qū)域能夠使得該第二隔絕井被獨立地偏壓。再者，第Ic圖的器件可設(shè)置有如第Id圖所示的表面間隔件。在一些實施例中，第Id圖的器件可具有如第Ic圖所示的共同源極及本體接點。
第加至2」圖顯示用于形成器件或集成電路的工藝200的實施例的剖面圖。請參照第加圖，設(shè)置有襯底105。該襯底105可包括硅襯底，如ρ型輕摻雜襯底，亦可使用其它類型的襯底，包含硅鍺或絕緣體上硅(SOI)襯底。如第加圖所示，器件區(qū)域110定義在該襯底上。雖然顯示有一個器件區(qū)域，然而， 應(yīng)了解到，該襯底可包含各種不同類型的區(qū)域(未顯示)。舉例而言，該襯底可包含用于其它類型器件的其它器件區(qū)域。該集成電路可包含邏輯區(qū)域，其中，形成邏輯器件。依據(jù)所形成的集成電路類型，該邏輯區(qū)域可包含用于不同電壓器件的區(qū)域。舉例而言，該邏輯區(qū)域可包含用于高電壓(HV)器件、或中電壓(IV)器件或低電壓(LV)器件的區(qū)域，亦可使用其它組構(gòu)的邏輯區(qū)域。此外，亦可設(shè)置有其它類型的器件區(qū)域。該器件區(qū)域通過器件隔絕區(qū)域180a而與其它區(qū)域分隔。該器件隔絕區(qū)域包圍該器件區(qū)域。在一實施例中，該器件區(qū)域亦包含內(nèi)部器件隔絕區(qū)域180b，以將該器件區(qū)域分隔成為第一器件次區(qū)域IlOa及第二器件次區(qū)域110b。舉例而言，該內(nèi)部隔絕區(qū)域圍繞該第一器件次區(qū)域。在一實施例中，該器件隔絕區(qū)域及該內(nèi)部器件隔絕區(qū)域是同軸心的隔絕區(qū)域。舉例而言，該第二器件次區(qū)域完全圍繞該第一器件次區(qū)域，且該內(nèi)部器件隔絕區(qū)域分隔該第二器件次區(qū)域及該第一器件次區(qū)域。在其它實施例中，該隔絕區(qū)域經(jīng)組構(gòu)，以提供第二器件次區(qū)域局部地圍繞該第一器件次區(qū)域，如在一側(cè)、兩側(cè)或三側(cè)上，亦可使用其它組構(gòu)的隔絕區(qū)域。該隔絕區(qū)域包括如淺溝槽隔絕(STI)?？刹捎酶鞣N不同工藝，以形成該淺溝槽隔絕 (STI)區(qū)域。舉例而言，可利用蝕刻及掩膜技術(shù)對該襯底實施蝕刻以形成溝槽，該溝槽接著以如氧化硅的介電材料填充，可實施化學(xué)機械研磨(CMP)以移除多余的氧化物，并且提供平坦的襯底頂部表面，其它工藝或材料亦可用以形成該淺溝槽隔絕(STI)。于其它實施例中，該隔絕可為其它類型的隔絕區(qū)域。例如，該等淺溝槽隔絕(STI)的深度可為大約3000 至4500埃。亦可使用其它深度的淺溝槽隔絕(STI)。舉例而言，該隔絕區(qū)域可為深溝槽隔絕(DTI)區(qū)域。在第2b圖中，深器件井112形成在該器件區(qū)域中。例如，該深器件井作為第一隔絕井。在一個實施例中，該深器件井包括第一極性類型的摻雜物。該深器件井可為輕摻雜的。例如，該經(jīng)摻雜井的深度可為大約2至10微米。舉例而言，如此深度可適應(yīng)大約10至 100伏特的操作電壓，亦可形成具有其它深度的深器件井?？赏ㄟ^將適當(dāng)摻雜物以所期望劑量(dose)及功率布植進(jìn)入該襯底來形成該經(jīng)摻雜井。該摻雜物類型、劑量及功率可取決于欲形成的器件類型。在一實施例中，該深器件井包括用于η型器件的η型井，亦可形成用于P型器件的 P型深器件井?？赏ㄟ^如實施不同能量的多重布植該經(jīng)摻雜井形成經(jīng)摻雜井，用以形成該深器件井的布植工藝可兼容于用以形成如高電壓井的工藝。舉例而言，可同時形成該深器件井及用于LV及HV器件的隔絕井。如此一來，可使用相同的微影掩膜(lithographic mask) 以圖案化該布植掩膜，用以形成該LV及HV隔絕井的微影掩膜(例如)可經(jīng)訂制為亦包含用于深器件井的開口(opening)。在其它實施例中，獨立的深井掩膜可用以專門制定該深器件井的摻雜。為了形成該深器件井，利用曝露該器件區(qū)域的深井布植掩膜。例如，該布植掩膜包括經(jīng)微影掩膜圖案化的光阻。由于該器件隔絕區(qū)域可作為布植掩膜，故此容許增加該圖案化工藝的工藝窗口(processing window)，以形成該布植掩膜。在形成該深井之后，可將該布植掩膜移除。亦可使用其它用于形成該深器件井的技術(shù)。舉例而言，該深器件井通過外延硅生長(印itaxial silicon growth)而形成于相同襯底上的重?fù)诫sN型及P型區(qū)域上?？蓪嵤┩嘶?anneal)。舉例而言，該退火將該第一類型摻雜物自該布植擴散，形成延伸至該器件隔絕區(qū)域底部下方的深器件井。該退火可實施于大約1000至1200°C，亦可使用其它退火溫度及退火參數(shù)或工藝。請參照第2c圖，本體井114形成在該第一器件次區(qū)域中。例如，該本體井作為第二隔絕井。在一實施例中，該本體井包括第二極性類型摻雜物。該本體井形成在該深器件井內(nèi)。在一實施例中，該本體井形成在該深器件井內(nèi)以及該第一器件次區(qū)域內(nèi)。舉例而言， 該本體井的深度可為大約1至8微米的范圍。如此深度可用于大約5至100伏特的所期望的操作電壓，亦可設(shè)置具有其它深度的本體井，且如可取決于該器件所期望的操作電壓?？赏ㄟ^以所期望劑量及功率將適當(dāng)摻雜物布植進(jìn)入該襯底而形成該本體井。該摻雜物類型、 劑量及功率可取決于欲形成的器件的類型。在一實施例中，該本體井包括用于η型器件的ρ型井，亦可形成用于P型器件的η 型井?？赏ㄟ^實施不同能量的多重布植來形成經(jīng)摻雜井，用以形成該本體井的布植工藝可兼容于用以形成高電壓摻雜井的工藝。舉例而言，可同時形成該本體井及該高電壓第二極性類型摻雜井。如此，可使用相同微影掩膜以圖案化該布植掩膜，用以形成該高電壓第二極性類型摻雜井的微影掩膜(例如)可經(jīng)訂制為包含本體井開口。在其它實施例中，獨立的深井掩膜可用以專門制定該深井的摻雜。為了形成該本體井，利用曝露該第一器件次區(qū)域的本體井布植掩膜。例如，該布植掩膜包括經(jīng)微影掩膜圖案化的光阻。由于該內(nèi)部器件隔絕區(qū)域可作為布植掩膜，故此容許增加該圖案化工藝的工藝窗口，以形成該布植掩膜。在形成該本體井之后，可將該布植掩膜移除，亦可使用其它用于形成該本體井的技術(shù)?？蓪嵤┩嘶?。舉例而言，該退火將該第二類型摻雜物擴散，以形成延伸至該內(nèi)部器件隔絕區(qū)域底部下方的本體井。該退火可實施于大約1000至1200°C，持續(xù)達(dá)1至15小時。 另外，該退火可為快速熱退火(rapid thermal anneal ;RTA)，亦可使用其它退火參數(shù)或工藝。如前所述，該隔絕井形成在該隔絕區(qū)域形成之后。在一實施例中，該隔絕井可形成在該隔絕區(qū)域形成之前。請參照第2d圖，漂移井116形成在該第一器件次區(qū)域中。在一實施例中，該漂移井包括第一極性類型摻雜物。該漂移井形成在該本體井內(nèi)。在一實施例中，該漂移井形成在該本體器件井內(nèi)以及該第一器件次區(qū)域內(nèi)。在一實施例中，該漂移井的深度或底部低于該漏極區(qū)域。在一實施例中，該漂移井的深度低于該漏極及該本體區(qū)域。在一實施例中，該漂移井的深度低于該淺溝槽隔絕(STI)區(qū)域的底部，亦可設(shè)置具有其它深度的漂移井?？赏ㄟ^將適當(dāng)摻雜物以所期望劑量及功率布植進(jìn)入該襯底來形成該漂移井。該摻雜物類型、 劑量及功率可取決于欲形成的器件類型。在一實施例中，該漂移井包括用于η型器件的η型井，亦可形成用于P型器件的P 型漂移井?？赏ㄟ^將離子布植進(jìn)入該第一器件次區(qū)域以形成該漂移井，用以形成該漂移區(qū)域的布植工藝可兼容于用以形成低電壓摻雜井的工藝。舉例而言，可同時形成淺器件井及低電壓第一極性類型摻雜井。如此一來，能夠使用相同微影掩膜以圖案化該布植掩膜。舉例而言，用以形成該低電壓第一極性類型摻雜井的微影掩膜可經(jīng)訂制為包含淺器件井開口。 在一實施例中，獨立的淺井掩膜可用以專門制定該漂移井的摻雜。為了形成該漂移井，利用曝露該第一器件次區(qū)域的布植掩膜。例如，該布植掩膜包括經(jīng)微影掩膜圖案化的光阻。由于該內(nèi)部器件隔絕區(qū)域可作為布植掩膜，故此容許增加該圖案化工藝的工藝窗口，以形成該布植掩膜，亦可使用其它用于形成該深器件井的技術(shù)。另夕卜，可專門制定該布植，以形成該漂移井。請參照第2e圖，本體連接器118形成在該第一器件次區(qū)域中。該本體連接器包括第二極性類型摻雜物。例如，該本體連接器及該本體井114形成連接。如圖所示，該本體連接器將兩個漂移井分隔成為兩個獨立的漂移區(qū)域116a。可通過以所期望劑量及功率將適當(dāng)摻雜物布植進(jìn)入該襯底而形成該本體連接器。該摻雜物類型、劑量及功率可取決于欲形成的器件的類型。在一實施例中，該本體連接器包括P型摻雜物?？赏ㄟ^布植離子進(jìn)入一部份該淺器件區(qū)域而形成該本體連接器，用以形成該本體連接器的布植工藝可兼容于用以形成低電壓摻雜井的工藝。舉例而言，可同時形成該本體連接器及低電壓第二極性類型摻雜井。如此，能夠使用相同微影掩膜以圖案化該布植掩膜，用以形成該低電壓第二極性類型摻雜井的微影掩膜可(例如)經(jīng)訂制為包含該本體連接器開口。于其它實施例中，獨立的本體連接器可用以專門制定該本體連接器的摻雜。為了形成該本體連接器，使用曝露部份該第一器件次區(qū)域的本體連接器布植掩膜。舉例而言，該布植掩膜包括經(jīng)微影掩膜圖案化的光阻。在形成該本體連接器之后，可移除該布植掩膜。在第2f圖中，柵極層形成在該襯底上。在一實施例中，柵極介電層122形成在該襯底的表面上。例如，該柵極介電層包括氧化硅。亦可使用其它類型的介電材料。在一實施例中，該柵極介電層包括厚柵極介電層。該柵極介電層可為大約20至1000埃。舉例而言， 該柵極介電層的厚度可為大約20埃(用于大約1. 2伏特的Vgs)及增至大約1000埃(用于大約40至60伏特的Vgs)，亦可使用其它柵極介電層厚度，該柵極介電層可通過熱氧化 (thermal oxidation)而形成。舉例而言，該介電層通過濕式氧化(wet oxidation)伴隨在氧化環(huán)境中對該襯底實施退火而形成。例如，該濕式氧化的溫度可為大約750至900°C。 舉例而言，該退火可實施于大約1000°C，亦可使用其它類型或厚度的柵極介電材料。舉例而言，該柵極介電材料可包括其它類型的柵極介電材料及/或由其它類型工藝所形成，如化學(xué)氣相沉積(CVD)。在一實施例中，利用多重工藝形成該柵極介電層。各個工藝接形成一部份柵極介電層，直到達(dá)到所期望的厚度為止。舉例而言，該柵極介電層通過第一工藝及第二工藝而形成。該第一工藝形成用于LV器件的柵極介電層，同時第二工藝增加該用于LV器件的柵極介電層的厚度至用于HV器件的介電層厚度，亦可利用其它數(shù)量的工藝來形成該柵極介電層。 如此一來，有助于提升用以形成具有多種不同電壓器件的集成電路的工藝兼容性。柵極電極層IM形成在該襯底上以及該柵極介電層上方。在一實施例中， 該柵極電極層包括多晶硅，該柵極電極層可形成為非結(jié)晶或結(jié)晶層(amorphous or non-amorphous layer)，該柵極電極可經(jīng)摻雜，可采用各種不同技術(shù)對該柵極電極實施摻雜，例如，原位摻雜(in-situ doping)或離子布植，亦可使用其它類型的柵極電極材料。舉例而言，金屬化材料可用以形成金屬柵極電極。該柵極電極的厚度可為大約800至3000埃， 亦可使用其它厚度。為了形成該柵極電極層，可使用如化學(xué)氣相沉積(CVD)的技術(shù)，亦可使用其它技術(shù)。在第2g圖中，該柵極層經(jīng)圖案化，以形成一個或多個柵極。如圖所示，該等柵極層經(jīng)圖案化以形成對應(yīng)該晶體管次區(qū)域中的第一及第二晶體管的第一及第二柵極120。柵極于柵極介電層122上方包含柵極電極層124，且具有寬度W1，亦可圖案化該柵極層，以在該晶體管次區(qū)域中形成其它數(shù)量的柵極?？墒褂萌缪谀ぜ拔g刻工藝等技術(shù)。舉例而言，光阻層形成在該柵極電極層上方，并經(jīng)圖案化曝露部份該柵極電極層。非等向性蝕刻(如RIE) 經(jīng)實施，以移除該柵極電極層及該柵極介電層下方所曝露的部份。為了改善微影分辨率，可于該光阻下方設(shè)置抗反射涂布(anti-reflective coating)，亦可使用其它用于圖案化該柵極層的技術(shù)。本體150形成在該晶體管次區(qū)域中。該本體形成在該晶體管的源極區(qū)域中。在一實施例中，該本體形成在該等柵極之間的共同源極區(qū)域中。舉例而言，該本體通過在該共同源極區(qū)域中布植第二極性類型摻雜物而形成?？刹贾睵型摻雜物以形成用于η型器件的本體。另一方面，可布植η型摻雜物以形成ρ型器件。為了形成該本體，可使用本體布植掩膜。舉例而言，該本體布植掩膜包括光阻。該布植掩膜可經(jīng)圖案化，以曝露晶體管的源極區(qū)域。舉例而言，該布植掩膜可經(jīng)圖案化，以曝露該等晶體管的共同源極區(qū)域。為了改善微影分辨率，可于該光阻下方設(shè)置抗反射涂布 (ARC)。舉例而言，該布植自行對準(zhǔn)該柵極。在其它實施例中，該布植可自行對準(zhǔn)至柵極及隔絕區(qū)域。因此，該本體是自行對準(zhǔn)本體。以形成自行對準(zhǔn)本體能夠增加用于圖案化工藝的工藝窗口，用以形成該本體布植掩膜。該布植形成具有所期望的深度及下露部份L的本體。例如該本體的深度為大約 0.3至兩微米。舉例而言，該深度可取決于該器件的電壓操作需求。該下露部份L應(yīng)夠小， 以達(dá)到所期望的漏極-源極導(dǎo)通電阻。舉例而言，該下露部份應(yīng)盡可能較小，以達(dá)到盡可能較低的漏極-源極導(dǎo)通電阻。于一實施例中，該下露部份L為大約0.2至數(shù)微米，用于大約 5到7伏特至大約100伏特的電壓范圍。在一實施例中，該本體由傾斜布植(tilt implant)所形成。舉例而言，實施四邊傾斜布植(quad tilt implant)。例如，該四邊傾斜布植包含傾斜實施的四個布植，各自傾轉(zhuǎn)90度。該四邊傾斜布植的傾斜角可為大約7至45度。在一實施例中，該四邊傾斜布植的傾斜角可為大約45度，亦可使用其它傾斜角度，取決于所欲的下露部份L。該布植的劑量可為大約1E12/Cm2-5E14/Cm2，且該布植能量可為大約20至30KeV到數(shù)百KeV。亦可使用其它布植參數(shù)，且可取決于如所期望的深度及下露部份L。在形成該本體之后，移除該本體布植掩膜。在一實施例中，輕摻雜漏極(LDD)區(qū)域236形成在該晶體管的漏極區(qū)域及源極區(qū)域中的襯底上，如第池圖所示。在一實施例中，該LDD區(qū)域具有第一極性類型摻雜物的輕摻雜區(qū)域。該LDD區(qū)域的深度為大約0.05至0.3微米。LDD布植掩膜可用以布植摻雜物， 以形成該LDD區(qū)域。例如，該LDD布植掩膜包括光阻。該布植掩膜可經(jīng)圖案化，以曝露該晶體管的源極區(qū)域及漏極區(qū)域。為了改善微影分辨率，ARC層可設(shè)置于該光阻下方。例如，該布植為自行對準(zhǔn)該柵極及隔絕區(qū)域。舉例而言，該布植可自行對準(zhǔn)該柵極及內(nèi)部器件隔絕區(qū)域。如此可增加該圖案化工藝的工藝窗口，以形成該LDD布植掩膜。該布植劑量可為大約lE12/cm2至5E14/cm2，且布植能量可為大約幾百eV至大約200KeV，亦可使用其它布植參數(shù)。側(cè)壁間隔件170形成在該柵極的側(cè)壁上。為了形成該側(cè)壁間隔件，介電層沉積在該襯底上。例如，該介電層可為氧化硅，亦可使用其它類型的介電材料，如氮化硅。該介電層可通過化學(xué)氣相沉積而形成。該介電層亦可利用其它技術(shù)而形成。例如，該介電層的厚度可為大約100至2000埃，亦可使用其它介電層厚度。例如，該厚度可取決于該等間隔件所期望的厚度。可實施非等向性蝕刻(如RIE)，以移除該介電層的水平部份，且于該柵極的側(cè)壁上保留間隔件。在一些應(yīng)用中，該間隔件可由多重介電層所形成。在第2i圖中，共同源極區(qū)域130及漏極區(qū)域140形成在該襯底上。該共同源極區(qū)域包含第一次源極區(qū)域131及第二次源極區(qū)域。在一實施例中，用于形成該第一次源極區(qū)域及該第一次漏極區(qū)域的工藝亦形成深器件井接點區(qū)域113。該第一次源極、該第一次漏極及該深井接點區(qū)域具有第一極性類型摻雜物的重?fù)诫s區(qū)域。例如該第一次源極、第一次漏極及該深井接點區(qū)域的深度為大約0.05至0.5微米。第一源極/漏極(Source/Drain，S/ D)布植掩膜可用以布植摻雜物，以形成不同的摻雜區(qū)域。例如，該第一源極/漏極布植掩膜包括光阻，該布植掩膜可經(jīng)圖案化，以曝露該晶體管的第一次源極區(qū)域及第一次漏極區(qū)域。 為了改善微影分辨率，抗反射涂布(ARC)層可設(shè)置于該光阻下方。舉例而言，該布植自行對準(zhǔn)該柵極以及該隔絕區(qū)域，該隔絕區(qū)域具有一部分覆蓋該第二次源極區(qū)域。舉例而言，該布植可自行對準(zhǔn)該柵極、器件隔絕區(qū)域及內(nèi)部器件隔絕區(qū)域，該內(nèi)部器件隔絕區(qū)域具有一部分覆蓋該第二次源極區(qū)域。如此可增加該圖案化工藝的工藝窗口，以形成該第一源極/漏極布植掩膜。例如，該布植的劑量可為大約lE15cm2-2E16/cm2，且布植能量可為大約幾百eV 至大約200KeV，亦可使用其它布植參數(shù)。在一些實施例中，該布植可包括傾斜布植。于此情況下，由于該傾斜布植可用于 LDD延伸及第一次源極區(qū)域及第一次漏極區(qū)域，故可省略LDD布植。請參照第2j圖，形成第二次源極區(qū)域132。在一實施例中，用于形成該第二次源極區(qū)域的工藝亦形成襯底接點區(qū)域107。該第二次源極區(qū)域及該襯底接點區(qū)域具有第二極性類型摻雜物的重?fù)诫s區(qū)域。例如，該第二次源極區(qū)域及該襯底接點區(qū)域的深度為大約0. 05 至0.5微米。該第二次源極區(qū)域作為連接至該器件本體的本體接點。第二源極/漏極布植掩膜可用以布植摻雜物，以形成不同的摻雜區(qū)域。例如，該第二源極/漏極布植掩膜包括光阻。舉例而言，該布植的劑量可為大約lE15cm2-2E16/cm2，且布植能量可為大約幾百eV至大約200KeV，亦可使用其它布植參數(shù)。在其它實施例中，該第一源極/漏極布植掩膜可用以形成該本體接點及適當(dāng)?shù)慕狱c區(qū)域，同時該第二源極/漏極布植掩膜可用以形成該源極區(qū)域及漏極區(qū)域以及適當(dāng)?shù)慕狱c區(qū)域。在一些實施例中，該第一次源極區(qū)域及第二次源極區(qū)域是獨立的區(qū)域。舉例而言， 可設(shè)置表面間隔件或隔絕區(qū)域，以分隔該第一次源極區(qū)域及第二次源極區(qū)域，獨立的第一次源極區(qū)域及第二次源極區(qū)域可用于獨立地偏壓該第二隔絕井。該工藝?yán)^續(xù)形成該器件。舉例而言，額外的處理可包含在各種接點區(qū)域以及該柵極電極的表面上形成硅化接點。該工藝還繼續(xù)形成PMD層，且與該單元(cell)的終端接觸。 額外的工藝可包含形成一個或多個互連層次(interconnect level)、鈍化(passivation)、 切割(dicing)、組裝及封裝，亦可使用其它工藝。舉例而言，在形成該互連之前，可形成其它組件，如低壓、中壓及高壓I/O器件。第3a至3f圖顯示用于形成器件300的另一實施例的工藝。請參照第3a圖，顯示經(jīng)部份制備的襯底105。該經(jīng)部份制備的襯底105如第2f圖所述的處理階段。舉例而言， 該襯底包含柵極層122及124，該柵極層122及IM形成在制備有隔絕區(qū)域180a至180b及各種經(jīng)摻雜井以及經(jīng)摻雜區(qū)域112、114、116及118的襯底上。在第北圖中，該柵極層經(jīng)圖案化，以形成一個或多個柵極。如圖所示，該柵極層經(jīng)圖案化以形成對應(yīng)該晶體管次區(qū)域中的第一及第二晶體管的第一及第二柵極120。柵極于柵極介電層122上方包含柵極電極層124，且具有寬度W2。于一實施例中，W2 < W1。舉例而言，W2等于大約0.4至2微米。本體150形成在該晶體管次區(qū)域中。該本體形成在該晶體管的源極區(qū)域中。在一實施例中，該本體形成在該等柵極之間的共同源極區(qū)域中。例如，該本體通過在該共同源極區(qū)域中布植第二極性類型摻雜物而形成，可布植P型摻雜物以形成用于η型器件的本體。另一方面，可布植η型摻雜物以形成ρ型器件。請參照第3c圖，輕摻雜漏極(LDD)區(qū)域236形成在該襯底上且位于該晶體管的漏極區(qū)域及源極區(qū)域中。在一實施例中，該LDD區(qū)域具有第一極性類型摻雜物的輕摻雜區(qū)域。 例如，該LDD區(qū)域的深度為大約0. 1至0. 5微米。側(cè)壁間隔件170形成在該柵極的側(cè)壁上。 例如，該側(cè)壁間隔件170可為氧化硅。亦可使用其它類型的介電材料，如氮化硅。在一實施例中，硅化阻擋間隔件175形成在該柵極的漏極側(cè)上，如第3d圖所示。在一實施例中，硅化阻擋間隔件包含延伸部份，提供柵極及漏極之間的分隔。該分隔應(yīng)足以避免該柵極及該漏極重疊。在一實施例中，該分隔距離Ds大約0. 4微米，亦可設(shè)置其它分隔距離。該柵極及該漏極分隔有助于該器件承受更高的漏極操作電壓。為了形成該硅化阻擋間隔件，介電層形成在該襯底上。舉例而言，該介電層可為氧化物、氮化物、氧氮化物或各者的組合，亦可使用其它介電材料，用于該硅化阻擋間隔件。于一些實施例中，該阻擋間隔件可具有多重介電層，以形成介電層堆?；蛉髦?。在一實施例中，該介電層不同于該側(cè)壁間隔件的介電層。舉例而言，該介電層可經(jīng)選擇性圖案化至該側(cè)壁間隔件。該介電層經(jīng)圖案化，以形成該硅化阻擋間隔件。在其它實施例中，該介電層經(jīng)圖案化以形成硅化阻擋間隔件及表面間隔件176。該表面間隔件將該源極區(qū)域的第一次源極區(qū)域及第二次源極區(qū)域分隔開。利用如掩膜及蝕刻技術(shù)可圖案化該介電層。舉例而言，光阻層形成在該介電層上方，并經(jīng)微影掩膜進(jìn)行圖案化，曝露欲移除的部份介電層。非等向性蝕刻(如RIE)經(jīng)實施， 以移除該介電層曝露的部份。該側(cè)壁間隔件保留在該柵極的側(cè)壁上。為了改善微影分辨率， 可在該光阻下方設(shè)置抗反射涂布(ARC)，亦可使用其它用于圖案化該介電層的技術(shù)。在第3e圖中，第一次源極區(qū)域131及漏極區(qū)域140形成在該襯底上。在一實施例中，形成第一次源極及漏極區(qū)域的工藝亦形成深器件井接點區(qū)域。該第一次源極、漏極及深井接點區(qū)域具有第一極性類型摻雜物的重?fù)诫s區(qū)域。例如，該第一次源極區(qū)域、漏極區(qū)域及深井接點區(qū)域的深度為大約0. 05至0. 5微米。第一源極/漏極布植掩膜可用以布植摻雜物，以形成不同的摻雜區(qū)域。例如，該第一源極/漏極布植掩膜包括光阻。該布植掩膜可經(jīng)圖案化，以曝露該晶體管的源極(例如，第一次源極區(qū)域)、漏極區(qū)域及深井接點區(qū)域。請參照第3f圖，以形成有隔絕本體接點(例如第二次源極)區(qū)域132。在一實施例中，形成該隔絕本體接點區(qū)域的工藝亦形成襯底接點區(qū)域107。該第二隔絕本體接點區(qū)域及該襯底接點區(qū)域具有第二極性類型摻雜物的重?fù)诫s區(qū)域。例如，該第二次源極區(qū)域及該襯底接點區(qū)域的深度為大約0. 05至0. 5微米。第二源極/漏極布植掩膜可用以布植摻雜物，以形成不同的摻雜區(qū)域。例如，該第二源極/漏極布植掩膜包括光阻。該布植掩膜可經(jīng)圖案化以曝露該第二隔絕本體接點及該襯底接點。在其它實施例中，該第一源極/漏極布植掩膜可用以形成該隔絕本體接點以及適當(dāng)?shù)慕狱c區(qū)域，同時該第二源極/漏極布植掩膜可用以形成該源極區(qū)域及漏極區(qū)域以及適當(dāng)?shù)慕狱c區(qū)域。在又一實施例中，當(dāng)形成如該漏極及第一次源極區(qū)域時，LDD區(qū)域利用傾斜布植而形成，如此可避免必須在形成側(cè)壁間隔件之前形成LDD區(qū)域。如前所述，該晶體管對經(jīng)組構(gòu)具有共同源極區(qū)域。另外，該晶體管對可經(jīng)組構(gòu)具有共同漏極區(qū)域。此外，該晶體管區(qū)域可包含其它數(shù)量的晶體管。舉例而言，可設(shè)置有任何奇數(shù)或偶數(shù)個晶體管。于大于或等于3的奇數(shù)應(yīng)用的情況下，一個或多個晶體管對可設(shè)置額外的晶體管，如第Ia至Ib圖所示。形成不同實施例牽涉到改變該微影掩膜上的圖案，無需額外的步驟。再者，應(yīng)了解到，上述工藝并不限定于所揭露的特定步驟順序。舉例而言，其中一些步驟可以不同順序?qū)嵤┘?或可增加額外的步驟。上述實施例及目前用于形成集成電路的工藝具高度兼容性。舉例而言，上述實施例及目前用于形成LV及HV器件的工藝具高度兼容性?？墒褂酶鞣N井，以形成LV及HV器件，可采用額外的本體掩膜以形成該本體。本發(fā)明可以其它特定形式體現(xiàn)，而不違悖本發(fā)明的精神及必要特征。因此，上述實施例是對所有態(tài)樣的例示，而非限制本發(fā)明。本發(fā)明的范疇是揭示于隨附的權(quán)利要求，而非先前說明書內(nèi)容，且對本發(fā)明所作出的任何改變皆落于本發(fā)明權(quán)利要求的意義及等效范圍內(nèi)。
權(quán)利要求
1.一種器件的形成方法，包括設(shè)置定義有器件區(qū)域的襯底，其中，該器件區(qū)域包含具有第一極性類型摻雜物的漂移井；在該器件區(qū)域中形成晶體管的柵極，該柵極具有第一側(cè)及第二側(cè)； 在該柵極的第一側(cè)將第二極性類型摻雜物布植進(jìn)入該襯底，以在該漂移井內(nèi)形成本體，其中，該布植是自行對準(zhǔn)該柵極，該本體在該柵極的該第一側(cè)上具有長度L的下露部份，其中，該長度L很小，以達(dá)到低漏極-源極導(dǎo)通電阻；以及在該柵極的該第一側(cè)及第二側(cè)附近的該器件區(qū)域中，在該襯底中形成第一擴散區(qū)域及第二擴散區(qū)域，其中，該第一擴散區(qū)域位于該本體內(nèi)，且該第二擴散區(qū)域位于該漂移井內(nèi)。
2.如權(quán)利要求1所述的方法，包括在具有第一極性類型摻雜物的該襯底中形成第一隔絕井；在具有第二極性類型摻雜物的該襯底中形成第二隔絕井，其中，該第一隔絕井包圍該漂移井。
3.如權(quán)利要求2所述的方法，包括形成具有第二極性類型摻雜物的本體連接器，該本體連接器連通在該本體及該第二隔絕井之間。
4.如權(quán)利要求3所述的方法，包括在該本體中形成本體接點，該本體接點提供用于偏壓該第二隔絕井的偏壓端。
5.如權(quán)利要求4所述的方法，包括在該第一擴散區(qū)域及該本體接點之間形成共同連接。
6.如權(quán)利要求1所述的方法，包括在該柵極的該第二側(cè)上形成阻擋間隔件，該阻擋間隔件在該第二擴散區(qū)域及該柵極的該第二側(cè)之間提供距離Ds，以增加該本體及該第二擴散區(qū)域之間的漂移區(qū)域的距離。
7.如權(quán)利要求1所述的方法，其中，該器件區(qū)域包括以指狀形式排列的多個晶體管。
8.一種器件的形成方法，包括在器件區(qū)域中設(shè)置制備有第一隔絕井及第二隔絕井的襯底，其中，該第二隔絕井布設(shè)在該第一隔絕井內(nèi)；在該第二隔絕井內(nèi)形成漂移井；在該器件區(qū)域中，在該襯底上形成晶體管的柵極，該柵極具有第一側(cè)及第二側(cè)； 在該柵極的該第一側(cè)附近的該襯底中，形成晶體管的本體，其中，形成該本體是自行對準(zhǔn)至該柵極的自行對準(zhǔn)形成工藝，其中，該本體在該柵極下方具有下露部份，該下露部份具有長度L，該長度L由該自行對準(zhǔn)形成工藝所決定；以及在該柵極的該第一側(cè)及第二側(cè)附近形成第一擴散區(qū)域及第二擴散區(qū)域，該第一擴散區(qū)域位于該本體內(nèi)，且該第二擴散區(qū)域位于該漂移井內(nèi)。
9.如權(quán)利要求8所述的方法，包括在該漂移井中形成本體連接器，該本體連接器將該本體耦接至該第二隔絕井。
10.如權(quán)利要求9所述的方法，包括形成本體接點，該本體接點提供偏壓信號，以偏壓該第二隔絕井。
11.如權(quán)利要求10所述的方法，其中，該本體接點及該第一擴散區(qū)域共同耦接在一起。
12.如權(quán)利要求8所述的方法，包括在該柵極的第二側(cè)上形成阻擋間隔件，該阻擋間隔件在該第二擴散區(qū)域及該柵極的第二側(cè)之間提供距離Ds，以增加該本體及該第二擴散區(qū)域之間的漂移區(qū)域的距離。
13.如權(quán)利要求12所述的方法，包括在該漂移井中形成本體連接器，該本體連接器將該本體耦接至該第二隔絕井。
14.如權(quán)利要求13所述的方法，包括形成本體接點，該本體接點提供偏壓信號，以偏壓該第二隔絕井。
15.如權(quán)利要求14所述的方法，其中，該本體接點及該第一擴散區(qū)域共同耦接在一起。
16.一種器件，包括 襯底，其定義有器件區(qū)域；晶體管，位在該器件區(qū)域中，其中，該晶體管包含 柵極，具有第一側(cè)及第二側(cè)；第一擴散區(qū)域，位在該柵極的第一側(cè)附近的器件區(qū)域中；第二擴散區(qū)域，位在該柵極的第二側(cè)附近的器件區(qū)域中，其中，該第一擴散區(qū)域及該第二擴散區(qū)域包括第一極性類型摻雜物；自行對準(zhǔn)本體，布設(shè)在該襯底中，鄰近該柵極的第一側(cè)，該本體包括第二極性類型摻雜物，該自行對準(zhǔn)本體包圍該第一擴散區(qū)域，該自行對準(zhǔn)本體在該柵極下方具有下露部份，該下露部份的長度為L ；漂移井，位在該襯底中，該漂移井具有該第一極性類型摻雜物，且包圍至少一部份該本體及該第二擴散區(qū)域；第二隔絕井，位在該襯底中，包圍該漂移井，該第二隔絕井具有第二極性類型摻雜物；以及本體連接器，具有第二極性類型摻雜物，且與該本體及該第二隔絕井連通。
17.如權(quán)利要求16所述的器件，包括位在該襯底中的第一隔絕井，該第一隔絕井具有第一極性類型摻雜物，且包圍該第二隔絕井，其中，該第一隔絕井及該第二隔絕井將該器件及該襯底隔絕。
18.如權(quán)利要求17所述的器件，包括具有第二極性類型摻雜物的本體接點，該本體接點連接至該第二隔絕井，用于偏壓該第二隔絕井。
19.如權(quán)利要求18所述的器件，其中，該本體接點及該第一擴散區(qū)域耦接至共同信號。
20.如權(quán)利要求16所述的器件，包括位在該柵極的第二側(cè)上的阻擋間隔件，該阻擋間隔件在該第二擴散區(qū)域及該柵極的第二側(cè)之間提供距離Ds，以增加該本體及該第二擴散區(qū)域之間的漂移區(qū)域的距離。
全文摘要
本發(fā)明提供一種器件，其在柵極的第一側(cè)上具有自行對準(zhǔn)本體。該自行對準(zhǔn)本體有助于達(dá)到低漏極-源極導(dǎo)通電阻(Rdson)所需的非常短的溝道長度。該自行對準(zhǔn)本體經(jīng)隔絕，能夠?qū)⒃摫倔w偏壓在不同的偏壓電位。該器件可經(jīng)組構(gòu)成為具有多個晶體管的指狀架構(gòu)，具有共同耦接在一起的源極、共同耦接在一起的柵極以及共同耦接在一起的漏極，以達(dá)到高驅(qū)動電流輸出。
文檔編號H01L29/10GK102456605SQ201110319709
公開日2012年5月16日 申請日期2011年10月13日 優(yōu)先權(quán)日2010年10月20日
發(fā)明者P·R·維爾馬 申請人:新加坡商格羅方德半導(dǎo)體私人有限公司