專利名稱：一種GaN基增強(qiáng)型MOSHFET器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種GaN增強(qiáng)型M0SHFET器件及其制備方法，尤其涉及一種在高溫大功率開關(guān)器件的GaN增強(qiáng)型M0SHFET器件及其制備方法。
背景技術(shù)：
半導(dǎo)體功率開關(guān)器件是電能傳輸和控制過程中所必需的功能元器件。而以GaN為代表的第三代半導(dǎo)體制成的功率開關(guān)器件，以其寬禁帶、高擊穿電場強(qiáng)度、高熱導(dǎo)率、高飽和電子漂移速度、異質(zhì)結(jié)界面二維電子氣濃度高等優(yōu)異的材料性能，與傳統(tǒng)Si基功率器件相比具有開關(guān)速度快、損耗低、耐熱溫度高等優(yōu)點(diǎn)，是下一代節(jié)能功率器件的理想替代品。對于GaN電力電子器件的商業(yè)化、實(shí)用化，為保證系統(tǒng)失效安全性，要求器件類型為增強(qiáng)(常關(guān))型。本發(fā)明涉及的高閾值電壓增強(qiáng)(常關(guān))型HFET不僅滿足保證失效安全的要求，同時可有效避免噪聲信號對系統(tǒng)的干擾。目前實(shí)現(xiàn)GaN基增強(qiáng)型器件主要有以下兩種種技術(shù)方案傳統(tǒng)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)及基于MGaN/GaN異質(zhì)結(jié)的肖特基柵、場效應(yīng)晶體管(HFET)。傳統(tǒng)的MOSFET這種技術(shù)方案在ρ型GaN層的源極及漏極區(qū)域，通過離子注入或者合金的方法，形成η+的接入?yún)^(qū)，同時在柵極加一定的正電壓，使MOS結(jié)構(gòu)工作在反型狀態(tài)， 在半導(dǎo)體P型GaN中靠近氧化層的界面處形成η型導(dǎo)電溝道，實(shí)現(xiàn)器件導(dǎo)通。傳統(tǒng)的MOSFET 對于提高閾值電壓，減小漏電流方面具有很大的優(yōu)勢。但是由于P型GaN較難實(shí)現(xiàn)，遷移率低以及存在離子注入損傷，傳統(tǒng)MOSFET也存在著導(dǎo)通電阻較大，電流密度較低等缺點(diǎn)?；贛GaN/GaN異質(zhì)結(jié)肖特基柵場效應(yīng)晶體管(HFET)實(shí)現(xiàn)增強(qiáng)型主要有兩種方法，即凹柵技術(shù)和F離子注入技術(shù)。凹柵技術(shù)和F離子注入技術(shù)在減小導(dǎo)通電阻，增大電流密度方面具有很大的優(yōu)勢，但是缺點(diǎn)也較為明顯。一凹柵技術(shù)和F離子注入技術(shù)用到的等離子體處理會造成晶格損傷，工藝重復(fù)性差，影響器件的穩(wěn)定性和可靠性；二 柵極漏電流很大，在柵壓達(dá)到閾值電壓后繼續(xù)增大柵壓時，漏電流迅速增大而使柵極失去對溝道的控制作用，不利于實(shí)現(xiàn)器件的大功率特性；三由于AKiaN/GaN異質(zhì)結(jié)具有很強(qiáng)的極化效應(yīng)， 在柵極不加任何電壓時，都可以在異質(zhì)結(jié)界面處形成高達(dá)1013cm-3的二維電子氣(2DEG)， 難以耗盡，所以通常閾值電壓都很低，在0 IV左右，無法有效避免關(guān)態(tài)時外界噪聲對系統(tǒng)的干擾，離實(shí)際應(yīng)用需要的閾值電壓3 5V還有一定差距。為了有效避免外界噪聲對系統(tǒng)的干擾，解決閾值電壓低的問題，科研人員提出了結(jié)合MOSFET和AWaN/GaN HFET 二者優(yōu)勢的混合型M0SHFET結(jié)構(gòu)，在柵極區(qū)域利用凹柵和 MOS結(jié)構(gòu)二者結(jié)合，實(shí)現(xiàn)了高的閾值電壓以及低的漏電流，同時在接入?yún)^(qū)利用AlGaN/GaN異質(zhì)結(jié)界面處產(chǎn)生的高濃度、高遷移率2DEG，低的導(dǎo)通電阻及高的電流密度?；旌闲蚆0SHFET 有效的結(jié)合了 MOSFET和AlGaN/GaN HFET 二者的優(yōu)勢，是比較理想的技術(shù)路線。但是，通常 M0SHFET的MOS結(jié)構(gòu)中，半導(dǎo)體層都是非摻雜的U-GaN層(實(shí)際表現(xiàn)為弱η型)，這樣的器件工作在積累區(qū)，閾值電壓離實(shí)際應(yīng)用要求的3 5V還有一定的距離；而且在實(shí)現(xiàn)增強(qiáng)型 M0SHFET的過程中用到的凹柵技術(shù)采用等離子體刻蝕的工藝，對晶格結(jié)構(gòu)造成損傷，增大溝道漏電流密度和導(dǎo)通電阻的同時降低了開態(tài)電流密度。

發(fā)明內(nèi)容
本發(fā)明的目的在于對現(xiàn)有技術(shù)進(jìn)行改進(jìn)，克服現(xiàn)有技術(shù)中的不足，提供一種GaN 基增強(qiáng)型M0SHFET器件及其制備方法。本發(fā)明結(jié)合M0SHFET高閾值電壓，低柵極漏電流的特性，并結(jié)合選擇區(qū)域二次生長技術(shù)，避免了刻蝕工藝對導(dǎo)電溝道的損傷，工藝簡單，可重復(fù)性好，提高了器件的穩(wěn)定性和可靠性。為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為設(shè)計(jì)一種GaN增強(qiáng)型MOSFET器件，該器件包括襯底及生長在襯底之上的外延層，其中，外延層由下往上依次包括應(yīng)力緩沖層及GaN 層。GaN層上設(shè)有一層ρ-GaN層和ρ-GaN層外側(cè)的異質(zhì)結(jié)構(gòu)勢壘層，GaN層上在柵極區(qū)域選擇生長一層P-GaN層，在接入?yún)^(qū)選擇生長一層異質(zhì)結(jié)構(gòu)勢壘層。ρ-GaN層及異質(zhì)結(jié)勢壘層表面形成一層絕緣介質(zhì)層，且在P-GaN層表面形成的絕緣介質(zhì)層為柵極區(qū)域，絕緣介質(zhì)層部分覆蓋異質(zhì)結(jié)構(gòu)勢壘層并在異質(zhì)結(jié)構(gòu)勢壘層未被覆蓋的表面形成源極區(qū)域和漏極區(qū)域，柵極區(qū)域蒸鍍柵極金屬，源漏極區(qū)域蒸鍍歐姆接觸金屬。異質(zhì)結(jié)構(gòu)勢壘層為AWaN、AlInN、AlInGaN、AlN材料中的一種或任意幾種組合，該異質(zhì)結(jié)構(gòu)勢壘層為非摻雜層或η型摻雜層；GaN層為高阻GaN層。絕緣介質(zhì)層為Si02、SiNx、A1203、AlN、Hf02、Mg0、k203、Ga203、AlHF0x、FSiON 中的一種或任意幾種組合。絕緣介質(zhì)層厚度可以控制在Inm lOOnm。歐姆接觸金屬為Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；柵極金屬為實(shí)現(xiàn)器件高閾值電壓的各種合金或金屬。柵極金屬為Ni/Au合金或Pt/Au合金或Pd/Au合金同時，本發(fā)明提供一種GaN增強(qiáng)型M0SHFET器件的制備方法，包括以下步驟
A、利用金屬有機(jī)化學(xué)氣相沉積或者分子束外延，在襯底上依次生長應(yīng)力緩沖層和GaN
層；
B、在GaN層上，通過等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積或者磁控濺鍍，均勻生長一層介質(zhì)層作為選擇生長掩膜層；
C、采用光刻技術(shù)，選擇性刻蝕掩膜層，保留接入?yún)^(qū)掩膜層；
D、利用金屬有機(jī)化學(xué)氣相沉積或者分子束外延，選擇生長ρ-GaN層；
E、干法刻蝕完成器件隔離后，利用濕法腐蝕去除接入?yún)^(qū)掩膜層，作為異質(zhì)結(jié)構(gòu)勢壘層的接觸界面；
F、通過等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積或者磁控濺鍍，在異質(zhì)結(jié)構(gòu)勢壘層接觸界面上沉積一層介質(zhì)層，作為選擇生長異質(zhì)結(jié)構(gòu)勢壘層的掩膜層；
G、采用光刻技術(shù)，選擇性刻蝕掩膜層，保留柵極區(qū)域掩膜層；
H、利用金屬有機(jī)化學(xué)氣相沉積或者分子束外延，選擇生長異質(zhì)結(jié)構(gòu)勢壘層；
I、利用濕法腐蝕去除柵極區(qū)域掩膜層，作為絕緣介質(zhì)層的接觸界面；
J、利用等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積，在接觸界面沉積上絕緣物質(zhì)，作為柵極絕緣層；K、采用光刻技術(shù)、濕法腐蝕或者干法刻蝕去除源極、漏極歐姆接觸區(qū)域的絕緣層物質(zhì)， 再蒸鍍上歐姆接觸金屬；
L、采用蒸鍍工藝，在柵極絕緣層上蒸鍍上柵極金屬。步驟B中，在GaN層表面可生長有AlN插入層。AlN插入層的厚度為0. 5nm 10nm。本方案首先使用了兩次掩膜技術(shù)，第一次通過掩膜，在柵極區(qū)域二次生長P-GaN 層，可以更進(jìn)一步增大M0SHFET的閾值電壓；然后通過第二次掩膜，在接入?yún)^(qū)二次生長異質(zhì)結(jié)構(gòu)勢壘層，可以增大M0SHFET接入?yún)^(qū)域的二維電子氣濃度，降低器件的導(dǎo)通電阻；其次在柵極區(qū)域，去除異質(zhì)結(jié)構(gòu)勢壘層二次生長掩膜后，通過等離子體增強(qiáng)化學(xué)氣相沉積，原子層沉積，物理氣相沉積等技術(shù)沉積上絕緣氧化物或其他絕緣物質(zhì)作為M0SHFET柵極絕緣層， 實(shí)現(xiàn)柵極絕緣隔離。結(jié)合兩種技術(shù)最終實(shí)現(xiàn)器件的常關(guān)特性。針對現(xiàn)有技術(shù)存在的問題，本發(fā)明提出了一種新型M0SHFET結(jié)構(gòu)，在柵極采用 P-GaN層作為MOS結(jié)構(gòu)的半導(dǎo)體層，使器件工作在MOS結(jié)構(gòu)的反型狀態(tài)，進(jìn)一步增大器件的閾值電壓；同時本發(fā)明采用選擇區(qū)域二次生長技術(shù)，在接入?yún)^(qū)選擇生長異質(zhì)結(jié)構(gòu)，形成高濃度、高遷移率的2DEG，降低M0SHFET導(dǎo)通電阻，增大電流密度；同時選擇生長技術(shù)也簡化了器件工藝，避免了刻蝕工藝對晶格造成損傷，提高了器件性能。與現(xiàn)有技術(shù)的增強(qiáng)型GaN基HFET器件相比，本發(fā)明采用了 p_M0S柵極技術(shù)和選擇區(qū)域二次生長技術(shù)。采用P-MOS柵極技術(shù)，在柵極區(qū)域沉積絕緣層，實(shí)現(xiàn)了器件溝道常關(guān)， 降低了柵極漏電流；并且P-GaN層的加入使MOS工作在反型區(qū)域，進(jìn)一步提高了器件的閾值電壓。選擇源漏區(qū)生長異質(zhì)結(jié)構(gòu)勢壘層，在接入?yún)^(qū)形成高濃度、高遷移率的2DEG，降低了接入?yún)^(qū)電阻，增大了器件電流密度；同時二次生長技術(shù)也簡化了器件工藝，避免了刻蝕工藝對晶格造成的損傷，提高了器件性能。


圖1為本發(fā)明GaN增強(qiáng)型M0SHFET及其制備方法的第一種結(jié)構(gòu)示意圖。圖2為本發(fā)明GaN增強(qiáng)型M0SHFET及其制備方法的第二種結(jié)構(gòu)示意圖。圖3為本發(fā)明GaN增強(qiáng)型M0SHFET及其制備方法的第三種結(jié)構(gòu)示意圖。圖4為本發(fā)明GaN增強(qiáng)型M0SHFET及其制備方法的第三種結(jié)構(gòu)示意圖。圖5A-L為本發(fā)明GaN增強(qiáng)型M0SHFET及其制備方法的工藝示意圖。
具體實(shí)施例方式以下結(jié)合附圖距離對本發(fā)明器件的詳細(xì)結(jié)構(gòu)和方法過程做進(jìn)一步的描述。實(shí)施例1本實(shí)施例如圖1給出了一種GaN增強(qiáng)型M0SHFET器件，其包括襯底1及在襯底1 上通過MOCVD或者M(jìn)BE生長的應(yīng)力緩沖層2及GaN層3，在GaN層3上，柵極區(qū)域選擇生長一層P-GaN層6，接入?yún)^(qū)選擇生長一層異質(zhì)結(jié)構(gòu)勢壘層10。第一次選擇生長柵極區(qū)域P-GaN 層6時，接入?yún)^(qū)被掩膜層5阻擋，第二次選擇生長接入?yún)^(qū)異質(zhì)結(jié)構(gòu)勢壘層10時，柵極區(qū)域被掩膜層9阻擋，柵極區(qū)域通過沉積形成有絕緣介質(zhì)層12，在源漏極接入?yún)^(qū)蒸鍍歐姆接觸金屬13，柵極區(qū)域絕緣介質(zhì)層上蒸鍍柵極金屬14。選擇生長異質(zhì)結(jié)構(gòu)勢壘層10的厚度需要控制到既能在GaN層界面形成足夠的2DEG濃度，又能降低源漏極歐姆接觸電阻和器件導(dǎo)通電阻。柵極絕緣介質(zhì)層12的厚度的控制，既要滿足柵極金屬14能很好的控制溝道的導(dǎo)電特性，也要保持良好的柵極絕緣性。實(shí)施例2如圖2所示，本實(shí)施例給出了一種GaN增強(qiáng)型M0SHFET器件的第二種結(jié)構(gòu)，它與實(shí)施例1的器件結(jié)構(gòu)大致相同，不同之處在于，選擇生長異質(zhì)結(jié)構(gòu)勢壘層15通過調(diào)制η型摻雜，進(jìn)一步降低源、漏區(qū)域歐姆接觸電阻，提高器件電流密度。實(shí)施例3如圖3所示，本實(shí)施例給出了一種GaN增強(qiáng)型M0SHFET器件的第三種結(jié)構(gòu)，它與實(shí)施例1的器件結(jié)構(gòu)大致相同，不同之處在于，GaN層3表面生長一層AlN插入層16。AlN插入層能有效提高溝道2DEG濃度及遷移率，提高器件導(dǎo)通電流密度。實(shí)施例4如圖4所示，本實(shí)施例給出了一種GaN增強(qiáng)型M0SHFET器件的第四種結(jié)構(gòu)，它與實(shí)施例1的器件結(jié)構(gòu)大致相同，不同之處在于，實(shí)施例4選擇生長異質(zhì)結(jié)構(gòu)勢壘層17，異質(zhì)結(jié)構(gòu)勢壘層17部分覆蓋住P-GaN層6，利于進(jìn)一步提高閾值電壓。實(shí)施例5圖5為生產(chǎn)實(shí)施例1所描述的GaN增強(qiáng)型M0SHFET器件制備方法的工藝流程示意圖，其工藝流程如下
Α、利用金屬有機(jī)化學(xué)氣相沉(MOCVD)積或者分子束外延(MBE)，在Si襯底或者SiC襯底或者藍(lán)寶石襯底1上依次生長應(yīng)力緩沖層2和高阻GaN層3 ；
B、在高阻GaN層3上，通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或原子層沉積(ALD) 或物理氣相沉積(PVD)或者磁控濺鍍，均勻生長一層介質(zhì)層作為選擇生長掩膜層4;
C、采用光刻技術(shù)，選擇性刻蝕掩膜層4，保留接入?yún)^(qū)掩膜層5；
D、利用金屬有機(jī)化學(xué)氣相沉積(MOCVD)或者分子束外延(MBE)，再生長p-GaN層6； Ε、干法刻蝕完成器件隔離后，利用濕法腐蝕法刻蝕接入?yún)^(qū)掩膜層5，顯出異質(zhì)結(jié)構(gòu)勢壘
層10的接觸界面7 ；
F、通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或原子層沉積(ALD)或物理氣相沉積 (PVD)或者磁控濺鍍，在接觸界面7上沉積一層介質(zhì)層8，作為選擇生長異質(zhì)結(jié)構(gòu)勢壘層10 的掩膜層；
G、采用光刻技術(shù)，選擇性刻蝕掩膜層8，保留柵極區(qū)域掩膜層9；
H、利用金屬有機(jī)化學(xué)氣相沉積(MOCVD)或者分子束外延(MBE)，再生長異質(zhì)結(jié)構(gòu)勢壘層10 ；
I、利用濕法腐蝕法刻蝕柵極區(qū)域掩膜層9，顯出絕緣介質(zhì)層12的接觸界面11；
J、利用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或原子層沉積(ALD)或物理氣相沉積 (PVD)，在接觸界面11沉積上絕緣物質(zhì)，作為柵極絕緣介質(zhì)層12 ；
K、采用光刻技術(shù)，濕法腐蝕或者干法刻蝕刻出源極、漏極歐姆接觸區(qū)域的絕緣層物質(zhì)， 再蒸鍍上歐姆接觸金屬13 ；
L、采用蒸鍍工藝，在柵極絕緣層上蒸鍍上柵極金屬14。
權(quán)利要求
1.一種GaN增強(qiáng)型M0SHFET器件，包括襯底(1)及生長于襯底(1)之上的外延層，其特征在于，外延層由下往上依次包括應(yīng)力緩沖層( 及GaN層(3)，GaN層( 上設(shè)有一層 P-GaN B (6)和p-GaN層(6)外側(cè)的異質(zhì)結(jié)構(gòu)勢壘層(10)，ρ-GaN層(6)和異質(zhì)結(jié)構(gòu)勢壘層(10)表面形成一層絕緣介質(zhì)層(12)，且在p-GaN層(6)表面形成的絕緣介質(zhì)層(12)為柵極區(qū)域，絕緣介質(zhì)層(12)部分覆蓋異質(zhì)結(jié)構(gòu)勢壘層(10)并在異質(zhì)結(jié)構(gòu)勢壘層(10)未被覆蓋的表面形成源極區(qū)域和漏極區(qū)域，源、漏區(qū)域上蒸鍍歐姆接觸金屬(13)，柵極區(qū)域蒸鍍柵極金屬(14)。
2.根據(jù)權(quán)利要求1所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，p-GaN層(6)厚度在 Inm 20nm之間。
3.根據(jù)權(quán)利要求1所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，異質(zhì)結(jié)構(gòu)勢壘層(10) 的材料AlGaN、AlInN、AlInGaN、AlN中的一種或任意幾種組合，該異質(zhì)結(jié)構(gòu)勢壘層為非摻雜層或η型摻雜層；GaN層(3)為高阻GaN層。
4.根據(jù)權(quán)利要求1所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，該絕緣介質(zhì)層(12) 為 Si02、SiNx、A1203、AlN、HfO2、Mg0、k203、(ia203、AlHF0x、HFSiON 中的一種或任意幾種。
5.根據(jù)權(quán)利要求1所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，絕緣介質(zhì)層厚度在 Inm IOOnm之間。
6.根據(jù)權(quán)利要求1 5任一項(xiàng)所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，歐姆接觸金屬(13)為Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；柵極金屬(14) 為為Ni/Au合金或Pt/Au合金或Pd/Au合金。
7.根據(jù)權(quán)利要求1 5任一項(xiàng)所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，所述異質(zhì)結(jié)構(gòu)勢壘層厚度大于P-GaN層，并部分覆蓋p-GaN層。
8.根據(jù)權(quán)利要求1 5任一項(xiàng)所述的GaN增強(qiáng)型M0SHFET器件，其特征在于，GaN層 (3)表面還設(shè)有一層AlN插入層。
9.一種GaN增強(qiáng)型M0SHFET器件的制備方法，其特征在于，使用了兩次掩膜技術(shù)來制作柵極區(qū)域、源極區(qū)域和漏極區(qū)域，通過第一次掩膜，在襯底上二次生長P-GaN層形成柵極區(qū)域，可以更進(jìn)一步增大M0SHFET的閾值電壓；然后通過第二次掩膜，在接入?yún)^(qū)二次生長異質(zhì)結(jié)構(gòu)勢壘層，形成源極區(qū)域和漏極區(qū)域。
10.根據(jù)權(quán)利要求9所述的GaN增強(qiáng)型M0SHFET器件的制備方法，其特征在于，具體包括以下步驟A、利用金屬有機(jī)化學(xué)氣相沉積或者分子束外延，在襯底上依次生長應(yīng)力緩沖層(2)和 feiN層⑶；B、在GaN層C3)上，通過等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積或者磁控濺鍍，均勻生長一層介質(zhì)層作為選擇生長掩膜層；C、采用光刻技術(shù)，選擇性刻蝕掩膜層G)，保留接入?yún)^(qū)掩膜層(5)；D、利用金屬有機(jī)化學(xué)氣相沉積或者分子束外延，選擇生長P-GaN層(6)；E、干法刻蝕完成器件隔離后，利用濕法腐蝕去除接入?yún)^(qū)掩膜層(5)，作為異質(zhì)結(jié)構(gòu)勢壘層(10)的接觸界面(7)；F、通過等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積或者磁控濺鍍，在接觸界面(7)上沉積一層介質(zhì)層(8)，作為選擇生長異質(zhì)結(jié)構(gòu)勢壘層的掩膜層；G、采用光刻技術(shù)，選擇性刻蝕掩膜層(8)，保留柵極區(qū)域掩膜層(9)；H、利用金屬有機(jī)化學(xué)氣相沉積或者分子束外延，選擇生長異質(zhì)結(jié)構(gòu)勢壘層(10)；I、利用濕法腐蝕去除柵極區(qū)域掩膜層(9)，作為絕緣介質(zhì)層(12)的接觸界面(11)； J、利用等離子體增強(qiáng)化學(xué)氣相沉積或原子層沉積或物理氣相沉積，在接觸界面(11)沉積上絕緣物質(zhì)，作為柵極絕緣層；K、采用光刻技術(shù)，濕法腐蝕或者干法刻蝕去除源極、漏極歐姆接觸區(qū)域的絕緣層物質(zhì)， 再蒸鍍上歐姆接觸金屬(13)；L、采用蒸鍍工藝，在柵極絕緣層上蒸鍍上柵極金屬(14)。
全文摘要
本發(fā)明涉及GaN增強(qiáng)型MOSHFET器件及其制備方法。該器件包括襯底及生長在襯底上的外延層，其中，外延層由下往上依次包括應(yīng)力緩沖層及GaN層，GaN層上在柵極區(qū)域選擇生長一層p-GaN層，在接入?yún)^(qū)選擇生長一層異質(zhì)結(jié)構(gòu)勢壘層。p-GaN層及異質(zhì)結(jié)構(gòu)勢壘層表面形成一層絕緣介質(zhì)層，且在p-GaN層表面形成的絕緣介質(zhì)層上為柵極區(qū)域，柵極區(qū)域蒸鍍柵極金屬，源漏極區(qū)域蒸鍍歐姆接觸金屬。本發(fā)明采用選擇區(qū)域生長技術(shù)，有效降低接入?yún)^(qū)電阻，提高器件電流特性；在柵極區(qū)域生長p-GaN層，增大閾值電壓。同時選擇區(qū)域生長技術(shù)可以避免刻蝕對晶格造成損傷而影響器件性能。
文檔編號H01L29/78GK102368501SQ20111032188
公開日2012年3月7日 申請日期2011年10月20日 優(yōu)先權(quán)日2011年10月20日
發(fā)明者劉揚(yáng), 姚堯, 張佰君 申請人:中山大學(xué)