專利名稱：用于半導(dǎo)體器件的間隔元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于半導(dǎo)體器件的間隔元件。
背景技術(shù)：
隨著技術(shù)節(jié)點(diǎn)的縮小，按比例縮小了半導(dǎo)體器件如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETs)并且集成電路(IC)的器件的數(shù)量增加。因此，ICs的柵極結(jié)構(gòu)之間的間隔降低(如柵極陣列中的節(jié)距變得更緊)。在形成這種IC的方法中，介電層如層間電介質(zhì)(ILD) 形成在襯底上并且填充在相鄰柵極之間的區(qū)域中。然而，當(dāng)柵極的布置變得更密和具有更小的間隔，ILD層通常不能有效地填充在相鄰柵極結(jié)構(gòu)之間的區(qū)域中。例如，ILD層中可能會形成空洞。另外，隨著器件按比例縮小，接觸件與柵極結(jié)構(gòu)和/或其它晶體管部件如源極 /漏極區(qū)域的對齊可能變得更困難。用于形成接觸件的通孔可能會偏移使得蝕刻工藝蝕刻穿過源極/漏極區(qū)域(如低劑量漏極)。這會引發(fā)結(jié)漏。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)的缺陷，本發(fā)明提供了一種半導(dǎo)體器件，包括半導(dǎo)體襯底；第一柵極堆疊件，所述第一柵極堆疊件設(shè)置在所述半導(dǎo)體襯底上；第一間隔元件，所述第一間隔元件鄰接所述第一柵極堆疊件；和第二間隔元件，所述第二間隔元件鄰近所述第一間隔元件， 其中所述第二間隔元件包括氧化硅；和第一凸起的源極/漏極區(qū)域，所述第一凸起的源極/ 漏極區(qū)域橫向地接觸所述第二間隔元件的側(cè)壁。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述半導(dǎo)體襯底包括位于所述第一凸起的源極/漏極區(qū)域下方的硅鍺(SiGe)部件。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一凸起的源極/漏極區(qū)域包括外延娃。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一源極/漏極區(qū)域和所述第一柵極堆疊件是P金屬氧化物半導(dǎo)體(PM0Q晶體管的部分。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一柵極堆疊件包括高k電介質(zhì)和金屬柵極電極。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一間隔元件具有第一高度并且所述第二間隔元件具有第二高度，而且所述第一高度大于所述第二高度。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第一間隔元件包括氮化硅。根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括接觸件，所述接觸件設(shè)置在所述襯底上并且與所述第一凸起的源極/漏極區(qū)域連接，其中所述接觸件包括與所述第二間隔元件的分界面。根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括第二柵極堆疊件，所述第二柵極堆疊件設(shè)置在所述半導(dǎo)體襯底上并且與所述柵極堆疊件間隔一定距離；第三間隔元件，所述第三間隔元件鄰接所述第二柵極堆疊件；和第四間隔元件，所述第四間隔元件鄰近所述第三間隔元件；第二凸起的源極和第二凸起的漏極，所述第二凸起的源極和所述第二凸起的漏極橫向上接觸所述第四間隔元件；和層間介電層，所述層間介電層覆蓋所述第一柵極堆疊件和所述第二柵極堆疊件。根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括隔離部件，設(shè)置在所述半導(dǎo)體襯底中的所述隔離部件插入所述第一柵極堆疊件和所述第二柵極堆疊件之間，其中所述第一柵極堆疊件是PMOS器件的柵極并且所述第二柵極堆疊件是NMOS器件的柵極。根據(jù)本發(fā)明所述的一種半導(dǎo)體器件，包括柵極堆疊件，所述柵極堆疊件設(shè)置在半導(dǎo)體襯底上，其中所述柵極堆疊件包括與所述半導(dǎo)體襯底接合的第一表面和處于所述第一表面對面的第二表面和第一側(cè)壁和第二側(cè)壁；第一間隔元件，所述第一間隔元件鄰接所述柵極堆疊件的所述第一側(cè)壁和所述第二側(cè)壁，其中所述第一間隔元件的高度從所述柵極堆疊件的所述第一表面延伸到所述柵極堆疊件的所述第二表面；第二間隔元件，所述第二間隔元件鄰接所述第一間隔元件的側(cè)壁，其中所述第二間隔元件的高度小于所述第一間隔元件的高度；和源極/漏極區(qū)域，所述源極/漏極區(qū)域鄰接所述第二間隔元件。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述源極/漏極區(qū)域是凸起的源極/漏極區(qū)域，并且其中所述凸起的源極/漏極區(qū)域覆蓋至少硅區(qū)域或硅鍺(SiGe)區(qū)域之一。根據(jù)本發(fā)明所述的半導(dǎo)體器件，還包括接觸蝕刻停止層，所述接觸蝕刻停止層接合所述第一間隔元件和所述第二間隔元件。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第二間隔元件包括比第二側(cè)壁長的第一側(cè)壁，其中所述第一側(cè)壁鄰接所述第一間隔元件。根據(jù)本發(fā)明所述的半導(dǎo)體器件，其中所述第二間隔元件的寬度在約7nm和約IOnm 之間。根據(jù)本發(fā)明所述的一種制造半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成柵極堆疊件；鄰近所述柵極堆疊件形成第一間隔元件；實(shí)施外延工藝以形成凸起的源極和凸起的漏極；在所述半導(dǎo)體襯底上形成氧化硅層；蝕刻所述氧化硅層以提供第二間隔元件，所述第二間隔元件鄰接所述第一間隔元件和所述凸起的源極或所述凸起的漏極。根據(jù)本發(fā)明所述的方法，還包括在所述襯底上沉積層間電介質(zhì)(ILD)；和蝕刻所述ILD以形成通孔；和在所述通孔中形成接觸件。根據(jù)本發(fā)明所述的方法，其中形成所述接觸件包括使用所述第二間隔元件作為蝕
刻停止層。根據(jù)本發(fā)明所述的方法，其中所述蝕刻所述氧化硅層以提供所述第二間隔元件包括提供比所述第二間隔元件的第二側(cè)壁長的所述第二間隔元件的第一側(cè)壁，其中所述第一側(cè)壁鄰接所述第一間隔元件并且所述第二側(cè)壁鄰接所述凸起的源極區(qū)域。根據(jù)本發(fā)明所述的方法，還包括在所述半導(dǎo)體襯底上形成接觸蝕刻停止層，其中所述CESL具有接合所述第一間隔元件的橫向側(cè)壁的第一區(qū)域和接合所述第二間隔元件的橫向側(cè)壁的第二區(qū)域。


當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。圖1是根據(jù)本發(fā)明的各個方面的半導(dǎo)體器件的橫截面視圖。圖2是根據(jù)本發(fā)明的各個方面的處于制造的后續(xù)階段的半導(dǎo)體器件的實(shí)施例的橫截面視圖。圖3是根據(jù)本發(fā)明的各個方面的包括多個柵極堆疊件的半導(dǎo)體器件的實(shí)施例的橫截面視圖。圖4是根據(jù)本發(fā)明的各個方面的處于制造的后續(xù)階段的包括多個柵極堆疊件的半導(dǎo)體器件的實(shí)施例的橫截面視圖。圖5是根據(jù)本發(fā)明的各個方面的處于制造的后續(xù)階段的包括多個柵極堆疊件的半導(dǎo)體器件的可替換實(shí)施例的橫截面視圖。圖6是根據(jù)本發(fā)明示出形成半導(dǎo)體器件的方法的實(shí)施例的流程圖。
具體實(shí)施例方式據(jù)了解為了實(shí)施各個實(shí)施例的不同部件，以下公開提供了許多不同的實(shí)施例或?qū)嵗Ｒ韵旅枋鲈筒贾玫奶囟ㄊ纠院喕景l(fā)明。當(dāng)然這些僅僅是實(shí)例并不打算限定。 再者，本發(fā)明可在各個示例中重復(fù)參照數(shù)字和/或字母。該重復(fù)是為了簡明和清楚，而且其本身沒有規(guī)定所述各種實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。再者，以下本發(fā)明中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實(shí)施例，并且也可包括其中額外的部件形成插入到第一部件和第二部件中的實(shí)施例，使得第一部件和第二部件不直接接觸。圖1是根據(jù)本發(fā)明的各個方面構(gòu)造的半導(dǎo)體器件100的橫截面。半導(dǎo)體器件100 包括半導(dǎo)體襯底102和形成在襯底上的柵極堆疊件104。在實(shí)例中，襯底102是結(jié)晶結(jié)構(gòu)的硅襯底(如晶圓)。取決于設(shè)計(jì)需求，襯底102可以包括各種摻雜的配置(如ρ-型襯底或 η-型襯底)。襯底102的其它實(shí)例包括其它元素半導(dǎo)體如鍺和金剛石；化合物半導(dǎo)體如碳化硅，砷化鎵，砷化銦，或磷化銦；和/或其它合適的組分。襯底102可以可選地包括外延層 (印i層)，可以被應(yīng)變以提高性能，和/或可以包括硅上絕緣體(SOI)結(jié)構(gòu)。柵極堆疊件104 包括柵極介電層和柵極電極。也可以在柵極堆疊件104中提供一個或多個其它層，如界面層，覆蓋層等。在實(shí)施例中，柵極堆疊件104包括高k介電材料層和形成在高k介電層上的導(dǎo)電層(如柵極電極)。導(dǎo)電層可以包括多晶硅，11，11隊(duì)13隊(duì)13，1^(，1^51隊(duì)1，顆，10隊(duì) MoON, RuO2,和/或其它合適的材料。通過物理氣相沉積(PVD)，化學(xué)氣相沉積(CVD)，原子層沉積(ALD)，電鍍，和/或其它合適的工藝形成一個或多個層。在實(shí)施例中，柵極堆疊件104 是具有一個或多個犧牲層的(如是虛擬柵極)。柵極堆疊件104可以包括柵極電介質(zhì)如氧化硅，氮化硅，氮氧化硅，和/或其它合適的材料。在實(shí)施例中，柵極堆疊件104包括高k柵極電介質(zhì)如金屬氧化物，金屬氮化物，金屬硅酸鹽，過渡金屬氧化物，過渡金屬氮化物，過渡金屬硅酸鹽，金屬氮氧化物，金屬鋁酸鹽，硅酸鋯，鋁酸鋯，這些的組合，或其它合適的成分。 示例性高k電介質(zhì)包括氧化鉿(HfO2)，鉿硅氧化物(HfSiO)，鉿硅氮氧化物(HfSiON)，鉿鉭氧化物(HfTaO)，鉿鈦氧化物(HfTiO)，鉿鋯氧化物(Hf7r0)，這些的組合，和/或其它合適的材料?？蛇x地，高k電介電層可以包括其它高k電介質(zhì)如LaO，A10, ZrO, TiO, Ta2O5, Y2O3, SrTiO3(STO)，BaTiO3 (BTO)，BaZrO, HfLaO, HfSiO, LaSiO, AlSiO, (Ba, Sr) TiO3 (BST)，Al2O3,Si3N4，和/或其它合適的材料。半導(dǎo)體器件102也包括形成在襯底中并且分布在柵極堆疊件104兩側(cè)的源極區(qū)域和漏極區(qū)域106。源極和漏極區(qū)域106包括低摻雜區(qū)域106a?？梢允褂秒x子注入，擴(kuò)散，和 /或其它合適的工藝形成源極和漏極區(qū)域106。在實(shí)施例中，源極和漏極區(qū)域106包括使用合適的工藝生長的SiGe區(qū)域。所述源極/漏極區(qū)域只是示例性的并且在可替換的實(shí)施例中可以包括任何通過合適的方法形成的輕摻雜源極/漏極區(qū)域和/或重?fù)诫s源極/漏極區(qū)域，根據(jù)所需的晶體管配置來選擇。半導(dǎo)體器件100還包括排布在柵極堆疊件104側(cè)壁上的第一柵極間隔108。第一柵極間隔108可以用于限定一部分源極/漏極區(qū)域106。特別地，在實(shí)施例中，第一柵極間隔108限定低劑量注入?yún)^(qū)域106a(如低劑量漏極，Idd)。限定源極/漏極區(qū)域之后，可以回蝕刻第一柵極間隔108。在實(shí)施例中，第一柵極間隔108是氮化硅。其它示例性的成分包括氧化硅，碳化硅，氮氧化硅，這些的組合，或其它合適的材料。 第一柵極間隔108的典型形成方法包括沉積介電材料和隨后各向異性地回蝕刻材料。第一柵極間隔108可以具有多層結(jié)構(gòu)。在實(shí)施例中，第一柵極間隔108包括不同的層使得不同的層/部分提供不同的功能，例如作為在替換柵極工藝中使用的柵極元件的外壁，限定低劑量源極/漏極區(qū)域，和/或形成凸起的源極/漏極區(qū)域(如對齊)。在一個或多個這些實(shí)施例中，在形成第二間隔元件110之前，可以隨后除去一部分第一柵極間隔108，以下進(jìn)行討論。半導(dǎo)體器件100也包括第二間隔元件110。如圖1所示，第二間隔元件110緊靠第一柵極間隔并且延伸到柵極堆疊件104的高度的一部分。換句話說，第二間隔元件110緊靠第一柵極間隔108的側(cè)壁(如“D形”側(cè)壁)。在實(shí)施例中，第二間隔元件110是氧化硅。 在實(shí)施例中，第二間隔元件110具有約7nm和約IOnm之間的寬度wl。在實(shí)施例中，第一柵極間隔108具有約14nm的寬度(在回蝕刻源極/漏極區(qū)域(如低劑量區(qū)域和/或凸起的源極/漏極區(qū)域)的形成之后)?？梢酝ㄟ^沉積介電材料(如二氧化硅)形成第二間隔元件110和各向異性地回蝕刻材料以形成間隔形狀?，F(xiàn)參考圖2，示出了半導(dǎo)體器件200。如以上關(guān)于圖1所述，器件200包括半導(dǎo)體襯底102，源極/漏極區(qū)域106，柵極堆疊件104，和第一柵極間隔108。器件200還包括第二間隔元件110。如圖2所示，第二間隔元件110插入第一柵極間隔108和部件202之間。在實(shí)施例中，部件202是凸起的源極/漏極區(qū)域。部件202可以是覆蓋在襯底102 (如其中形成了源極/漏極)上的外延層。在實(shí)施例中，部件202覆蓋硅和/或硅鍺源極/漏極區(qū)域。 在實(shí)施例中，部件202包括接觸件區(qū)域。例如，在實(shí)施例中，部件202包括硅化物層。硅化物層可以包括硅化物，如硅化鎳，硅化鈷，硅化鎢，硅化鉭，硅化鈦，硅化鉬，硅化鉺，硅化鈀， 和/或這些的組合。硅化物層可以形成在源極漏極部件(包括凸起的部件)上以降低接觸件電阻。可以通過包括沉積金屬層，退火金屬層使得金屬層能夠與硅反應(yīng)從而形成硅化物， 和隨后除去未反應(yīng)的金屬層的工藝來形成硅化物。蝕刻停止層(ESL) 204可選地形成在柵極堆疊件104的頂部上和間隔108和110的側(cè)壁上。在實(shí)施例中，ESL204是接觸蝕刻停止層(CESL)?？梢杂糜谛纬蒃SL204的材料的實(shí)例包括氮化硅，氧化硅，氮氧化硅，和/或其它合適的材料。可以通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝和/或其它本領(lǐng)域公知的沉積或氧化工藝形成ESL204。ESL204與第一柵極間隔108和第二間隔元件110具有直接的界面(如接觸)。
層間介質(zhì)(ILD或特別地稱為ILD0)層206形成在柵極堆疊件104的頂部上并且覆蓋ESL (如CESL)204?？梢酝ㄟ^化學(xué)氣相沉積(CVD)，高密度等離子體CVD，旋涂方法，濺射，和/或其它合適的方法形成ILD層206。ILD層206的示例性成分包括氧化硅，氮氧化硅，低k材料，四乙氧基硅烷(TE0Q氧化物，未摻雜的硅玻璃，或摻雜的氧化硅如硼磷硅酸鹽玻璃(BPSG)，熔融石英玻璃(FSG)，磷硅酸鹽玻璃(PSG)，硼摻雜的硅玻璃(BSG)，和/或其它合適的材料。在實(shí)施例中，ILD層206是高密度等離子體(HDP)電介質(zhì)。在實(shí)施例中，部件202是形成在半導(dǎo)體襯底102上的凸起的源極和漏極部件，并且橫向地接觸第二間隔元件110的側(cè)壁。在柵極間隔108和/或間隔元件110形成之后，通過外延工藝形成凸起的源極和漏極部件202。在一個實(shí)施例中，凸起的源極和漏極部件是硅并且通過硅外延工藝形成使得硅以晶體形式形成在源極和漏極106上。在一個實(shí)例中，凸起的源極和漏極具有在約50埃和約100埃范圍內(nèi)的厚度。如圖2所示，部件202，第二間隔元件110，和第一柵極間隔108組合在一起提供外廓208。輪廓208限定被ILD層206覆蓋的柵極堆疊件104的輪廓。輪廓208提供了改進(jìn)的輪廓，通過所述改進(jìn)的輪廓ILD層206可以沉積在襯底102上。相反地，如果沒有第二間隔元件110，得到的輪廓可能是尖銳和陡峭的，產(chǎn)生可能很難使用材料去填充的具有高縱橫比的拐角區(qū)域。例如，通常器件200包括多個柵極堆疊件如柵極堆疊件104，其中一些非常鄰近。輪廓208使得ILD層208填充在柵極堆疊件之間而不產(chǎn)生空洞，所述空洞可能會由填充高縱橫比部件時的加工難度導(dǎo)致。類似于器件100，器件200可以是在集成電路加工過程中制造的中間器件，或所述集成電路的一部分，所述集成電路可以包括存儲單元和/或邏輯電路，無源部件如電阻器， 電容器和感應(yīng)器，和有源部件如P溝道場效應(yīng)晶體管(PFET)，N溝道FET (NFET)，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q晶體管，雙極晶體管，高壓晶體管，高頻晶體管，其它存儲單元，和這些的組合。現(xiàn)參考圖3，示出的是包括NMOS晶體管區(qū)域30 和PMOS晶體管區(qū)域302b的器件 300。NMOS柵極堆疊件10 和PMOS柵極堆疊件104b形成在半導(dǎo)體襯底102上并且分別在匪OS晶體管區(qū)域30 和PMOS晶體管區(qū)域302b中。在實(shí)施例中，NMOS晶體管區(qū)域30 包括形成在襯底102中的ρ阱而且PMOS晶體管區(qū)域302b包括形成在襯底102中的η阱。隔離部件304插入到區(qū)域中。隔離部件304可以是淺溝槽隔離(STI)部件和/或其它合適的隔離部件。NMOS柵極堆疊件10 和PMOS柵極堆疊件104b可以與以上關(guān)于圖1所述的柵極堆疊件104基本相似。半導(dǎo)體器件300還包括通過一個或多個離子注入工藝形成在襯底102上的LDD區(qū)域106a并且所述LDD區(qū)域106a與相關(guān)的柵極堆疊件對齊，分別為NMOS晶體管和PMOS晶體管進(jìn)行這些工藝。另外，硅鍺(SiGe)部件306通過外延工藝形成在襯底的PMOS晶體管區(qū)域上使得 SiGe部件可以以結(jié)晶態(tài)形成在硅襯底上。因此，可以在PMOS晶體管中獲得應(yīng)變的溝道從而提高載體遷移率和提高器件性能。(當(dāng)形成SiGe部件時，NMOS晶體管區(qū)域30 可以被圖案化的掩模層保護(hù)。)在實(shí)施例中，通過蝕刻工藝使PMOS晶體管區(qū)域302b中的源極和漏極區(qū)域106凹陷，然后對凹陷的源極和漏極區(qū)域?qū)嵤㏒iGe外延工藝。在這種情況下，源極和漏極106包括SiGe區(qū)域306。
如以上關(guān)于圖2所述，凸起的部件202排布在襯底102上。部件202可以提供凸起的源極和凸起的漏極部件。在實(shí)施例中，凸起的源極和漏極通過外延工藝形成。在一個實(shí)施例中，凸起的源極和漏極具有硅并且通過硅外延工藝形成使得硅以結(jié)晶形式形成在第一源極和第一漏極上。在實(shí)施例中，部件202包括硅化物層。在實(shí)施例中，PMOS晶體管區(qū)域的部件202是覆蓋包括SiGe部件的源極和漏極區(qū)域106的硅化物區(qū)域。半導(dǎo)體器件300還包括排布在每個柵極堆疊件104的側(cè)壁上的第一柵極間隔108。 在實(shí)施例中，第一柵極間隔108形成在柵極堆疊件104的側(cè)壁上，然后重?fù)诫s源極源極和漏極106通過一個或多個離子注入工藝形成在襯底中并且與第一柵極間隔108對齊，分別為 NMOS晶體管和PMOS晶體管進(jìn)行這些工藝。在實(shí)施例中，第一柵極間隔108形成在柵極堆疊件104的側(cè)壁上，然后部件202形成(凸起的源極漏極區(qū)域)并且與第一柵極間隔108對齊；可以分別為NMOS晶體管和PMOS晶體管進(jìn)行這些工藝。在一個或多個這些工藝之后，可以回蝕刻第一柵極間隔108使得在第一柵極間隔108和部件202和/或重?fù)诫s源極和漏極 106之間提供間隙。間隔元件110可以形成在所述間隙中。器件300還包括ESL204和ILD層206。器件300的ESL204和ILD層206可以與以上關(guān)于圖2所討論的基本相似。器件300的間隔元件110可以與以上關(guān)于圖1和圖2所討論的基本相似。間隔元件110提供改進(jìn)的輪廓308。改進(jìn)的輪廓308使得ILD層206更容易地填充在柵極堆疊件 204之間?？梢宰⒁獾奖M管示出為NMOS和PMOS晶體管，但是可以提供相似的效益給相鄰的NMOS晶體管，相鄰的PMOS晶體管等。由于間隔元件110的存在，提供了改進(jìn)的輪廓308。 改進(jìn)的輪廓308可以提供降低的縱橫比給ESL204和/或ILD層206。器件300形成之后可以進(jìn)行各種后續(xù)工藝。例如，可以對ILD層206實(shí)施化學(xué)機(jī)械拋光(CMP)使得一部分柵極堆疊件104暴露；可以使用金屬柵極替換柵極堆疊件104中的一個或多個虛擬層。作為另一個實(shí)例，多層互連(MLI)結(jié)構(gòu)可以形成，其可以包括以下參考圖4和圖5所述的接觸孔和插塞的形成?，F(xiàn)參考圖4，示出的是處于后續(xù)加工階段的半導(dǎo)體器件300，現(xiàn)示出為器件400，使得接觸件402形成在襯底102上。接觸件402提供互連給源極/漏極區(qū)域106和柵極結(jié)構(gòu) 104。在實(shí)施例中，接觸件402提供互連給部件202的凸起的源極和漏極區(qū)域。接觸件402 是器件300的多層互連(MLI)結(jié)構(gòu)的一部分。多層互連包括垂直的互連如包括接觸件402 的傳統(tǒng)通孔或接觸件，和水平互連如金屬線。各種互連部件可以使用各種導(dǎo)電材料包括銅， 鎢和硅化物。在一個實(shí)例中，使用鑲嵌工藝形成多層互連結(jié)構(gòu)。在實(shí)施例中，通過在使用蝕刻停止層204的ILD層206中蝕刻接觸件孔形成接觸件402。然后用導(dǎo)電材料如鎢填充接觸件孔從而形成接觸件插塞?，F(xiàn)參照圖5，示出的是除了一個或多個接觸件402偏移，與器件400基本相似的器件500。偏移的發(fā)生可能是正常的和/或不正常的加工條件和/或工藝控制偏差的結(jié)果。 當(dāng)部件如柵極堆疊件104的節(jié)距減少時，偏移可能變得更容易發(fā)生和/或更難控制。特別地，接觸件40 和402b示出接觸件的偏移使得接觸件以偏離中心的方式(如向著柵極堆疊件104)與部件202交界。接觸件40 和402b與間隔元件110交界(直接接觸)。如上所述，間隔元件110填充第一柵極間隔108和部件202(如外延區(qū)域)之間的空隙。因此， 間隔元件110為接觸件40 和402b的形成提供蝕刻停止。因此，接觸件40 和402b是自對齊的?，F(xiàn)參考圖6，示出的是形成半導(dǎo)體器件的方法600?？梢允褂梅椒?00形成以上關(guān)于圖1，2，3，4，和/或5分別描述的半導(dǎo)體器件100，200，300，400，和/或500。方法600開始于步驟602，其中提供了襯底。襯底可以基本上與上述半導(dǎo)體襯底102相似。方法600隨后進(jìn)行到步驟604，其中柵極堆疊件形成在襯底上。柵極堆疊件可以基本上與上述柵極堆疊件104相似。柵極堆疊件可能與PMOS或NMOS晶體管相關(guān)。在實(shí)施例中，柵極堆疊件是虛擬柵極。方法600隨后進(jìn)行到步驟606，其中第一間隔元件形成在襯底上并且鄰接?xùn)艠O堆疊件。在實(shí)施例中，第一間隔元件與上述第一柵極間隔基本相似。第一間隔元件可以提供在“后柵極”工藝的形成中使用的“外壁”，在“后柵極”工藝中從柵極堆疊件除去虛擬柵極部件(如電極)和形成金屬柵極電極。在實(shí)施例中，第一間隔元件在襯底上為可以在本文中稱為偏移間隔的源極/漏極延伸區(qū)域(如LDD)限定了區(qū)域。在實(shí)施例中，第一間隔元件用于對齊外延區(qū)域，所述外延區(qū)域用于凸起的源極/漏極區(qū)域。第一間隔元件可以包括多個層和/或材料以提供一個或多個這些功能。第一間隔元件包括含有SiCN的偏移間隔。 可以通過沉積材料(如90A)并且回蝕刻材料以形成約6. 5nm的元件來形成第一間隔元件 (如偏移間隔)。方法600隨后進(jìn)行到步驟608，其中源極/漏極區(qū)域形成在襯底上。源極/漏極區(qū)域可以包括形成在襯底中的摻雜區(qū)域，凸起的源極/漏極區(qū)域(如，部件202，如以上參考圖 2，3，和4所述)，應(yīng)變的區(qū)域如SiGe區(qū)域(如區(qū)域306，如以上參考圖3所述)，和/或通過合適的工藝形成的其它區(qū)域。如上所述，源極/漏極延伸區(qū)域(如306a，以上也參考圖3 所述)可以形成在步驟606之前。方法600隨后進(jìn)行到步驟610，其中形成第二間隔元件。第二間隔元件可以鄰接第一間隔元件。在實(shí)施例中，第二間隔元件610填充第一間隔元件和形成在襯底上的部件如凸起的源極/漏極外延區(qū)域之間的空隙。第二間隔元件可以與上述第二間隔元件110基本相似。在實(shí)施例中，第二間隔元件是氧化硅?？梢酝ㄟ^在襯底上沉積氧化硅并且各向異性地回蝕刻材料以形成間隔來形成間隔元件。在實(shí)施例中，在第二間隔元件形成之前，回蝕刻以上在步驟606中所述的第一間隔元件。第二間隔元件可以形成在第一間隔元件回蝕刻產(chǎn)生的間隙中。例如，在實(shí)施例中， 氮化物間隔(如第一間隔)可以被回蝕刻并且包含氧化硅的第二間隔元件形成在通過回蝕刻產(chǎn)生的間隙中。在實(shí)施例中，第一間隔元件可以被回蝕刻并且其它間隔元件或其它間隔元件的一部分在第二間隔元件形成之前形成在自己的位置中。方法600隨后進(jìn)行到步驟612，其中接觸蝕刻停止層(CESL)形成在襯底上。接觸蝕刻停止層可以基本上與以上關(guān)于圖2所述的蝕刻停止層204相似?？梢酝ㄟ^等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝和/或其它本領(lǐng)域公知的沉積或氧化工藝形成CESL。方法600隨后進(jìn)行到步驟614，其中層間介電層(ILD)形成在襯底上。ILD層可以與以上關(guān)于圖2所述的ILD層206基本相似。ILD層可以是多層互連結(jié)構(gòu)包括的多個ILD 層的第一 ILD層?？梢酝ㄟ^化學(xué)氣相沉積(CVD)，高密度等離子體CVD，旋涂方法，濺射，和 /或其它合適的方法形成ILD層。通常ILD層填充多個柵極堆疊件之間和覆蓋多個柵極堆疊件的區(qū)域。
隨后方法600進(jìn)行到步驟616，其中多個接觸件形成在襯底上。可以通過在ILD層中蝕刻接觸件孔形成接觸件使得一部分源極/漏極區(qū)域(如覆蓋源極/漏極區(qū)域的硅化物層)暴露。接觸件孔的蝕刻可以使用第二間隔作為蝕刻停止層。因此，接觸件孔可以是自對齊的使得它們接觸合適的源極/漏極區(qū)域。然后使用導(dǎo)電材料填充接觸件孔并且提供互連給形成在襯底上的MLI結(jié)構(gòu)的一個或多個線。盡管已經(jīng)詳細(xì)描述了本發(fā)明的實(shí)施例，本領(lǐng)域的技術(shù)人員應(yīng)該理解在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。公開的方法和/或器件結(jié)構(gòu)的實(shí)施例可以消除或降低以小節(jié)距排布的部件(如柵極)之間的間隙填充(如ILD填充)問題。在其它實(shí)施例中，本文中公開的方法和/或器件結(jié)構(gòu)可以提供蝕刻停止層以改進(jìn)接觸件部件的形成。因此，本發(fā)明提供了半導(dǎo)體器件。半導(dǎo)體器件包括半導(dǎo)體襯底和排布在半導(dǎo)體襯底上的第一柵極堆疊件。第一間隔元件排布在襯底上并且鄰近第一柵極堆疊件。器件還包括鄰近第一間隔元件的第二間隔元件。第一凸起的源極和第一凸起的漏極橫向地接觸第二間隔元件的側(cè)壁。在半導(dǎo)體器件的實(shí)施例中，第二間隔元件是氧化硅。在另一個實(shí)施例中，器件包括與第二間隔元件直接通過界面連接的接觸部件。本發(fā)明也提供了半導(dǎo)體器件的另一個實(shí)施例。在實(shí)施例中，器件包括排布在半導(dǎo)體襯底上的柵極堆疊件。柵極堆疊件包括與半導(dǎo)體襯底接界的第一表面和處于第一表面對面的第二表面和第一側(cè)壁和第二側(cè)壁。第一間隔元件鄰接?xùn)艠O堆疊件的第一側(cè)壁和第二側(cè)壁并且具有從柵極堆疊件的第一表面延伸到第二表面的高度。凸起的源極/漏極區(qū)域鄰接第二間隔元件。公開的半導(dǎo)體器件可以還包括與第一間隔元件和第二間隔元件接合的接觸蝕刻停止層。在實(shí)施例中，第二間隔元件包括比第二側(cè)壁長的第一側(cè)壁。第一側(cè)壁鄰接第一間隔元件。在實(shí)施例中，第二間隔元件的厚度在約7nm和約IOnm之間。本發(fā)明也提供了制造半導(dǎo)體器件的方法的一個實(shí)施例。制造半導(dǎo)體器件的方法包括在半導(dǎo)體襯底上形成柵極堆疊件。第一間隔元件鄰近柵極堆疊件形成。外延工藝形成凸起的源極和凸起的漏極。氧化硅層形成在半導(dǎo)體襯底上。蝕刻氧化硅層以提供第二間隔元件。第二間隔元件鄰接并且插入到第一間隔元件和凸起的源極或凸起的漏極區(qū)域中。上面論述了若干實(shí)施例的部件。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/ 或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、 替換以及改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 半導(dǎo)體襯底；第一柵極堆疊件，所述第一柵極堆疊件設(shè)置在所述半導(dǎo)體襯底上； 第一間隔元件，所述第一間隔元件鄰接所述第一柵極堆疊件；和第二間隔元件，所述第二間隔元件鄰近所述第一間隔元件，其中所述第二間隔元件包括氧化硅；和第一凸起的源極/漏極區(qū)域，所述第一凸起的源極/漏極區(qū)域橫向地接觸所述第二間隔元件的側(cè)壁。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體襯底包括位于所述第一凸起的源極/漏極區(qū)域下方的硅鍺(SiGe)部件。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一凸起的源極/漏極區(qū)域包括外延娃。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一源極/漏極區(qū)域和所述第一柵極堆疊件是P金屬氧化物半導(dǎo)體(PM0Q晶體管的部分。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一柵極堆疊件包括高k電介質(zhì)和金屬柵電極。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一間隔元件具有第一高度并且所述第二間隔元件具有第二高度，而且所述第一高度大于所述第二高度。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一間隔元件包括氮化硅。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括接觸件，所述接觸件設(shè)置在所述襯底上并且與所述第一凸起的源極/漏極區(qū)域連接， 其中所述接觸件包括與所述第二間隔元件的分界面。
9.一種半導(dǎo)體器件，包括柵極堆疊件，所述柵極堆疊件設(shè)置在半導(dǎo)體襯底上，其中所述柵極堆疊件包括與所述半導(dǎo)體襯底交接的第一表面和處于所述第一表面對面的第二表面以及第一側(cè)壁和第二側(cè)壁；第一間隔元件，所述第一間隔元件鄰接所述柵極堆疊件的所述第一側(cè)壁和所述第二側(cè)壁，其中所述第一間隔元件的高度從所述柵極堆疊件的所述第一表面延伸到所述柵極堆疊件的所述第二表面；第二間隔元件，所述第二間隔元件鄰接所述第一間隔元件的側(cè)壁，其中所述第二間隔元件的高度小于所述第一間隔元件的高度；和源極/漏極區(qū)域，所述源極/漏極區(qū)域鄰接所述第二間隔元件。
10.一種制造半導(dǎo)體器件的方法，包括 在半導(dǎo)體襯底上形成柵極堆疊件；鄰近所述柵極堆疊件形成第一間隔元件； 實(shí)施外延工藝以形成凸起的源極和凸起的漏極； 在所述半導(dǎo)體襯底上形成氧化硅層；蝕刻所述氧化硅層以提供第二間隔元件，所述第二間隔元件鄰接所述第一間隔元件和所述凸起的源極或所述凸起的漏極。
全文摘要
本發(fā)明描述了一種包括半導(dǎo)體襯底和設(shè)置在半導(dǎo)體襯底上的柵極堆疊件的半導(dǎo)體器件。第一間隔元件設(shè)置在襯底上并且鄰接第一柵極堆疊件。在實(shí)施例中，第一間隔元件包括氮化硅。第二間隔元件鄰近第一間隔元件。在實(shí)施例中，第二間隔元件包括氧化硅。提供的凸起源極和第一凸起漏極橫向地接觸第二間隔元件的側(cè)壁。在實(shí)施例中，接觸件與第二間隔元件直接接合。
文檔編號H01L27/092GK102479789SQ20111032974
公開日2012年5月30日 申請日期2011年10月26日 優(yōu)先權(quán)日2010年11月22日
發(fā)明者林昀靚, 林育賢, 范瑋寒, 黃益民 申請人:臺灣積體電路制造股份有限公司